JPH0589411A

JPH0589411A - 磁気記録再生装置

Info

Publication number: JPH0589411A
Application number: JP19424491A
Authority: JP
Inventors: Nobumasa Nishiyama; 延昌西山; Yasuhiro Kato; 泰裕加藤; Toshiaki Tsuyoshi; 敏明津吉
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1991-08-02
Filing date: 1991-08-02
Publication date: 1993-04-09

Abstract

(57)【要約】（修正有）【目的】再生におけるジッタが小さく、記録の高密度化
とデータ転送の高速化を可能にする磁気記録再生装置。【構成】磁気記録媒体101に情報を読み書きするヘッド
と、ヘッド出力の再生波形のピーク部分から情報の１を
弁別する微分方式データ弁別回路118において、ヘッド
出力の再生波形を微分する微分回路と、該回路による微
分波形からゼロクロスパルスを作るパルス回路と、該回
路の出力パルスと情報の１、０の判断に要する弁別窓入
力により情報の１、０を弁別する弁別回路と、該回路の
出力により復調データを出力する復調回路119の構成を
有する磁気記録再生装置において、ヘッドとして誘導型
記録ヘッドと磁気抵抗効果型再生ヘッド130とを備え、
微分方式データ弁別回路の中に、磁気抵抗効果型再生ヘ
ッドの磁界に対する抵抗の変化率が、Ｐ極性波形および
Ｎ極性波形のピ−ク部分で同程度になるように磁気バイ
アスレベルを制御する手段を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記録媒体にディジタル
磁気記録された情報を、磁気抵抗効果型再生ヘッドで再
生するディジタル磁気記録再生装置に係り、特に高記録
密度の情報の再生および高速データ転送に好適な磁気記
録再生装置に関する。

【０００２】

【従来の技術】磁気記録媒体を用いた場合のヘッドには
誘導型ヘッドが用いられる。この場合に例えばヘッドの
磁極長や磁極で挾まれた間のギャップ長に対する、記録
の観点から見た要求と再生の観点から見た要求とでは必
ずしも一致しない。例えば記録密度を高めようとすると
記録媒体の保磁力を高くする必要があり、保磁力の高い
記録媒体に記録するには、ヘッドからの記録磁界を強く
する必要がある。そこで記録磁界を強くするには磁極長
やギャップ長を大きくする必要が生じる。一方、高感
度、高分解能の再生を可能にする観点からは磁極長やギ
ャップ長は寧ろ小さい方が好ましい。したがってこのよ
うな観点では記録用ヘッドと再生用ヘッドとを分離して
設けることが望ましい。また一方、誘導型再生用ヘッド
では、再生電圧を大きくするためにヘッドのコイルの券
線数を多くするとヘッドノイズが大きくなりまたヘッド
の磁極長が増すために再生効率が低下し、これらのため
にジッタが増大するというような難点もある。そこで磁
気抵抗効果型素子を再生ヘッドに用いればヘッドノイズ
が少なく効果的である。

【０００３】磁気抵抗効果素子は、素子部が磁界の強さ
を感じることにより電気抵抗が変化する特徴を用い、そ
の電気抵抗の大きさの違いを検出することにより磁界の
大きさを求めるものである。従来は磁界の大小、すなわ
ち電気抵抗の大小を検出するために、センス電流と称す
る一定の直流電流を流すことにより磁気抵抗効果素子間
の電圧降下に置換していた。この場合、電圧降下が最も
小さいときと最も大きいときが磁化反転されたデ−タ’
１’として検出された。従来の装置ではこの電圧レベル
により’１’，’０’を弁別するレベル検出方式が採用
されていた。一方磁気抵抗効果素子の印加磁界と電気抵
抗の関係は図３に示すように非線形の関係があり、入力
磁界が正値の場合と負値の場合では電気抵抗の変化率が
異なるために、Ｐ極とＮ極の振幅に違いが生じた。そこ
で従来のレベル検出方式では特開平０３−１２００５号
に記載のように上下振幅が同じになるようにバイアス磁
界を制御していた。しかし、記録密度が高くなりデ−タ
転送速度が高くなるにつれて、デ−タ弁別窓の時間幅が
狭くなり、レベル検出方式が難しくなってきた。そこで
レベル検出方式よりも磁化反転が容易に検出できて誤り
が少ない方式として微分方式デ−タ弁別回路の方式が採
用されるようになった。

【０００４】

【発明が解決しようとする課題】しかし特に高密度記録
および高速デ−タ転送の場合に、これに適した誘導型ヘ
ッド用の従来の微分方式デ−タ弁別回路の方式を適用す
ると、特開平０３−１２００５号に記載のバイアス磁界
制御方法を用いても再生波形のピ−クの先鋭度に違いが
生じる。そのために、各ピ−クでの微分波形のゼロクロ
ス傾斜に違いが現れる。この微分方式デ−タ弁別回路の
方式とは、再生ヘッドによる再生波形を微分した微分波
形のゼロクロス部分にパルスを発生させ、そのパルスが
デ−タ弁別窓の中に有るか無いかによってデ−タ’
１’，’０’を弁別する方式である。この方式では回路
雑音およびヘッド雑音というほぼ一定量の雑音が再生波
形に重畳されることにより、微分波形傾斜のゆるやかな
方ではゼロクロスパルスのジッタが大きくなる。このた
めに弁別誤りを起こすおそれがあり、このことが高記録
密度化および高速デ−タ転送化の阻害要因になってい
た。本発明は、再生におけるジッタが小さく、記録の高
密度化とデータ転送の高速化を可能にする磁気記録再生
装置を提供することを目的とする。

【０００５】

【課題を解決するための手段】上記の目的を達成するた
め、本発明では、ヘッドとして誘導型記録ヘッドと磁気
抵抗効果型再生ヘッドとを備え、さらに、例えば図１に
示すように、微分方式データ弁別回路の中に、磁気抵抗
効果型再生ヘッドの磁界に対する抵抗の変化率が、Ｐ極
性波形のピ−ク部分とＮ極性波形のピ−ク部分で同程度
になるように磁気バイアスレベルを制御する手段を設け
ることとする。ここで、磁気抵抗効果型再生ヘッドの磁
界に対する抵抗の変化率が、Ｐ極性波形のピ−ク部分と
Ｎ極性波形のピ−ク部分で同程度になるように磁気バイ
アスレベルを制御する手段としては、例えば図１に示す
ように、上記磁気抵抗効果型再生ヘッドから再生した信
号のＰ極性波形から作ったゼロクロスパルスのジッタ量
とＮ極性波形から作ったゼロクロスパルスのジッタ量が
同程度になるように磁気抵抗効果型再生ヘッドの磁気バ
イアスレベルを制御するものであればよい。この場合
に、磁気抵抗効果型再生ヘッドから再生した信号のＰ極
性波形から作ったゼロクロスパルスのジッタ量とＮ極性
波形から作ったゼロクロスパルスのジッタ量が同程度に
なるように磁気抵抗効果型再生ヘッドの磁気バイアスレ
ベルを制御する手段は、磁気抵抗効果型再生ヘッドの再
生波形からＰ極側とＮ極側のゼロクロスパルスをそれぞ
れ別々につくる手段と、Ｐ極側とＮ極側のゼロクロスパ
ルスのジッタ量を評価する手段と、該評価によりＰ極側
とＮ極側のジッタ量が同程度になるように磁気抵抗効果
素子のバイアス磁界を制御する手段を備えるものとすれ
ばよい。またここで、Ｐ極側とＮ極側のゼロクロスパル
スのジッタ量を評価する手段としては、弁別窓内を２区
画以上に分割した弁別窓で各極性のゼロクロスパルスを
検出する手段と、各区画ごとのゼロクロスパルスの数を
計数することにより各極性のジッタの時間分布を求める
手段と、該各極性のゼロクロスパルスのカウント数を比
較する手段によりジッタ量を評価すればよい。このよう
な磁気記録再生装置において、例えば図１のように、バ
イアス磁界を制御する手段からバイアス磁界の大きさに
ついての信号の入力を得て、再生時のオフセットバイア
ス電圧を求める手段と、求めたオフセットバイアス電圧
と再生ヘッドからの再生信号とによりオフセットバイア
ス電圧を除去する手段を設けることとすれば、オフセッ
トバイアス電圧が効果的に除去できて好ましい。この場
合に、オフセットバイアス電圧を除去する手段が、再生
ヘッドの再生信号と、オフセットバイアス電圧を求める
手段により求めたオフセットバイアス電圧とを差動増幅
回路に入力するものとすればオフセットバイアス電圧が
容易に除去できる。以上のような磁気記録再生装置にお
いて、さらに、例えば図１のように、バイアス磁界の初
期値デ−タおよびオフセットバイアス電圧計算情報を記
憶する不揮発性の記憶素子を設け、選択された磁気抵抗
効果型再生ヘッドに対する上記初期値データおよびオフ
セットバイアス電圧計算情報を上記記憶素子からバイア
ス磁界を制御する手段およびオフセットバイアス電圧を
求める手段にそれぞれ出力する手段を設けるようにすれ
ばオフセットバイアス電圧の設定に好都合である。ま
た、弁別窓内を２区画以上に分割しゼロクロスパルスの
位置を検出する手段として、弁別窓の位相を２種類以上
に遅延させる手段と、遅延させた弁別窓の一部または全
てで同一のゼロクロスパルスを弁別する手段と、弁別し
た結果の組合せにより弁別窓内の区画位置を求める手段
の構成を含むようにしてもよい。あるいはオフセットバ
イアス電圧を求める手段として、磁気抵抗効果素子の印
加磁界と電気抵抗の非線形関係を関数近似し、選択され
たヘッドごとに関数の係数を不揮発性の記憶素子から読
みだしオフセットバイアス電圧を求めるものとすること
もできる。また弁別窓の位置設定は、複数のゼロクロス
パルスのタイミング位置に相当して設けた弁別窓により
検出されたゼロクロスパルスの分布を平均化した分布位
置に位置付けるようにすればよい。さらにバイアス磁界
の制御手段として、ゼロクロスパルスが発生する毎にバ
イアス磁界を修正するものとしてもよい。

【０００６】

【作用】本発明では、記録には誘導型ヘッドを、再生に
はこれとは別に磁気抵抗効果型ヘッドを用いるので、記
録と再生のそれぞれに適合したヘッドの構成が可能にな
るのみならず、前記したような磁気抵抗効果型ヘッドの
特徴により、誘導型ヘッドで再生するよりはヘッドノイ
ズの少ない、したがってジッタも小さい再生が可能にな
る。磁気抵抗効果型再生ヘッドの磁界に対する抵抗の変
化率がＰ極性波形のピーク部分とＮ極性波形のピーク部
分で同程度にならずに一方が他方よりゆるやかである
と、ゆるやかな方のピーク部分で、ヘッドの再生波形を
微分した波形にノイズに基因するジッタがより大きく発
生する。本発明では、磁気バイアスレベルの制御によ
り、磁気抵抗効果型再生ヘッドの磁界に対する抵抗の変
化率が、Ｐ極性波形のピーク部分とＮ極性波形のピーク
部分で同程度にすることから、再生波形における微分波
形傾斜のゆるやかな方で起こり得る無駄なゼロクロスジ
ッタの発生がなくなり、その結果、ジッタを小さく抑え
ることが可能になる。そして、Ｐ極性波形から作ったゼ
ロクロスパルスのジッタ量とＮ極性波形から作ったゼロ
クロスパルスのジッタ量とが同程度になるように磁気バ
イアスレベルを制御すれば、ジッタ分布の違いによる無
駄が直接的になくなる。ジッタが小さくなれば位相マー
ジンが大きくなる。したがってその分、高密度記録や高
速データ転送に対応し得ることになり、装置の記録容量
の大容量化が行えるようになる。

【０００７】

【実施例】図２は装置の全体構成を示す。図３は従来の
微分方式デ−タ弁別回路系を示す。図４は磁気抵抗効果
素子の磁界に対する電気抵抗の関係と入力信号磁界に対
する出力電圧波形の関係を示す。図１は実施例の微分方
式デ−タ弁別回路系を示す。図５、図６は本発明の目的
図を示す。図７、図８、図９及び図１０はゼロクロスパ
ルスのジッタ分布検出部の原理図を示す。図１１はゼロ
クロスパルスのジッタ分布検出部の回路図を示し、図１
２はそのタイミングチャ−トを示す。図１３は磁気抵抗
効果素子のバイアス磁界の制御部を示す。図１４はゼロ
クロスパルスのジッタ分布検出結果とバイアス電流の制
御方向との関係を示す組み合わせ論理図を示す。図１５
は図１４の論理組合せを説明するためのジッタ分布比較
の分類パタ−ンを示す。

【０００８】まず磁気ディスク装置の全体構成につい
て、図２を用いて述べる。磁気ディスク装置は大きく分
けると下記の部分により構成している。情報を記憶して
おく磁気ディスク101、磁気ディスクに情報を記録また
は再生を行う磁気ヘッド102、磁気ディスクと磁気ヘッ
ドの間に相対速度を作るためのスピンドルモ−タ103、
磁気ディスクのある定めた位置に情報を記録するための
サ−ボ回路104およびアクチュエ−タ105で構成する位置
決め系106、上位機107からの’１，０’情報を磁気記録
する信号に変換して磁気ヘッド102で記録する記録回路
系108、磁気記録した情報を磁気ヘッド102で再生し’
１，０’デ−タに変換して上位機へ出力する再生デ−タ
弁別回路系109、および各部を制御する制御部110により
構成している。本発明は再生デ−タ弁別回路系109の部
分に適用し、装置性能を高めることを目的としている。
また、本発明は位置決め系106のサ−ボ信号の信号処理
にも適応でき、その場合も装置性能を高めることができ
る。

【０００９】つぎに再生デ−タ弁別回路系の一種である
従来の微分方式デ−タ弁別回路系について図３を用いて
述べる。従来からの磁気ディスク装置では情報の’１’
を磁化反転の形で磁気記録するＮＲＺＩ記録方式が用い
られている。この方式において、磁気ヘッド102で再生
すると再生波形のピ−クの部分が情報の’１’に相当す
る。そこで、再生波形のピ−ク部分から情報の’１’を
弁別する機能が必要になる。微分方式デ−タ弁別回路系
は上記の機能をもったものである。その方式は、まず誘
導型磁気ヘッド129で再生された信号を一定振幅の信号
にするために自動利得制御増幅回路（ＡＧＣ）111に入
力する。ＡＧＣ111の出力信号には、隣接ビットとの波
形干渉がある。そこで、波形干渉を除くために、等化回
路（ＥＱ）112に入力する。次にＥＱ出力を二つに分け
る。一方は波形のピ−クをゼロクロス信号に変換するた
めに、微分回路113に入力する。さらに微分回路では周
波数が高くなるとともに必要帯域以外のノイズも強調す
るので、その余分なノイズを除去するために低域ろ波器
（ＬＰＦ）114に入力する。次のパルサ−115では微分波
形のゼロクロス部分からゼロクロスパルスを作る。しか
し低周波の再生信号では孤立波形状態に近くなり、波形
のピ−ク以外の部分でも微分波形ではゼロクロスが発生
する。そこで、ＥＱ112出力で二つに分けたもう一方の
信号を用いて、波形のピ−ク以外のゼロクロスパルスを
除去する。その方法は、ＥＱ出力の波形には必要帯域以
外のノイズが重畳しているので、まず低域ろ波器（ＬＰ
Ｆ）116を通過させることにより余分なノイズを除去す
る。そしてパルサ−115に入力し、あるスライスレベル
で波形の振幅検出をする。この時、スライスレベルより
高い振幅をもち、同時にゼロクロスパルスが発生してい
れば、このパルスは波形のピ−クに相当するパルスと判
断する。以上のようにして波形のピ−クに相当するゼロ
クロスパルスを作る。次に、このパルスをもとに情報
の’１，０’を弁別する。まず情報の’１，０’を判断
するために必要な弁別窓と呼ぶ時間の物差しを作る。こ
の弁別窓は、ゼロクロスパルスのタイミングに同期させ
たフェ−ズド・ロック・ル−プ・オッシレ−タで構成し
た可変周波数発信器（ＶＦＯ）117により作る。この弁
別窓とパルサ−115からのゼロクロスパルスを弁別回路1
18に入力して、弁別窓の中にゼロクロスパルスがあれ
ば’１’、無ければ’０’と弁別して出力する。次に復
調回路119により上位機107の情報として扱える情報’
１，０’のデ−タに復調する。以上が微分方式デ−タ弁
別回路系の構成である。

【００１０】つぎに本発明で実施しようとする目的およ
び原理について、図５、図６を用いて述べる。図５には
磁気抵抗効果素子の印加磁界の大きさとその時の電気抵
抗の関係および入力磁界に対する再生電圧波形を示して
いる。磁気抵抗効果素子を再生ヘッドとして用いる時
は、磁気抵抗効果素子にバイアス磁界としてＨａを印加
しており、再生磁界Ｈｒはバイアス磁界に重畳した大き
さで入力する。このバイアス磁界Ｈａにおける印加磁界
と電気抵抗の関係から、図５の出力波形Ａ120が出力と
して得られる。この波形のＰ極121とＮ極122の各ピ−ク
の先鋭度を比べると、Ｎ極122の方が鋭くなっている。
次に、上述の磁気抵抗効果素子出力波形Ａ120と上述し
た微分方式デ−タ弁別回路系における微分出力波形Ａ’
123を図６に示した。今磁気抵抗効果素子出力波形Ａ120
のようにＮ極よりＰ極の先鋭度が小さくなると、微分波
形Ａ’123のようにＮ極のピ−クに相当する微分傾斜124
よりＰ極のピ−クに相当する微分傾斜125がゆるくな
る。また回路及び磁気抵抗効果素子ノイズ126は波形の
各部に均等に重畳するので、微分波形のゼロクロス部分
の幅が微分傾斜がゆるくなるほど大きくなる。この広が
りがゼロクロスパルスのジッタ幅Ｔｊとなり、結果とし
てＰ極ピ−クに相当するゼロクロスパルスのジッタ幅Ｔ
ｊ（Ｐ）がＮ極ピ−クに相当するゼロクロスパルスのジ
ッタ幅Ｔｊ（Ｎ）より大きくなる。一方図５において、
バイアス磁界をＨｂにすると磁気抵抗効果素子出力波形
Ｂ127に示すように、Ｐ極及びＮ極の各ピ−クの先鋭度
がほぼ同じになる。この場合の微分波形を図６のＢ’12
8として示した。微分波形Ｂ’のＰ極ピ−クとＮ極ピ−
クに相当する微分傾斜はほぼ同等になり、ノイズが重畳
してもゼロクロスパルスのジッタ幅Ｔｊ（Ｎ）とＴｊ
（Ｐ）はほぼ同じになる。以上のことからバイアス磁界
を制御することによりＰ極ピ−クとＮ極ピ−クのゼロク
ロスパルスのジッタ幅をほぼ同等にすることが可能であ
る。即ち、Ｐ極ピ−クとＮ極ピ−クのゼロクロスパルス
のジッタ幅を検出比較し、その結果でバイアス磁界の大
きさを制御することにより、磁気抵抗効果素子の個々に
ついて各々最適バイアス磁界を印加することができる。
またその時のＰ極ピ−クとＮ極ピ−クのジッタ幅がほぼ
同等なので、ジッタ自体も小さくなり、高速転送化、高
記録密度化、大容量化が可能になる。

【００１１】つぎに図１を用いて本発明の微分方式デ−
タ弁別回路系の実施例について述べる。図１は、磁気抵
抗効果素子の磁界に対する抵抗の変化率がＰ極性波形の
ピーク部分とＮ極性波形のピーク部分で同程度になるよ
うに制御する実施例であり、このために、両ピーク部分
におけるジッタ量を合わせるよう、上記磁気抵抗効果素
子の磁気バイアスレベルを制御するものである。まず磁
気抵抗効果型再生ヘッド130を用いた場合の従来の微分
方式デ−タ弁別回路系と異なる部分について、その概略
構成と機能を原理と比較しつつ述べる。

【００１２】まず第１の変更点は、ゼロクロスパルスを
作るパルサ−を磁気抵抗効果素子出力波形のＰ極ピ−ク
からゼロクロスパルス131を作るパルサ−と、Ｎ極ピ−
クからゼロクロスパルスを作るパルサ−132に分けるこ
とである。これはＰ極のパルスとＮ極のパルスを別々に
管理するためである。別々に作ったゼロクロスパルスは
論理和（ＯＲ）回路133を経て合成し、従来と同様にＶ
ＦＯ117及び弁別回路118に入力する。一方Ｐ極パルサ−
131またはＮ極パルサ−132の出力はゼロクロスパルスの
ジッタ分布を検出する検出回路134,135に入力する。こ
の検出回路については後で詳述する。次に弁別窓内の各
タイミング位置に対応するカウンタ136,137を配置し、
ゼロクロスパルスのタイミング位置に相当するカウンタ
ヘ検出回路出力を出力する。この過程を複数のパルスに
ついて行い、カウンタの値の最大値の時間的位置を平均
化した値とみなし、平均化した値を中心としてその時間
的ひろがりがゼロクロスパルスのジッタ分布を示してい
る。次にＰ極側カウンタとＮ極側カウンタの対応するカ
ウンタを比較回路138により各々比較し、その結果を数
種類のパタ−ンに分類して、バイアス磁界を制御するた
めのバイアス電流を制御する。この比較結果に基づいて
バイアス電流を制御する操作をバイアス電流制御回路13
9で行う。このバイアス電流に基づいて、磁気抵抗効果
素子近傍に設けたバイアス磁界発生素子140でのバイア
ス磁界を制御する。本バイアス磁界制御方式は、電流バ
イアス型磁気抵抗効果素子の場合に用いるものである。
別のバイアス型磁気抵抗効果素子では、バイアス電流制
御回路を工夫すれば可能になる。一つの案としては、シ
ャント型磁気抵抗効果素子ではセンス電流を電流制御回
路によって制御することにより最適バイアス状態を保つ
ことができる。この時、センス電流の変化は再生感度の
変化になるために、センス電流の変化を基準抵抗により
電圧変化に変換し、ＡＧＣの利得補正用に用いる。これ
により再生感度の変化を補正することができる。また１
回のパルスについてＰ極パルサーとＮ極パルサーの出力
を比較し、その差に相当するものをジッタ分布の差とし
て上記バイアス磁界の制御を行うこともできる。

【００１３】一方磁気抵抗効果素子が新たに選択された
とき、バイアス電流制御回路では、選択された磁気抵抗
効果素子のバイアス磁界の初期値をまず与える必要があ
る。そのために、各磁気抵抗効果素子に対応する初期値
を記憶した不揮発性のメモリ141から対応する数値を読
出す。読み出す時には、メモリ141に接続したヘッドセ
レクト信号（ＨＤ＃）142の情報に従ってメモリ141の内
容を読み出す。またバイアス磁界を変化させると、図５
の出力波形に示したように信号に重畳したオフセットバ
イアス電圧143が変化する。このため、オフセットバイ
アス電圧を遮断するための容量結合方式においてもオフ
セット電圧の変化が漏洩する。そこで、オフセットバイ
アス除去回路144では、バイアス電流制御回路139からバ
イアス電流の値を入力し、バイアス電流に対応したオフ
セット電圧を求める。ここで求めたオフセット電圧と磁
気抵抗効果素子出力信号を差動増幅器145の各端子に入
力し、オフセット電圧を除去して信号のみＡＧＣ111へ
出力する。これにより、バイアス磁界の変化による信号
への重畳を大幅に削減することができる。

【００１４】さらにオフセットバイアス除去回路144で
は、一つの実施例として、磁気抵抗効果素子の印加磁界
と電気抵抗の関係を関数近似しておき、各磁気抵抗効果
素子ごとに関数の係数を不揮発性のメモリ141から読出
す。オフセット電圧を求める際は、この関数を用いて、
バイアス電流からオフセット電圧を求める。また別の実
施例としては、磁気抵抗効果素子の印加磁界と電気抵抗
の関係を直接記憶しておき、そのデ−タを用いて求める
方法もある。この時のデ−タは、全磁気抵抗効果素子共
通の値でも良いし、各磁気抵抗効果素子ごとにメモリか
ら読みだしても良い。

【００１５】つぎにゼロクロスパルスのジッタ分布検出
部の原理を図７、図８、図９を用いて述べる。ここで原
理を述べるに際して、図７に示すように一つの実施例と
して弁別窓内を４区画に分割する場合を用いて述べる。
図７は弁別窓内を４区画に分割する方法を示した図であ
る。まず弁別窓Ｗは従来から用いている情報の’１，
０’を弁別するための弁別窓信号である。本検出部では
この弁別窓Ｗの内部を４区画に分割し、各区画でのゼロ
クロスパルスの存在を検出、カウントする。４区画の作
り方の一つの実施例は、弁別窓Ｗの位相をフェ−ズシフ
タ187で４５度づつ遅らせ、４相の弁別窓Ａ，Ｂ，Ｃ，
Ｄを作る。４相の弁別窓と４区画との関係を次のように
定義する。弁別窓Ａが論理ハイレベル（以下Ｈと略す）
かつ弁別窓Ｂ及びＣ及びＤが論理ロ−レベル（以下Ｌと
略す）の時、区画ａとする。弁別窓Ａ及びＢがＨであり
かつ弁別窓Ｃ及びＤがＬの時、区画ｂとする。弁別窓Ａ
及びＢ及びＣがＨでありかつ弁別窓ＤがＬの時、区画ｃ
とする。弁別窓Ａ及びＢ及びＣ及びＤがすべてＨの時、
区画ｄとする。一方１ビット単位は弁別窓の半周期分即
ち論理レベルがハイのときまたはロ−のときになる。図
７の実施例は弁別窓ＷがＨのときの場合を示しているの
で、弁別窓ＡからＤまでの各区画の割付けを上述のよう
に定義したが、弁別窓ＷがＬの場合は、弁別窓ＡからＤ
までの各区画の割付けにおいてＨをＬに、ＬをＨに読み
換えれば良い。区画ａからｄと弁別窓ＡからＤの関係を
真理値表として示したものが図８である。ここで’１’
は弁別窓Ｗと同じ論理レベルの場合を示し、’０’は反
対の論理レベルの場合を示している。以上述べた区画区
分に従って検出を行い、各区画ごとに設けたカウンタで
カウントを行った結果が図９である。図９からＰ極ピ−
クとＮ極ピ−クの各々のゼロクロスパルスのジッタ分布
が測定できる。また本来ジッタ分布を測定したい領域
は、弁別窓の両端に近い部分である。この場合は最低３
相の弁別窓Ａ，Ｂ，Ｃがあれば実現できる。即ち、弁別
窓Ｗの両端に１区画ずつａ及びｄを設け、区画ａは弁別
窓ＡとＢで決め、弁別窓ＡがＨでありかつ弁別窓ＢがＬ
のときとする。また区画ｄは弁別窓ＡとＣで決め、弁別
窓Ａ及びＣがＨのときとする。さらに区画の時間幅は、
弁別窓Ａに対するＢとＣの位相差を操作すれば良く、任
意に設定できる特徴がある。また、区画を細かくする場
合は、区画数に応じて位相の異なる弁別窓信号を複数作
れば良い。一例として、区画数と弁別窓信号の数を同じ
にすることにより本実施例と同様な方式が実現できる。
また弁別窓信号の組合せを考慮すると少ない数の弁別窓
信号でも実現できる。

【００１６】また図７で示した区画分割方法の別の実施
例を図１０に示す。まず、弁別窓信号Ｗの区画数で分割
した論理レベル単位時間をもつ狭時間の弁別窓を作る。
その論理レベル単位時間を単位として位相をずらせた弁
別窓信号群146を用いて上記と同様に論理構成により分
割検出をする。本実施例では、弁別窓の両端に近い部分
１区画づつを対象とする場合は、最低２種類の弁別窓を
作れば良い。

【００１７】つぎにゼロクロスパルスのジッタ分布検出
回路部を図１１およびタイミングチャ−ト図１２を用い
て述べる。弁別窓ＡからＤまでを各々入力する。各弁別
窓での検出回路は同じであるので、代表して弁別窓Ａに
関する検出回路について説明する。まず入力された弁別
窓Ａは、ゼロクロスパルスが入力されるときにＨのとき
もあればＬのときもある。そこで、入力してすぐに正論
理と負論理の２系統に分ける。以下正論理の方について
述べる。正論理の弁別窓Ａは２入力アンド回路147の一
方に入力する。アンド回路の他方の入力は、デ−タタイ
プのフリップフロップ（以下Ｄ−ＦＦと略す）148のＱ
の反転出力（以下ｉｎｖＱと略す。図面中ではＱ~で表
す。）に接続している。Ｄ−ＦＦ148の初期状態はリセ
ット状態になっているのでｉｎｖＱはＨになっており、
アンド回路147は弁別窓Ａの論理レベルを通過させる。
アンド回路147の出力は、Ｄ−ＦＦ148のデ−タ入力（以
下Ｄと略す）に接続しており、弁別窓Ａの論理レベルを
Ｄ−ＦＦ148に入力する。この状態で、ゼロクロスパル
ス（以下ＲＤＰＬＳと略す）の入力を待つ。ＲＤＰＬＳ
が入力すると、Ｄ−ＦＦ148はＤの論理レベルをＱに出
力し、ｉｎｖＱにはＱの反転論理レベルが出力される。
その出力でアンド回路147は阻止状態になり、常にＬレ
ベルに保持される。今弁別窓ＡがＨのときには正論理の
Ｄ−ＦＦ148が動作するが、Ｌのときには負論理のＤ−
ＦＦ149の方が動作する仕組みになっている。そこで正
論理のＤ−ＦＦ148出力Ｑと負論理のＤ−ＦＦ149出力Ｑ
を選択するために、選択回路に接続している。選択回路
は２個のアンド回路150,151と１個のオア回路152で構成
している。この選択は弁別窓Ａの論理レベルによって選
ぶようにしてある。つぎに各弁別窓ＡからＤの選択出力
をラッチ回路153に入力する。各選択出力をラッチする
ためのトリガパルスは、図１２に示すように弁別窓Ｂの
立上りと立ち下がりのエッジから作る。図１１に示すよ
うに弁別窓Ｂをパルス化回路（以下ＰＬＳと略す）154
でパルス化し、オア回路155で合成してラッチ用トリガ
パルス156を作る。このラッチ用トリガパルス156により
各選択出力をラッチ内153に取り込む。一方ラッチした
後のＤ−ＦＦ148,149は、つぎの検出のためにリセット
する。この場合、Ｄ−ＦＦ148,149は交互に動作してい
るので、非検出側のＤ−ＦＦ148または149を非検出時に
リセットする。リセットパルスは、弁別窓Ｂより立上り
エッジ側と立ち下がりエッジ側から各々別々に作る。立
上りエッジから作ったリセットパルス157は負論理側の
Ｄ−ＦＦ149を、立ち下がりエッジから作ったリセット
パルス158は正論理側のＤ−ＦＦ148をリセットする。こ
のリセットパルスも上述と同様ＰＬＳ154において作
る。ＰＬＳ出力では、立上りエッジから作ったパルスと
立ち下がりエッジから作ったパルスを別々に出力してい
るので、各々対応するＤ−ＦＦ148,149のリセット端子
（以下Ｒと略す）に入力する。但し、ラッチ動作が完結
した後にリセットをする必要があるので、ＰＬＳからＲ
までの間に遅延回路（以下ＤＬＹと略す）159,160を挿
入し、遅延したリセットパルスによりＤ−ＦＦ148,149
をリセットする。つぎにラッチ出力をデコ−ダ161に入
力し、上述した論理組合せに応じて対応する部分に出力
する。さらにデコ−ダ161の出力は２入力のアンド回路1
62の一方に入力する。選ばれた出力線にはＨレベルが出
力され、それに接続しているアンド回路162のみが能動
状態になる。また選ばれていないアンド回路162は阻止
状態になっている。そこで、ＤＬＹ後の２種類のリセッ
トパルスをオア回路163で合成し、さらにあとで述べる
ＩＮＣパルス生成用のゲ−ト回路を通し、上述のアンド
回路162の他方に入力する。この時能動状態にあるアン
ド回路162のみ通過して、さらに先に接続しているカウ
ンタ165の加算端子（以下ＩＮＣと略す）に入力する。

【００１８】一方ゼロクロスパルスすべてについて検出
するわけではなく、改善状態も測定するために、新しい
デ−タの一定の数例えば１０００パルス分を検出すると
いう具合である。そのために、規定の数を超えればそれ
以前の検出情報を捨てなければならない。そこで、過去
の検出情報を記憶する手段として、メモリを用いてい
る。その記録方法を以下に述べる。まずＲＤＰＬＳによ
りメモリ166へのライトトリガのイネ−ブルを行う。そ
のために、ＲＤＰＬＳによりセットリセットフリップフ
ロップ（以下ＳＲ−ＦＦと略す）167のセット端子（以
下Ｓと略す）をセットし、Ｑ出力をＨにする。そうする
とＱ出力に接続したＤ−ＦＦ168のデ−タ端子（以下Ｄ
と略す）にＨが入力する。一方ＰＬＳ169では弁別窓Ａ
の各立上り及び立ち下がりエッジからトリガパルス170
を作る。そのトリガパルスをＤ−ＦＦ168のトリガ端子
（以下Ｃと略す）に入力することにより、Ｄ入力を取り
込みＱ出力にＨを出力する。その結果Ｑ出力に接続した
２入力アンド回路171が能動状態に移り、オア回路163の
出力を待つ。一方カウンタ165の加算／減算モ−ドは加
算／減算制御端子（ＤＩＲ）の論理レベルで決まるもの
を用いて、Ｈならば加算、Ｌならば減算モ−ドとする。
そこで、ＳＲ−ＦＦ167のｉｎｖＱ出力は、遅延回路172
を経てカウンタ165の加算／減算制御端子（ＤＩＲ）に
入力する。今ＳＲ−ＦＦ167のｉｎｖＱ出力はＬになっ
ており、カウンタ165は減算モ−ドである。一方メモリ1
66のアドレスは以下のように作る。まずＲＤＰＬＳをク
ロックとしてリングカウンタ173へ入力する。リングカ
ウンタ173では規定のパルス数になるまでカウントアッ
プし、規定の数に達すれば再び１からカウントを始め
る。このリングカウンタ173の出力をメモリ166のアドレ
スとして用いることにより、常に規定数のパルスの状態
のみ保持できるようになる。上記の方法で求めたメモリ
アドレスの情報について、規定のパルス数を超えて２週
目以降の場合には、前回の検出情報を捨てなければなら
ない。そこでメモリ166の読出し専用デ−タライン174を
アンド回路175を介して各カウンタ165の減算端子（以下
ＤＥＣと略す）に接続する。そしてメモリ166からデ−
タを読出し、デ−タがＨのアンド回路175のみ能動状態
にする。一方Ｄ−ＦＦ168のＱ出力によりゲ−トし、カ
ウンタ165の減算のときのみ能動状態になるアンド回路1
76にラッチ用トリガ156を入力して、カウンタの減算用
ＤＥＣトリガ177を作る。その減算用ＤＥＣトリガ177を
各アンド回路175に入力し、能動状態のアンド回路175の
み減算トリガ177を通しカウンタ165に入力する。これに
より古い検出デ−タを消去することができる。さらにカ
ウンタ165の減算と同時にＩＮＣパルス生成用ゲ−ト回
路のＳＲ−ＦＦ178のＳに入力し、Ｑ出力をＨにする。
これによりＱ出力に接続したアンド回路164が能動状態
になる。その後、ＤＬＹ159,160の時間分遅れたトリガ
パルスがオア回路163から出力され、能動状態のアンド
回路162を通過しカウンタのＩＮＣパルス179になる。一
方アンド回路164を通過しＩＮＣパルスになるとともに
アンド回路164出力がＳＲ−ＦＦ178のリセット端子（以
下Ｒと略す）にも供給するようにしているので、ＳＲ−
ＦＦ178はリセットされＱ出力はＬになる。この状態遷
移とともにアンド回路164は阻止状態に戻り、次のＲＤ
ＰＬＳが入力するまで阻止状態を保持する。

【００１９】一方オア回路163からのトリガパルスはア
ンド回路171へも入力する。アンド回路171は上述のモ−
ドにより能動状態になっているので、トリガパルスはそ
のままメモリ166のライトトリガとしてメモリ166に入力
する。またメモリのデ−タライン180にはデコ−ダ161の
出力を接続しており、先程ラッチしたデ−タのデコ−ド
情報をライトトリガのタイミングで記録する。一方アン
ド回路171の出力は上述のメモリ166のライトトリガ入力
端子とＳＲ−ＦＦ167のＲとＤ−ＦＦ168のＲに接続して
おり、ライトトリガが入力されると同時にＳＲ−ＦＦ16
7およびＤ−ＦＦ168のＲにも入力されＳＲ−ＦＦ167の
Ｑ出力およびＤ−ＦＦ168のＱ出力はＬになる。この状
態遷移により、Ｄ−ＦＦ168のＤはＬになり、Ｃにトリ
ガが入力されてもＱ出力はＬに保持されるので、アンド
回路171は阻止状態になる。またＳＲ−ＦＦ167のｉｎｖ
Ｑ出力はＨになるので、カウンタ165は加算モ−ドにな
る。但し、モ−ドの時間ずれをなくするために、ＰＬＳ
154出力のＤＬＹ159,160よりＳＲ−ＦＦ167のｉｎｖＱ
出力のＤＬＹ172の方を大きな遅延時間に設定する必要
がある。以上のようにして弁別窓内の各区画でのゼロク
ロスパルスの存在数、即ちジッタ分布を検出することが
できる。上記の回路をＰ極ピ−クのジッタ分布検出と、
Ｎ極ピ−クのジッタ分布検出の２ヵ所に設ける。

【００２０】つぎに磁気抵抗効果素子のバイアス磁界の
制御部を図１３を用いて述べる。上述した検出回路のＰ
極Ｎ極の対応する各カウンタ出力を比較回路181に入力
する。比較回路181ではＰ極側とＮ極側のカウンタ値を
比較し、論理組合せ回路182へ出力する。論理組合せ回
路については、後で詳述する。論理組合せ回路でＰ極と
Ｎ極のカウンタ値の大小関係を評価して、バイアス磁界
を制御するための制御信号（ＩＮＣおよびＤＥＣ）183,
184を出力する。一方バイアス電流制御回路139は、レジ
スタカウンタ（以下Ｒｅｇと略す）185とディジタルア
ナログ変換回路（以下ＤＡＣと略す）186により構成す
る。その動作は、まず選択された磁気抵抗効果素子のヘ
ッド番号に対応したバイアス電流の初期値を不揮発性の
メモリ141から読出し、Ｒｅｇ185に設定する。次にＲｅ
ｇ185の内容をＤＡＣ186に出力し、ＤＡＣ186ではディ
ジタルデ−タに対応した電流値に変換する。ＤＡＣ出力
の電流をバイアス電流とし、磁気抵抗効果素子の近傍で
バイアス磁界を供給する。今このバイアス磁界が不適当
であるならば、上述した制御系によりバイアス電流制御
信号183,184が発生する。この制御信号はＲｅｇ185の加
算パルス（ＩＮＣ）183かまたは減算パルス（ＤＥＣ）1
84であり、これをＲｅｇ185に入力することによりＲｅ
ｇ内容を更正して最適なバイアス電流即ちバイアス磁界
を求める。

【００２１】一方上述したが、バイアス電流を変化させ
るとバイアス磁界が変化し、そのために再生信号に重畳
したオフセット電圧143が変化する。これにより再生信
号が歪み正しい再生波形が得られなくなる。そこでオフ
セットバイアス除去回路144が必要になる。オフセット
バイアス除去回路144の動作は、バイアス電流制御回路1
39のＲｅｇ出力をオフセットバイアス除去回路144へ入
力し、バイアス電流に対するオフセットバイアス電圧を
計算により求める。そこで求めたオフセットバイアス電
圧をＡＧＣ111の前段に設けた差動増幅回路145へ入力す
る。これによりオフセットバイアス電圧を除去する。

【００２２】つぎにゼロクロスパルスのジッタ分布とバ
イアス磁界の制御方向との関係を図１４および図１５を
用いて述べる。これは上述の論理組合せ回路の内容であ
る。

【００２３】ジッタ分布を検出した場合、その中にはゼ
ロクロスパルスのノイズによるジッタとパタ−ンの干渉
によるパタ−ンピ−クシフトが含まれている。そこで、
ノイズによるジッタ分とパタ−ンピ−クシフトを区別す
るように論理を組む必要がある。図１４には各比較回路
の出力結果の組合せとバイアス電流制御出力信号の状態
を真理値表の形で示した。図中の’１’はＰ極側のカウ
ンタがＮ極側のカウンタよりも大きい場合を示し、’
０’はその反対である。さらに各カウンタが同値となる
場合はバイアス電流制御信号は出力しない。またバイア
ス電流制御出力信号において、ＤＥＣはＰ極側のジッタ
分布が広がっていると考えられる場合に出力する信号で
あり、ＤＥＣ信号を出力することによってジッタ分布を
狭くする。すなわちＰ極側の微分波形傾斜を大きくする
方向にバイアス磁界を変化させる。またＩＮＣはＤＥＣ
の反対の状態にするための制御信号である。

【００２４】次に図１４の論理組合せについて述べる。
まずジッタ分布を図１５に示すように大きく６種類のパ
タ−ンに分類する。ここでＰとＮが反対にもなりえる
が、その場合は同じパタ−ンと解釈する。またａとｄ，
ｂとｃが反対になった場合も同じパタ−ンと考える。こ
のように分類するとパタ−ン１、３、５はどれもＰ極側
（Ｎ極側）のジッタが広くなっていると考えることがで
き、ＤＥＣ（ＩＮＣ）信号を出力すればよい。またパタ
−ン４はＮ極側（Ｐ極側）のジッタがやや広くなってい
ると考えることができ、ＩＮＣ（ＤＥＣ）信号を出力す
ればよい。また、パタ−ン２、６はパタ−ンピ−クシフ
トによるものと考えることができ、この場合は制御信号
は出力しない。この分類パタ−ンに従い論理組合せを作
ったものが、図１４に示すものである。ここで、分類パ
タ−ン１、３、５は明らかにＰ極側のジッタが広がって
いることが分かるので、バイアス電流制御信号の大きさ
を大きくすることができる。一方パタ−ン４は類推によ
りＮ極側のジッタが広がっていると考えるために、バイ
アス電流信号の大きさは小さくすればよい。さらに弁別
窓内の分割数を増せば、さらに細かい分類が可能にな
り、制御信号（ＩＮＣ，ＤＥＣ）の大きさも細かく制御
可能になる。

【００２５】次に図１４の論理組合せを回路図の形で示
すといろいろな方式が考えられるので、本実施例では論
理式の形で示す。論理式があれば、回路化は簡単にでき
る。図１５のパタ−ン１、３、５に対する論理式を式
（１）、式（２）に示す。

【００２６】ａ・ｄ＝１ (P＞N) ＝＞ DEC(大) 式(1) inv(ａ)・inv(ｄ)＝１ (P＜N) ＝＞ INC(大) 式(2) パタ−ン４に対する論理式を式（３）、式（４）に示
す。

【００２７】ｂ・ｃ・{ａ・inv(ｄ)+inv(ａ)・ｄ}＝１ (P＞N) ＝＞ DEC(小) 式(3) inv(ｂ)・inv(ｃ)・{ａ・inv(ｄ)+inv(ａ)・ｄ}＝１ (P＜N) ＝＞ INC(小) 式(4) パタ−ン２、６に対する論理式を式（５）に示す。

【００２８】 {ｂ・inv(ｃ)+inv(ｂ)・ｃ}・{ａ・inv(ｄ)+inv(ａ)・ｄ}＝１制御出力無し式(5) また全カウンタが同値の場合は、論理と無関係に制御出
力無しにする。またｂ、ｃの一方または両方が同値の場
合は、ａ，ｄの比較出力に従う。またａ，ｄのどちらか
一方が同値の場合は、同値で無い方の比較出力に従う。
さらにａ，ｄの両方が同値の場合は、制御出力無しにす
る。以上の論理組合せ方式により磁気抵抗効果素子の最
適バイアス磁界に制御することができる。

【００２９】最後に本実施例の効果を図１６図１７を用
いて述べる。ここでＰ極側の微分波形のゼロクロス部分
の傾斜をＸとし、Ｎ極側の微分波形のゼロクロス部分の
傾斜をＹとする。図１６は微分傾斜比ＤＸをＸ／（Ｘ＋
Ｙ）のようにとり、微分傾斜比ＤＸに対するＰ極側、Ｎ
極側のゼロクロスパルスのジッタＴｊとの関係を示し
た。図より微分傾斜比ＤＸ＝０．５の時すなわちＰ極側
とＮ極側の微分傾斜が等しいときに最もジッタが小さく
なる。本実施例では、ＤＸが０．５よりずれている場合
に、ジッタ分布を直接評価することによってバイアス磁
界を制御し、ＤＸ＝０．５の状態に持ってゆくことによ
って、ジッタＴｊを最も小さくすることができる。また
図１７はジッタＴｊに対するデ−タ転送速度ＴＲとの関
係を示したものである。本実施例により無駄無くジッタ
Ｔｊを小さくできるので、デ−タ転送速度を高めること
ができる。

【００３０】

【発明の効果】本発明により、磁気抵抗効果素子の印加
磁界に対する電気抵抗の非線形関係のために生じる再生
波形のＰ極とＮ極のゼロクロスパルスのジッタの大きさ
の違いを無くし、ジッタ自体を小さくすることができ
る。これにより、装置のデ−タ転送速度および記録密度
を高めることができ、大容量記憶化が行なえる。

【図面の簡単な説明】

【図１】本発明における微分方式デ−タ弁別回路系の一
実施例図。

【図２】磁気ディスク装置の全体構成を示す図。

【図３】従来の微分方式デ−タ弁別回路系を示す図。

【図４】磁気抵抗効果素子の印加磁界と電気抵抗の関係
および入出力信号波形の関係を示す図。

【図５】磁気抵抗効果素子のバイアス磁界に対する入出
力信号波形の関係を示す図。

【図６】磁気抵抗効果素子のバイアス磁界と微分波形の
関係図。

【図７】弁別窓内を４区画に分割する分割方法の一実施
例図。

【図８】４区画と４種類の弁別窓との関係を示した真理
表。

【図９】Ｐ極とＮ極の各区画ごとのカウント数を比較し
た図。

【図１０】区画分割方法の別の実施例を示した図。

【図１１】ゼロクロスパルスのジッタ分布検出部の論理
回路図。

【図１２】ゼロクロスパルスのジッタ分布検出部のタイ
ムチャ−トを示す図。

【図１３】磁気抵抗効果素子のバイアス磁界制御部の論
理回路図。

【図１４】ジッタ分布検出結果とバイアス電流の制御方
向との関係を示す論理図。

【図１５】図１４の論理組合せを説明するためのジッタ
分布比較の分類パタ−ンを示す図。

【図１６】Ｐ極とＮ極の微分傾斜の比率とゼロクロスパ
ルスのジッタの大きさとの関係を示す図。

【図１７】ゼロクロスパルスのジッタの大きさとデ−タ
転送速度の関係を示す図。

【符号の説明】

130:磁気抵抗効果型再生ヘッド、 131:Ｐ極側
パルス化回路、132:Ｎ極側パルス化回路、
134,135:ジッタ検出回路、187:フェ−ズシフタ、
136,137:カウンタ、138:比較回路、
139:バイアス電流制御回路、141:不
揮発メモリ、 144:オフセットバイアス電圧
除去回路、145:差動増幅回路、 140:磁気抵抗効
果素子用印加磁界発生素子、120:バイアス磁界不適当時
の再生波形、123:バイアス磁界不適当時の微分出力波
形、127:バイアス磁界適当時の再生波形、128:バイアス
磁界適当時の微分出力波形、

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年１０月１４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図２】磁気ディスク装置の全体構成を示す図。

【図３】従来の微分方式デ−タ弁別回路系を示す図。

【図８】４区画と４種類の弁別窓との関係を示した真理
値図表。

【図１０】区画分割方法の別の実施例を示した図。

【符号の説明】 130:磁気抵抗効果型再生ヘッド、 131:Ｐ極側
パルス化回路、132:Ｎ極側パルス化回路、
134,135:ジッタ検出回路、187:フェ−ズシフタ、
136,137:カウンタ、138:比較回路、
139:バイアス電流制御回路、141:不
揮発メモリ、 144:オフセットバイアス電圧
除去回路、145:差動増幅回路、 140:磁気抵抗効
果素子用印加磁界発生素子、120:バイアス磁界不適当時
の再生波形、123:バイアス磁界不適当時の微分出力波
形、127:バイアス磁界適当時の再生波形、128:バイアス
磁界適当時の微分出力波形、

Claims

【特許請求の範囲】

【請求項１】磁気記録媒体と、該磁気記録媒体に情報を
読み書きするヘッドと、該ヘッド出力の再生波形のピー
ク部分から情報の１を弁別する微分方式データ弁別回路
を有し、該微分方式データ弁別回路は、ヘッド出力の再
生波形を微分する微分回路と、該微分回路による微分波
形のゼロクロス部分からゼロクロスパルスを作るパルス
回路と、該パルス回路の出力パルスと情報の１、０の判
断に要する弁別窓の入力により情報の１、０を弁別する
弁別回路と、該弁別回路の出力により復調データを出力
する復調回路の構成を有する磁気記録再生装置におい
て、上記ヘッドとして誘導型記録ヘッドと磁気抵抗効果型再
生ヘッドとを備え、さらに、上記微分方式データ弁別回
路の中に、磁気抵抗効果型再生ヘッドの磁界に対する抵
抗の変化率が、Ｐ極性波形のピ−ク部分とＮ極性波形の
ピ−ク部分で同程度になるように磁気バイアスレベルを
制御する手段を設けることを特徴とする磁気記録再生装
置。
【請求項２】請求項１記載の磁気記録再生装置におい
て、磁気抵抗効果型再生ヘッドの磁界に対する抵抗の変
化率が、Ｐ極性波形のピ−ク部分とＮ極性波形のピ−ク
部分で同程度になるように磁気バイアスレベルを制御す
る手段は、上記磁気抵抗効果型再生ヘッドから再生した
信号のＰ極性波形から作ったゼロクロスパルスのジッタ
量とＮ極性波形から作ったゼロクロスパルスのジッタ量
が同程度になるように磁気抵抗効果型再生ヘッドの磁気
バイアスレベルを制御するものであることを特徴とする
磁気記録再生装置。
【請求項３】請求項２記載の磁気記録再生装置におい
て、磁気抵抗効果型再生ヘッドから再生した信号のＰ極
性波形から作ったゼロクロスパルスのジッタ量とＮ極性
波形から作ったゼロクロスパルスのジッタ量が同程度に
なるように磁気抵抗効果型再生ヘッドの磁気バイアスレ
ベルを制御する手段は、磁気抵抗効果型再生ヘッドの再
生波形からＰ極側とＮ極側のゼロクロスパルスをそれぞ
れ別々につくる手段と、Ｐ極側とＮ極側のゼロクロスパ
ルスのジッタ量を評価する手段と、該評価によりＰ極側
とＮ極側のジッタ量が同程度になるように磁気抵抗効果
素子のバイアス磁界を制御する手段を備えるものである
ことを特徴とする磁気記録再生装置。
【請求項４】請求項３記載の磁気記録再生装置におい
て、Ｐ極側とＮ極側のゼロクロスパルスのジッタ量を評
価する手段は、弁別窓内を２区画以上に分割した弁別窓
で各極性のゼロクロスパルスを検出する手段と、各区画
ごとのゼロクロスパルスの数を計数することにより各極
性のジッタの時間分布を求める手段と、該各極性のゼロ
クロスパルスのカウント数を比較する手段によりジッタ
量を評価するものであることを特徴とする磁気記録再生
装置。
【請求項５】請求項１乃至請求項４の何れかに記載の磁
気記録再生装置において、バイアス磁界を制御する手段
からバイアス磁界の大きさについての信号の入力を得
て、再生時のオフセットバイアス電圧を求める手段と、
求めたオフセットバイアス電圧と再生ヘッドからの再生
信号とによりオフセットバイアス電圧を除去する手段を
設けることを特徴とする磁気記録再生装置。
【請求項６】請求項５記載の磁気記録再生装置におい
て、オフセットバイアス電圧を除去する手段が、再生ヘ
ッドの再生信号と、オフセットバイアス電圧を求める手
段により求めたオフセットバイアス電圧とを差動増幅回
路に入力するものであることを特徴とする磁気記録再生
装置。
【請求項７】請求項５記載の磁気記録再生装置におい
て、バイアス磁界の初期値デ−タおよびオフセットバイ
アス電圧計算情報を記憶する不揮発性の記憶素子を設
け、選択された磁気抵抗効果型再生ヘッドに対する上記
初期値データおよびオフセットバイアス電圧計算情報
を、上記記憶素子から、バイアス磁界を制御する手段お
よびオフセットバイアス電圧を求める手段にそれぞれ出
力する手段を設けることを特徴とする磁気記録再生装
置。
【請求項８】請求項４記載の磁気記録再生装置におい
て、弁別窓内を２区画以上に分割しゼロクロスパルスの
位置を検出する手段が、弁別窓の位相を２種類以上に遅
延させる手段と、遅延させた弁別窓の一部または全てで
同一のゼロクロスパルスを弁別する手段と、弁別した結
果の組合せにより弁別窓内の区画位置を求める手段の構
成を含むものであることを特徴とする磁気記録再生装
置。
【請求項９】請求項７記載の磁気記録再生装置におい
て、オフセットバイアス電圧を求める手段が、磁気抵抗
効果素子の印加磁界と電気抵抗の非線形関係を関数近似
し、選択されたヘッドごとに関数の係数を不揮発性の記
憶素子から読みだしオフセットバイアス電圧を求めるも
のであることを特徴とする磁気記録再生装置。
【請求項１０】請求項４記載の磁気記録再生装置におい
て、弁別窓の位置設定が、複数のゼロクロスパルスのタ
イミング位置に相当して設けた弁別窓により検出された
ゼロクロスパルスの分布を平均化した分布位置に位置付
けるものであることを特徴とする磁気記録再生装置。
【請求項１１】請求項２記載の磁気記録装置において、
バイアス磁界の制御手段が、ゼロクロスパルスが発生す
る毎にバイアス磁界を修正するものであることを特徴と
する磁気記録再生装置。