JPH058838B2 - - Google Patents

Description

【発明の詳細な説明】

発明の分野 本発明は、電子音楽合成装置に関するものであ
り、特に作動された鍵盤スイツチに対する限定さ
れた数の楽音発生器の割当装置に関する。 先行技術の説明 鍵盤作動楽器のために超小型電子技術を実施し
た楽音発生器を用いる現在の傾向は、鍵スイツチ
の鍵盤配列におけ鍵盤スイツチ数より少数の複数
の楽音発生器を用いることによつてある程度の節
約を行なうシステムの開発をもたらした。割当論
理は、利用可能な楽音発生器のなかの楽音発生器
を鍵スイツチがその作動された鍵スイツチ状態に
押鍵されると鍵スイツチに割当てるために実施さ
れる。すべての楽音発生器が鍵スイツチに割当て
られ、更に追加の鍵スイツチが作動された時に、
不可避的な資源利用可能性の問題が起きる。 資源利用可能性の問題に対処するために実施さ
れているいくつかの割当システムがある。最も初
期の割当システムの１つが“電子楽器”と題する
米国特許第2577493号に開示された。この開示さ
れたシステムにおいては、多数のアナログ発振器
が作動された鍵スイツチに多重接点セツト（ａ
multicontact set）の鍵スイツチ接点によつて割
当てられる。この割当動作はまた予め選択された
コンデンサを導入するので、割当てられた発振器
はその基本周波数が割当てられ作動された鍵スイ
ツチに対応する信号を発生させる。参考のために
述べたこの特許に開示されている割当システム
は、すべての楽音発生器が割当てられ、更に追加
の鍵スイツチが作動される状態に対処する手段に
ついて何も教示していない。 音楽家が使える指は10本あるので、一寸考える
と１つの鍵盤に対して10個の楽音発生器があれば
十分のように思われる。現代の鍵盤楽器は、１本
の指の動作に対して２つ以上の楽音発生器が割当
てられることを要求する音楽効果をとり入れてい
る。この楽音効果には“サステイン”という一般
名が与えられている。残念乍らこの術語はある程
度の混乱をもたらしている。という訳は、エンベ
ロープ変調の現在の用法はADSR（アタツク／デ
イケイ／サステイン／レリース）時間エンベロー
プ変調関数を云う。より適切には“サステイン”
の古い術語が今では“ロングレリース（long
release）”と云うべきである。ロングレリースを
用いると、１本の指で１つの鍵スイツチを開放
（release）し別の１つの鍵スイツチを作動させ、
一方では第１楽音発生器を作動させたまゝにして
おいてそのADSRエンベロープ変調関数によつて
自動的に音量を減少させることがかなり容易にな
る。 ロングレリースモードが特定の鍵盤に対して実
施された場合に資源利用可能性問題を解決するこ
とを意図した楽音発生器割当システムは、“デジ
タル電子オルガン用適応サステインシステム”と
題する米国特許第3610806号に記述されている。
この開示されたシステムにおいては、割当てられ
ていない楽音発生器が遊んでいて割当に使用でき
る限りにおいては楽音発生器はアタツク、デイケ
イおよびレリースの通常の割当順序に従う。すべ
ての楽音発生器が割当てられてしまうと、システ
ムは自動的に適応サステインモードに入り、この
モードにおいては、ロングレリース効果を有する
手鍵盤上の１つの鍵に対応づけられたノート
（note）に割当てられそのエンベロープ変調レリ
ース位相の最長持続時間を有する波形を供給しつ
つある楽音発生器は尚全く同じ所定のエンベロー
プ変調関数を用いている間にロングレリースから
比較的短いレリースに直ちに切換えられる。 楽音発生器割当論理システムに本来備ついてい
る問題は、割当論理が音楽家が予想した方法と矛
盾する方法で動作するかなり一般的な音楽システ
ムが現れるという意味でそれらの楽音発生器割当
論理システムは理想的なものではないという点で
ある。 発明の要約 上記欠点を補うために本発明は、 複数の鍵スイツチからなる鍵盤配列１２と、 複数の楽音発生回路からなる楽音発生手段１０
０と、 前記鍵盤配列１２の作動された鍵スイツチに対
応して検出信号を発生する鍵スイツチ状態検出手
段１４と、 前記検出信号を符号化し、対応する作動鍵スイ
ツチを識別する検出データを作成する符号化手段
１４と、 前記検出データに応答し、前記楽音発生手段の
全ての楽音発生回路が割当てられているときに、
現在発音中のいずれかの楽音発生回路にキル信号
を発生して割当てを指示する割当て手段１１０，
８２，１１５，１０１と、 前記キル信号に応答し、前記キル信号を受けた
楽音発生回路に対応する鍵スイツチの状態に関係
なく楽音音量を次第に減少させることにより、新
たな鍵スイツチの作動に基づく発音の準備を行う
楽音音量制御手段１０２，１０３，１０４，１０
５，１０６，１０７，１０８または１２１，１２
２とを備えている。 また、本発明は、前記楽音音量制御手段は波形
の読出位相可変な位相制御回路１０２，１０３，
１０４，１０５，１０６，１０７，１０８であ
り、前記キル信号に応答して波形位相をずらして
読み出した結果を加算することにより音量を減少
させるものである。 更に、本発明は、前記楽音音量制御手段はリリ
ースタイム可変なエンベロープ発生器１２１，１
２２であり、前記キル信号に応答してリリースタ
イムが短くなるように制御するようにしているも
のである。 そして更に、本発明の前記割当て手段は、楽音
を割当てた順番を記憶する割当て順番記憶手段１
１５を具え、前記順番記憶手段に記憶された割当
て順番に基づき、最も古く割当てられた楽音発生
回路に対して前記キル信号を発生するようにして
いるものである。 米国特許第4085644号（特願昭51−093519）に
記述されている種類の複音シンセサイザにおいて
は、計算サイクルとデータ転送サイクルとが反復
して且つ独立して実施され、楽音波形に変換され
るデータを与える。個々の各計算サイクルの後に
転送サイクルが開始され、記憶された主データセ
ツトがこの転送サイクルの間に複数のノートレジ
スタ（note registers）のうちの対応づけられた
１つに転送される。楽音発生器の各々に対応づけ
られた１つのノートレジスタがある。これらの楽
音発生器は作動された鍵盤スイツチに割当てられ
る。 １つの楽音発生器に対応するノートレジスタに
記憶されたデータは作動された鍵盤スイツチに対
応づけられた楽音（musical note）の基本周波
数に対応するメモリアドバンス速度で逐次反復し
て読出される。 利用可能なすべての楽音発生器が割当てられて
しまうまで、楽音発生器割当サブシステムは楽音
発生器を作動させた鍵盤スイツチに割当てる通常
の方法で動作する。すべての楽音発生器が割当て
られ更に追加の鍵盤スイツチが作動されると、割
当システムはキル動作モード（kill operation
mode）に入り、このモードの期間中に最も以前
に割当てられた楽音発生器が最も最近に作動され
た鍵盤スイツチに割当てられるのと同時にこの楽
音発生器は零トーン出力状態にされる。このキル
モードは自動的であつて以前に作動された鍵盤ス
イツチの開放には関係ない。トーン減少は、最も
以前に割当てられた楽音発生器に対する主データ
セツトのための各データ点が小さい一定値にされ
る位相取消プロセスによつて行われる。 発明の詳細な説明 本発明はすべての利用可能な楽音発生器が割当
てられて新たな鍵盤スイツチが作動された場合に
楽音の損失を防ぐための複音発生器における楽音
発生器を指向する。この楽音発生器は離散的フー
リエ変換算法（algorithm）を実施することによ
つて楽音波形をを合成する種類の楽器に組み込ま
れている。この種類の楽音発生システムは“複音
シンセサイザ”と題する米国特許第4085644号
（特願昭51−093519）に記述されている。この特
許はこゝに参考のために述べてある。下記の説明
において、参考のために述べてある特許に記述さ
れているシステムの全素子は、参考のために述べ
てある特許に現われる同一数字のつけられた素子
に対応する２桁数字によつて識別される。３桁数
字によつて識別されるシステム素子ブロツクは複
音シンセサイザに追加されたシステム素子に対応
するか、又は参考のために述べた特許に現われる
いくつかの素子の組合わせに対応する。 第１図は米国特許第4085644号（特願昭51−
093519）に記述されているシステムの変形および
付加物として説明されている本発明の１実施例を
示す。参考のために述べてある特許に説明されて
いる複音シンセサイザは鍵盤スイツチ１２の配列
を含む。１つ又は複数の鍵盤スイツチがスイツチ
状態を変化させ作動させると（“オン”のスイツ
チ位置になると）、音調検出・割当装置１４は作
動された状態に状態を変えた検出された鍵盤スイ
ツチを符号化し、作動された鍵盤スイツチのため
の対応するノート情報を記憶する。楽音発生器と
いうラベルがついているシステムブロツクに含ま
れている１セツトの楽音発生器のうち１つが音調
検出・割当装置１４により発生された情報を用い
て作動された各鍵スイツチに割当てられる。 適当な音調検出・割当装置サブシステムはこゝ
に参考のために述べてある米国特許第4022098号
（特願昭51−110652）に記述されている。 １つ又は複数の鍵スイツチが作動されると、実
行制御回路は反復する一連の計算サイクルを開始
する。各計算サイクル期間中に、64データ語を含
む主データセツトが計算され、主レジスタ３４に
記憶される。主データセツトの64データ語は、楽
音発生器１００というラベルのついているシステ
ムブロツクに含まれる楽音発生器のうちの対応す
る１つが発生させた楽音に対するオーデイオ波形
の１周期の64の等間隔に置かれた点の振幅に対応
する。一般的原則は、オーデイオトーンスペクト
ルの高調波の最大数は、１つの完全な波形周期に
おけるデータ点の数の1/2にすぎないというもの
である。従つて、64データ点を含む主データセツ
トは最高32のデータ点に対応する。 参考のために述べてある米国特許第4085644号
（特願昭51−093519）に記述されているように、
作動された鍵が鍵盤上でその作動された、又は押
鍵されたまゝの状態にとどまつている間に、発生
した主データセツトを反復する一連の計算サイク
ルの期間中に連続的に再計算して記憶し、このデ
ータを楽音発生器に対応づけられたノートレジス
タにロードできることが望ましい。 参考のために述べてある米国特許第4085644号
（特願昭51−093519）に記述されている方法によ
つて、高調波カウンタ20は各計算サイクルの始め
にその最小カウント状態又は零カウント状態に初
期設定される。ワード（語）カウンタ１９が実行
制御回路１６によつてモジユロカウンテイング実
施の故にその初期又は最小カウント状態に戻る度
毎に、実行制御回路１６は高調波カウンタ２０の
カウント状態を増分させる信号を発生させる。ワ
ードカウンタ１９は主データセツトのデータ語の
数である64をモジユロとしてカウントするように
実施されている。高調波カウンタ２０はモジユロ
３２をカウントするように実施されている。この
数は64データ語を含む主データセツトと一致する
最大高調波数に対応する。 各計算サイクル開始時に、加算器−アキユムレ
ータ２１のアキユムレータは、実行制御回路１６
によつて零値に初期設定される。ワードカウンタ
１９が増分される度毎に、加算器−アキユムレー
タ２１は高調波カウンタ２０の現在の状態をアキ
ユムレータに含まれる合計値に加算する。この加
算はモジユロ６４になるように実行されている。 加算器−アキユムレータ２１のアキユムレータ
の内容は正弦波関数表２４から三角関数正弦波関
数値をアクセスするためにメモリアドレスデコー
ダ２３によつて用いられる。正弦波関数表２４は
間隔Ｄにおける０θ64に対する三角関数sin
（2πθ／64）の値を記憶する固定メモリとして実
施するのが有利である。 乗算器２８は正弦波関数表（テーブル）２４か
ら読出された三角関数値と高調波係数メモリ２６
から読出された高調波係数とを乗算する。メモリ
アドレスデコーダ２５は高調波カウンタ２０のカ
ウント状態に応答して高調波係数メモリ２６から
高調波係数を読出す。乗算器２８によつてつくら
れた積値は１入力として加算器３３に与えられ
る。 主レジスタ３４の内容は計算サイクルの開始時
に零値に初期設定される。ワードカウンタ１９が
増分される度毎に、ワードカウンタ１９のカウン
ト状態に対応するアドレスにおける主レジスタ３
４の内容が読出されて入力として加算器３３に与
えられる。加算器３３への入力の合計は、ワード
カウンタ１９のカウント内容に等しいか又は対応
するメモリ位置において主レジスタ３４に記憶さ
れる。ワードカウンタ１９が１サイクル64カウン
タの完全な32サイクル循環すると、主レジスタ３
４は主データセツトを含む。 反復する一連の計算サイクルのうちの各計算サ
イクルの後に、転送サイクルが開始され実行され
る。転送サイクルの期間中には、参考のために述
べてある米国特許第4085644号（特願昭51−
093519）に記述されている方法と同様な方法で主
データセツトは主レジスタ３４から楽音発生器に
対応づけられたノートレジスタへ転送される。ノ
ートレジスタに記憶された主データセツトは、対
応づけられたノートクロツクによつて決定される
メモリアドバンス速度で逐次反復して読出され
る。読出されたデータ値はＤ−Ａ変換器４７によ
つてアナログ信号に変換されて音響システム１１
に与えられる。音響システム１１は従来の増幅器
およびスピーカ組合せ配置を含む。 第２図は参考のために述べてある米国特許第
4022098号（特願昭51−110652）に記述されてい
る鍵盤スイツチ検出・割当装置１４に付加された
論理を示す。２桁数字が付いているブロツクは参
考のために述べてある特許において同じ数字が付
いているブロツクに対応する。ノート検出および
エンコーダ３００は、鍵スイツチ状態変化を検出
し新たに作動された鍵スイツチを割当てられた状
態、鍵盤ナンバー、オクターブナンバーおよびオ
クターブ内のノートナンバーを含む割当語
（assignment word）に符号化するサブシステム
論理を含む。符号化された割当語はメモリアドレ
ス／データ書込回路８３によつて与えられるデー
タに応答して割当メモリ８２に記憶される。 割当データ語がメモリアドレス／データ書込回
路８３によつて与えられたアドレスデータに応答
して割当メモリ８２から読出されると、事象シー
ケンサ１１５は割当てデータ語が作動された鍵ス
イツチに割当てられた時間順序に対応する時間順
序に割当データをならべる。この順序は最も古い
作動された鍵スイツチに対応する最も古い割当デ
ータ語へと即時アクセスを与える。各割当データ
語は楽音発生器１００というラベルが付いている
システム論理ブロツクに含まれる対応する楽音発
生器に対応する。事象シーケンサの動作の詳細な
説明は下記に述べられている。 事象シーケンサ１１５は、楽器鍵盤スイツチ１
２というラベルの付いたシステムブロツクに含ま
れる鍵スイツチの作動に応答して割当データ語が
割当てられたタイム・ヒストリ（time history）
によつて順序づけられているメモリ配置に割当メ
モリ８２から読出された割当データ語を記憶す
る。割当データ語が割当てられた状態に符号化さ
れた瞬間から時間がカウントされる。すべての楽
音発生器が割当てられ更に追加のキル（KILL）
信号が発生する。キル信号の発生に応答して、最
も古い割当てられた楽音発生器に対応する割当デ
ータ語が最も最近の追加鍵スイツチへ割当てるた
めに楽音発生器１００にとつて利用可能となる。
キル信号が発生すると、最も古い割当データ語に
対応する楽音発生器は急速に零音出力状態にされ
る。この動作は対応する鍵スイツチがその作動さ
れた鍵スイツチ状態に押鍵されたまゝになつてい
ても起きる。更に、対応するノート（note）は鍵
スイツチが先づ開放され次に再び作動されるまで
は再演奏できない。 第３図はキル信号に応答して選択された楽音発
生器からの楽音出力を減少させる方法を示す。音
量の減少は、互に位相外れしている２つの同一波
形を点別加算（point wise addition）すること
によつて行われる。これら２つの波形の間の位相
差は完全な波形取消が行われるまで変化する。取
消の完全な状態がえられると本質的に楽音発生器
は出力楽音を発生させる機能を停止する。この方
法により、楽音の急激な停止によつ生じる“キー
クリツク（key click）”が避けられる。 主データセツトは上述した方法で計算され主レ
ジスタ３４に記憶される。転送サイクルの期間中
に主データセツトはノートレジスタ３５に転送さ
れ、従属ノートレジスタ１０４に転送される。各
楽音発生器はノートレジスタと従属ノートレジス
タと両方を含む。第３図は１個の楽音発生器のた
めの論理を明示的に示す。この論理はまた他の楽
音発生器の各々についても再現されることが理解
される。 主データセツトは、関連したノートクロツク３
７の周波数によつて決定されるメモリアドバンス
速度でノートレジスタ３５から読出される。メモ
リアドレスデコーダ１０２はノートクロツク３７
によつて与えられるタイミング情報に応答して主
データ語をアドレスアウトする。 キル信号が存在しないと、その時にはデータ選
択回路１０６は従属ノートレジスタ１０４から読
出されたデータ語といづれをも加算器１０５、又
はその他の楽音発生器の各々に対応づけられた任
意の同様な加算器に転送しない。 発生したアドレスがその最大10進値64（２進論
理状態63）からその最小10進値１（２進論理状態
０）に変化する度毎に、アドレスデコーダ１０２
は加算（ADD）信号を発生させる。この方法に
より、記憶された主セツトの第１主データセツト
語がノートレジスタ３５からアドレスアウトされ
る度毎に加算信号が発生する。 キル信号に応答して位相（phase）加算器−ア
キユムレータ１０７のアキユムレータの内容は零
初期値にリセツトされる。アドレスデコーダ１０
２が加算信号を発生させる度毎に、位相加算器−
アキユムレータは位相定数発生器１０８が与えた
位相定数をそのアキユムレータの内容に加算す
る。位相発生器は１０８は予め選択された定数を
含む固定メモリとして実施することができる。 位相加算器１０３は、アドレスデコーダ１０２
によつて作られたアドレスに位相アユムレータ１
０７の内容の現在値であるオフセツトナンバーを
加えたものに等しいメモリアドレスナンバーを発
生させる。 キル信号が発生すると、第３図に明示的に示さ
れている楽音発生器は最も古い割当てられた楽音
発生器となり、データ選択回路１０６は従属ノー
トレジスタ１０４から読出された主データセツト
語を加算器１０５に転送する。加算器１０５はノ
ートレジスタ３５から読出された主データ語とデ
ータ選択回路１０６によつて転送された主データ
セツト語とを点別加算する。その最終結果とし
て、Ｄ−Ａ変換器４７への入力データは２つの位
相外れの同じ波形の合計を含む。このため結果的
に生じた波形の最大振幅は、ノートレジスタ３５
から読出された主データセツト語が変化せずにそ
のまゝＤ−Ａ変換器４７へ転送された場合にのみ
生じる最大振幅より小さくなる。 位相加算器−アキユムレータ１０７のアキユム
レータに含まれる値が学音波形の完全な１周期を
定める主データセツト点の数1/2に等しいか、又
はそれより大である場合には、２つの成分波形の
完全な、又はほゞ完全な取消が起き、本質的には
零データ値のみが加算器１０５の出力に生じる。
この時にダン（DONE）信号がつくられ音調検
出・割当装置１４へ送られる。 位相加算器−アキユムレータの出力が楽音波形
の完全な１周期を明示する主データセツトのデー
タ点数の1/2に初めて達した時に、又はそのデー
タ点数の1/2を初めて超えた時に、ダン信号が比
較器１０９によつてつくられる。 第４図は参考のために述べた米国特許第
4022098号（特願昭51−110652）に記述されてい
る音調検出・割当装置１４のためのシステム論理
ブロツクに付加されたシステム論理ブロツクを示
す。付加された論理の目的は、ダン信号が発生し
て新たに作動された鍵スイツチを利用可能な楽音
発生器に直ちに割当てることができるようになつ
た時に、最も古い割当てられた楽音発生器を割当
てられていない状態にすることである。 ダン信号がないと、ノート発生器除去回路１１
０はメモリアドレス／データ書込回路８３によつ
て与えられた割当データ語を割当メモリ８２へ転
送する。ダン信号が存在すると（２進“１”論理
状態にあると）、ノート発生器除去回路１１０は
比較器１１１からのクリア（CLEAR）信号に応
答して入力割当データ語を変更するので、それは
割当メモリ８２に記憶される前に符号化されて割
当てられていない状態を示す。 キル割当装置１０１がキル信号を発生させる
と、最も古い割当てられた楽音発生器に対応する
割当データ語が事象シーケンサ１１５によつてキ
ル割当装置１０１に与えられる。今度はキル割当
装置１０１がこの割当データ語を比較器１１１へ
転送する。キル割当装置１０１によつて与えられ
た割当データ語が割当メモリ８２から読出された
現在の割当データ語に等しい時に、クリア信号が
比較器１１１によつて発生される。 参考のために述べてある米国特許第4022098号
（特願昭51−110652）に記述されているように、
音調検出・割当装置１４の動作はたとえ最も古い
作動された鍵スイツチが押鍵されたまゝになつて
いても、キル割当装置が以前に割当てた楽音発生
器を割当てられていない状態にした後も同じ鍵ス
イツチに楽音発生器割当は行われないので、その
楽音発生器を新たに作動された鍵スイツチに割当
てることができないように動作する。この動作は
米国特許第4022098号（特願昭51−110652）の第
２図に示されている線８６および８７上に現われ
るシステム応答によつて行われる。信号８７はま
た本発明の第２図にも現われる。楽音発生器の新
たな割当を行うためには、線８６および８７の両
方の線上の信号が“１”２進論理状態になければ
ならない。鍵盤の前のデータ走査以後に或る１つ
の鍵スイツチがそのスイツチ状態を変化させたこ
とが検出されると、線８６は“１”２進論理状態
を有する。この鍵スイツチが作動されていない状
態（鍵“オフ”）から作動された状態に変化し、
割当てられていない楽音発生器が現在存在するこ
とを示すために符号化されている割当データ後が
割当メモリ８２から読出されると、線８７は
“１”２進論理状態を有する。最も古い鍵スイツ
チが押鍵されたまゝでいる時には、線８６は
“０”２進状態を有するので、割当システムはそ
の最も古い鍵スイツチに楽音発生器を割当てよう
としない。 第５図は本発明の代わりの実施例を示す。この
代わりのシステム配置においてはキル割当装置１
０１の動作によつて開放されるように指定されて
いる１セツトの楽音発生器１００のうちの任意の
１つの移送取消をするのに１つだけの波形レジス
タが用いられる。 キル割当装置１０１によつて与えられたアドレ
ス信号はデータ選択回路１１５によつて用いら
れ、アドレスデコーダ１０２又はアドレスデコー
ダ１１２の出力を選択し、選択したアドレスを位
相加算器１０３へ与える。第５図は２つの楽音発
生器を明示的に示しているが、このシステムは任
意の所望する楽音発生器数にまで容易に拡張でき
る。キル割当装置１０１からのアドレス信号はま
たデータ選択回路１１３によつて用いられ、ノー
トレジスタ３５又はノートレジスタ３６から読出
された主データセツト語を選択し、それらの主デ
ータセツト語を加算器１０５に与える。加算器１
０５へ転送するために選択されないデータ選択回
路１１３への主データセツト入力はＤ−Ａ変換器
４７および４８へ与えられる。キル信号がキル割
当装置１０１によつて発生されないと、データ選
択回路１１３は通常の方法で動作しノートレジス
タ３５から読出された主データセツトをＤ−Ａ変
換器４７へ転送し、ノートレジスタ３６から読出
された主データセツトをＤ−Ａ変換器４８へ転送
する。 位相加算器１０３によつて与えられたアドレス
データに応答して従属レジスタから読出された位
相データは選択されたノートレジスタデータに加
算器１０５によつて加算される。合計されたデー
タはＤ−Ａ変換器によつてアナログ楽音波形に変
換される。 すべての利用可能な楽音発生器が割当てられた
場合に新たな作動された鍵スイツチに応答して最
も古い割当てられた楽音発生器を除去すること
は、ADSR（アタツク／デイケイ／サステイン／
レリース）エンベロープ変調関数発生器による干
渉又はそれとの相互作用なしに行われる。最も古
い割当てられた楽音発生器が上述した方法によつ
て新らしい鍵スイツチに再び割当てられる場合に
は、その楽音発生器は新たに作動された鍵スイツ
チに直ちに割当てられる。この時に、新たに割当
てられた楽音発生器に対応づけられたADSR発生
器は、最も古い割当てられた楽音発生器が“キル
され”（再割当に用いることができるようにされ）
新たに作動された鍵スイツチに再割当てされた時
に存在したかもしれないADSRエンベロープ変調
位相とは関係なく新たなアタツク位相を開始する
にすぎない。 第６図は本発明のもう１つの代わりの実施例を
示す。この実施例では、先づ第１に最も古い割当
てられた楽音発生器の音の大きさを減少させずに
すべての利用可能な楽音発生器が現在割当てられ
ていると、新たな割当が新たに作動された鍵スイ
ツチに対して行われる。第６図は参考のために述
べてある米国特許第4022098号（特願昭51−
110652）に記述されている形の音調検出・割当装
置１４の変形およびそれに付加された論理ブロツ
クを示す。 米国特許第4022098号（特願昭51−110652）に
記述されこの参考のために述べてある特許の第１
図に示されているように、或る鍵盤スイツチが以
前の鍵盤走査以後にそのスイツチ状態を変化させ
ると、オアゲート７６によつて線８０上に“１”
２進論理状態が生じる。線８０が“１”状態を有
し線４２が“１”状態を有すると、状態Ｆ／Ｆ１
１８がセツトされる。上鍵盤デイビジヨン鍵スイ
ツチが走査されつつあると、線４２は“１”状態
を有する。システム動作の説明は１個の鍵盤につ
いて行われているが、複数の鍵盤へのシステムの
拡張は同じシステム論理機能の重複にすぎない。 状態Ｆ／Ｆ１１８がセツトされその出力状態が
Ｑ＝“１”になると、楽音発生器カウント１１７
はデイビジヨン複合回路（division decode）１
１６によつて与えられる信号をカウントできるよ
うになる。線４２上の信号が“０”２進論理状態
から“１”２進論理状態に変化すると、楽音発生
器カウンタ１１７は零初期値にリセツトされる。 デイビジヨン複合回路１１６は割当データ語が
割当メモリ８２から読出されるにつれてそれらの
割当データ語を複号する。割当データ語が（線４
２上の“１”状態に対応する）上鍵盤デイビジヨ
ンに対する１に対応すると、信号が送られて楽音
発生器カウンタのカウント状態を増分させる。 線８７上の信号が“０”２進論理状態にある
と、第６図に示されている割当てサブシステムに
よつては何の動作も開始されない。鍵スイツチが
作動されていない鍵スイツチ状態から作動された
鍵スイツチ状態に変化したことが検出されると、
線８７は２進論理状態“１”になる。線８７が
“１”２進論理状態にあり線４２が“１”２進論
理状態にあると、アンドゲート１２０は“１”論
理信号を発生させ、この信号は比較器１１９へ与
えられる。 楽音発生器カウンタ１１７が（線４２上の信号
に対応する）上手鍵盤に割当てられる利用可能な
最大楽音発生器数にまで増分されると、アンドゲ
ート１２０からの“１”論理信号に応答して比較
器１１９はキル信号を発生させる。比較器１１９
は楽音発生器カウンタ１１７のカウント状態と上
手鍵盤に割当てられる利用可能な最大楽音発生器
数に等しい内部記憶数とを比較することによつて
キル信号を発生させる。“１”２進論理状態にあ
るキル信号は、すべての利用可能な楽音発生器が
上手鍵盤に割当てられ新たな鍵スイツチが作動さ
れたことが検出されたことを意味する。 キル信号に対する“１”論理状態に応答して、
事象シーケンサ１１５は上手鍵盤用の最も古い割
当てられた楽音発生器のための割当データ語をノ
ート発生器除去回路（note generator remove）
１１０へ与える。ノート発生器除去回路１１０は
レジスタ内のキル信号に応答して事象シーケンサ
１１５によつて与えられた割当データ語を一時的
に記憶する。ノートレジスタ１１０に記憶された
割当データ語と同一の割当データ語がメモリアド
レス／データ書込回路８３に与えられる次の時
に、ダン（DONE）信号が発生しているとその
割当データ語が割当メモリ８２に記憶される前に
その状態ビツトは割当てられていない状態に変化
する。従つて上鍵盤又は上手鍵盤が次に走査され
る時には、新たに作動された鍵スイツチに楽音発
生器を割当てることができるようになつている。 この割当システムはADSRエンベロープ関数発
生器を変形する必要はない点に注目すべきであ
る。新たに割当てられた楽音発生器は通常のアタ
ツク位相において開始するそのADSRエンベロー
プ関数を有する。 最も古い作動された鍵スイツチがその作動され
た鍵スイツチ状態に押鍵されたまゝになつている
限りにおいては、それに楽音発生器は割当てられ
ない。この動作はすでに説明した。この鍵スイツ
チが開放され再び押鍵されるまでは、この鍵スイ
ツチに楽音発生器を割当てることはできない。 本発明のもう１つの代わりの実施例は、ADSR
発生器をしてキル信号に応答して最も古い楽音発
生器を速やかに開放させることである。この動作
は、上手鍵盤用の最も古い割当てられた楽音発生
器のために最後の位相又はレリース位相が達成さ
れる速度が早めるためにキル信号を用いることに
よつて行われる。これと同じ概念は任意の他の手
鍵盤に対応づけられた楽音発生器に対しても容易
に実施される。最も古い割当てられた楽音発生器
の識別と組合せられたキル信号は、対応する鍵盤
スイツチの関数によつて生じる信号と等価の信号
をつくるのに用いられる。 第７図はADSR発生器１２１というラベルがつ
けられているシステム論理ブロツクに示されてい
るADSR発生器とともに本発明の割当概念を用い
るためのシステム割当論理を示す。DASR発生器
１２１に対する適当な実施例は“ADSR発生器”
と題する米国特許第4075650号（特願昭52−
007188）に記述されている。この特許はこゝに参
考のために述べてある。 楽音発生器カウンタ１７が上手鍵盤への割当に
利用できる楽音発生器の数にまで増分されると、
アンドゲート１２０からの“１”２進論理状態信
号に応答して比較器１１９はキル信号を発生させ
る。キル信号の存在は、すべての利用可能な楽音
発生器が上手鍵盤上に割当てられ新たな鍵スイツ
チが作動されたことを意味する。 キル信号に応答して事象シーケンサ１１５は、
上手鍵盤上の最も古い割当てられた楽音発生器の
ための割当データ語をノート発生器除去回路１１
０およびADSR発生器１２１へ与える。ノート発
生器除去回路１１０はキル信号に応答して事象シ
ーケンサによつて与えられた割当データ語を一時
的に記憶する。 キル信号に応答してADSR発生器１２１は、事
象シーケンサ１１５によつて与えられた割当デー
タ語に対応するエンベロープ発生器を直ちにレリ
ースエンベロープ変調位相に置く。この割当デー
タ語に対応するADSR発生器が以前にロングレリ
ースタイムを割当てられていると、レリースタイ
ムが短縮される。この楽音発生器がそのADSRエ
ンベロープレリース位相を完了させると、クリア
信号が発生する。 キル信号とクリア信号の両方が発生すると、ア
ンドゲート１２２は２進“１”論理状態信号を発
生させる。アンドゲート１２２からの出力が論理
“１”状態であると、ノート発生器除去回路１１
０に記憶されている割当データ語と同じ割当デー
タ語がメモリアドレス／データ書込回路８３に与
えられる次の時に、そのデータ語は割当てられて
いない状態を示すために符号化され、割当メモリ
８２に記憶される。この方法により、上鍵盤が次
に走査される時には、楽音発生器が新たに作動さ
れた鍵スイツチに割当てるのに利用できるように
なる。 第８図は事象シーケンサ１１５の詳細な論理を
示す。図解する目的のために、このサブシステム
は上鍵盤に割当てるために４つの楽音発生器が利
用できる場合について説明してある。任意の所望
する楽音発生器の数に容易に拡張されるので、こ
れは本発明の限界を示すものではない。 メモリアドレス／データ書込回路８３によつて
与えられたデータ語によつて新たな割当データ語
が割当メモリ８２からアドレスされると、新たな
語が入力としてゲート２１０へ与えられる。 モード信号は２ビツトからなる。m₁はMSB
（最上位のビツト）であり、m₂はLSB（最下位の
ビツト）である。モード信号は下記の制御状態を
有する： m₁ m₂ 動作 ０ ０ 動作なし ０ １ 新たなデータ語を加える。 １ ０ 存在するデータ語をレリースする。 参考のために述べてある米国特許第4022098号
（特願昭51−110652）に記述されているように、
音調検出・割合装置１４は新たな楽音発生器が割
当てられると線８７上に“１”信号を発生させ
る。従つて線８７上の信号はモード信号の
LSBm₂に対して用いることができる。また上記
と同じ特許に記述されているように、楽音発生器
割当が取消されると、線８６上に信号が現われ
る。従つて、線８６上の信号はモード信号の
MSBm₁に対して用いることができる。 ノート発生器除去回路１１０が以前に割当てら
れた楽音発生器が開放された（割当てられた状態
におかれ対応する割当データ語に符号化された）
ことを決定すると、対応する割当データ語はレリ
ースデータというラベルの付いたデータ信号とし
てゲート２０１へ転送される。 後述するように、分類動作後の最も古い割当デ
ータ語はデータシフトレジスタ２０２の第１語位
置に現われ、最も新らしい割当データ語はレジス
タ２０５に記憶される。 クロツク２１１はタイミング信号を発生させ、
これらのタイミング信号はカウンタを増分させる
のに用いられ、またデータシフトレジスタからデ
ータをシフトアウトするのにも用いられる。デー
タシフトレジスタおよびレジスタ２０５は、本質
的には一方の端から読出したデータをもう一方の
端において再挿入する循環シフトレジスタとして
動作する。データがデータシフトレジスタ２０２
から読出されると、新たな割当データ語が線２４
１上の加算（ADD）信号および線２４２上のレ
リース信号に応答してゲート２０４によつてデー
タシフトレジスタ２０２に読込まれる。 割当データ語の加算も減少（depletion）も起
きないと、零信号がゲート２１０とゲート２１０
の両方へ送られる。零信号は、すべてのビツトが
零であり“０”２進状態レベルにおかれた信号線
によつて与えることができるデータ語である。 各割当データ語がデータシフトレジスタ２０２
から読出されると、その割当データ語はゲート２
０１によつて転送された割当データ語と比較され
る。この比較は比較器２０３によつて行われる。
その入力割当データ語が互に等しいと、比較器２
０３は等値（EQUAL）信号を発生させる。 等値信号に対する２進“１”論理状態に応答し
てフリツプフロツプＦ／Ｆ２０８がセツトされる
ので、その出力信号Ｑは２進論理状態“１”にお
かれる。カウンタ４０７がそのモジユロカウンテ
イング実施の故にその最小カウント状態に戻る度
毎に、フリツプフロツプＦ／Ｆ２０８がリセツト
される。カウンタ２０７は事象シーケンサ１１５
の動作を示すのに用いられた楽音発生器の数であ
る４をモジユロとしてカウントするように実施さ
れている。 論理演算装置２０９の詳細が第９図に示されて
いる。論理演算装置２０９は下記の論理関係に等
値（EQUAL）信号およびフリツプフロツプ２０
８に応答して線２４１上に加算（ADD）信号を、
線２４２上にリレース（RELEASE）信号を発生
させる レリース＝（₁m₂等値）＋（m_{1 2}（等値＋Ｑ））
式１ 加算＝m_{1 2}（等値＋Ｑ） 式２ 第１表は、古い割当データ語がN₁およびN₂で
あり新たな割当データ語N₃がモード信号m₁＝０
およびm₂＝１に対応して割当てられ記憶装置に
入れられる説明に役立つ実例に対するシステム動
作を表記したものである。

【表】 上記の表において用いられている略語はａ＝加
算、ｂ＝リレース、Ｅ＝等値である。カウンタ２
０７の最高カウント状態４において新たな割当デ
ータ語がレジスタ２０５に記憶される点に注目す
べきである。また、カウンタ２０７がその最小カ
ウント状態になる度毎に、最も古い割当データ語
がデータシフトレジスタ２０２の出力に現われ
る。この場合にはN₁が最も古い割当データ語で
ある。 第２表は、割当データ語がモード信号m₁＝１
およびm₂＝０に対応して事象シーケンサ記憶装
置から除去される場合第１表に表記した動作を終
りに開始されるシステム動作を表記したものであ
る。

【表】 カウンタ２０７がそのカウント状態２になる
と、割当データ語N₂はデータシフトレジスタ２
０２の第１語位置にくる。カウント状態３におい
ては、割当データ語N₂がデータシフトレジスタ
２０２から読出され、事象シーケンサ１１５のメ
モリから除去される運命にあるゲート２０１によ
つて転送されたデータ語に等しいことが発見され
る。カウンタ２０７のカウント状態４に達する
と、線２４１上の加算＝“１”信号に応答して割
当データ語N₃はゲート２０４によつてデータシ
フトレジスタの最後の位置に挿入される。従つて
カウンタ状態の新たな周期が開始されると、又は
カウント状態１になると、レジスタに記憶された
割当データ語は割当時間の正しい順序になる。割
当データ語N₂は除去されており、レジスタ記憶
シーケンスのギヤツプは閉じられている。 割当データ語数の拡張は、カウンタ２０７に対
するカウント状態の数を拡張し、データシフトレ
ジスタ２０２における対応するメモリ記憶位置数
を有するだけで行われる。 以下本発明の実施の態様を列記する。 １ 楽音発生器状態手段は、 各検出データ語によつて増分される楽音発生
器カウンタと、 前記楽音発生器のカウント状態に応答し、前
記カウント状態が予め指定された最大値に達す
ると追加のデータ検出語に応答してキル信号を
発生させる比較器手段とを含む 特許請求の範囲記載の楽器。 ２ 楽音発生器除去回路は、 データ検出メモリ手段と、 前記の各検出データ語に対応する鍵スイツチ
が作動される時間順序に順序付けられた配置に
おいて前記の各検出データ語を前記データ検出
メモリ手段に記憶し、前記配置は最も古い検出
信号を識別する事象シーケンス手段と、 前記キル信号に応答し、前記データ検出メモ
リ手段に記憶された前記の最も古いデータ検出
信号を追加のデータ選択語によつて置換するデ
ータ置換手段とを含む 特許請求の範囲に記載の楽器。 ３ 鍵スイツチの鍵盤配列を有し、一連の計算サ
イクルの各々の期間中に楽音波形を規定する点
の振幅に対応する複数のデータ語を計算し、前
記鍵盤配列の鍵スイツチ数より少数の複数の楽
音発生器へ転送する鍵盤楽器と組合せられてい
て、 鍵スイツチの前記鍵盤配列における作動され
た各鍵スイツチに応答して検出信号を発生させ
る鍵スイツチ状態検出手段と、 前記の各検出信号を符号化し、発生した検出
信号に対応する前記の各作動された鍵スイツチ
を識別する検出データ語を発生させる符号化手
段と、 楽音波形を規定する点の振幅に対応する前記
複数のデータ語を計算する計算手段と、 その各々が前記計算手段が計算した前記複数
のデータ語に応答して楽音波形を発生させる複
数の楽音発生器と、 前記の各検出データ語に応答し、前記複数の
楽音発生器のうちの１つを割当て、鍵スイツチ
の前記鍵盤配列に含まれる対応する鍵スイツチ
に対応づけられた周波数で前記楽音波形を発生
させる割当装置手段、 楽音波形を発生させるため前記複数の楽音発
生器のすべてが割当てられており追加のデータ
検出語が発生するとキル信号を発生させる楽音
発生器状態手段と、 前記キル信号に応答し、前記割当装置手段に
供給された検出データ語を前記の追加データ選
択語によつて置換する楽音発生器除去手段と、
を具えることを特徴とする楽音発生器が最も最
近に作動された鍵スイツチに常に割当てられる
ような方法で前記複数の楽音発生器のうちの楽
音発生器を作動された鍵スイツチに割当てる装
置。 ４ 前記楽音発生器状態手段は、 前記各検出データ語によつて増分される楽音
発生器カウンタと、 前記楽音発生器カウンタのカウント状態に応
答し、前記カウント状態が予め指定された最大
値に達すると前記の追加のデータ検出語に応答
して前記キル信号と発生させる比較器手段とを
含む前記第３項による楽器。 ５ 楽音発生器除去手段は、 前記の各検出データ語に対応する鍵スイツチ
が作動される時間順序に順序付けられた配置に
おいて前記検出データ語の各々を記憶し、前記
配置は最も古いデータ検出信号を識別する事象
シーケンサ手段と、 前記キル信号に応答し、前記の最も古いデー
タ検出信号に対応する複数の楽音発生器のうち
の１つが発生させた波形の振幅を減少させ、前
記波形が最小値をえた時にダン（done）信号
を発生させる位相手段とを含む 前記第３項による楽器。 ６ 前記楽音発生器除去手段は更に、 前記キル信号に応答し、前記ダン手段に応答
して前記の最も古いデータ検出信号を前記事象
シーケンサ手段における前記の記憶され順序付
けられた順序から削除し、前記の追加データ検
出語を前記の記憶され順序付けられた順序に付
加するデータ除去手段を含む 前記第５項による楽器。 ７ 各楽音発生器は、 計算手段によつて計算された複数のデータ語
を記憶するノートメモリ手段と、 前記計算手段によついて計算された前記複数
のデータ語を記憶する従属メモリ手段と、 割当装置手段によつて決定される速度でタイ
ミング信号を与えるノートクロツクと、 前記タイミング信号に応答し、反復する一連
のメモリアドレスナンバーを発生させ、前記メ
モリアドレスナンバーに応答して前記ノートメ
モリ手段からデータ語をアクセスする第１メモ
リアドレス手段と、 前記の一連のメモリアドレスナンバーに応答
し、前記従属メモリ手段からデータ語をアクセ
スする第２メモリアドレス手段と、 加算信号に応答し、前記ノートメモリ手段か
ら読出された前記データ語と前記従属メモリ手
段から読出された前記データ語とを加算し合計
された一連のデータ語をつくる加算器と、 前記の加算された一連のデータ語を可聴楽音
に変換する変換器手段とを含む 前記第５項による楽器。 ８ 前記楽音発生器除去手段は更に、 前記キル信号に応答し、前記加算信号を発生
させ、前記の最も古いデータ検出信号に対応づ
けられた複数の楽音発生器のうちの１つに与え
る楽音発生器選択手段を含む 前記第７項による楽器。 ９ 前記第２メモリアドレス手段は、 前記第１メモリアドレス手段の前記一連のメ
モリアドレスナンバーのうちの１つが予め選択
された値を有する度毎に予め選択された位相定
数をアキユムレータの内容に連続的に加算する
加算器−アキユムレータと、 前記加算器−アキユムレータの前記アキユム
レータの内容を前記一連のメモリアドレスナン
バーの各々に加算してメモリアドレスナンバー
の相シーケスを作る位相加算器と、 メモリアドレスナンバーの前記相シーケンス
に応答して前記従属メモリ手段から前記データ
語を読出すメモリアクセス手段と、 前記加算器−アキユムレータの前記アキユム
レータの内容に応答し、前記アキユレータの内
容所定の位相取消値に達すると前記ダン信号を
発生させる比較器手段とを含む 前記第７項による楽器。 10 前記所定の位相取消値は前記ノートメモリ手
段に記憶されたデータ点の数の1/2に対応する
前記第９項による楽器。 11 前記計算手段は、 波形メモリと、 １セツトの高調波係数を記憶する高調波メモ
リと、 論理タイミング信号を与える論理クロツク
と、 楽音波形を規定うる点の振幅に対応する前記
複数のデータ語の数をモジユロとして前記論理
タイミング信号をカンウトするワードカウンタ
と、 前記ワードカウンタがその最小カウント状態
に戻る度毎に増分される高調波カウンタと、 前記論調理タイミング信号に応答して前記高
調波カウンタのカウント状態のアキユムレータ
の内容に連続的に加算し、前記一連の計算サイ
クルの各各の開始時に前記アキユムレータの内
容を零値に初期設定するコンピユータ加算器−
アキユムレータ手段と １セツトの三角関数値を記憶する正弦波関数
表と、 前記コンピユータ加算器−アキユムレータ手
段のアキユムレータの内容に応答して三角関数
値を前記正弦波関数表から読続出すコンピユー
タアドレツシング手段と、 前記高調波カウンタのカウント状態に応答し
て高調波係数を前記高調波メモリから読出す高
調波アドレツシング手段と、 前記高調波メモリから読出された高調波係数
と前記正弦波関数表から読出された三角関数値
とを乗算して積データを作る乗算手段と、 前記積データと前記ワードカウンタのカウン
ト状態に対応するアドレスにおいて前記波形メ
モリに記憶されたデータとを合計し、その合計
した値を前記波形メモリに記憶し、波音波形を
規定する前記点を作る合計手段とを含む 前記第３項による楽器。 本発明は上述したように、楽音発生手段に設け
られいる全ての楽音発生回路が発音用に割当てら
れたときには、現在発音中のいずれかの楽音発生
回路にキル信号を発生して前記割当てを指示する
とともに、前記キル信号を受けた楽本発生回路に
対しては、その楽音発生回路に対応する鍵スイツ
チの状態に関係なく楽音音量を次第に減少させて
次の発音の準備を行うようにしたので、利用可能
な楽音発生回路が全て割当てられた後に鍵スイツ
チが新たに作動された場合でも、前記楽音信号が
損失しないようにすることができる。

【図面の簡単な説明】

第１図は、本発明の１実施例の概略図である。
第２図は、音調検出・割当装置１４の概略図であ
る。第３図は、トーンレベル低下システムの概略
図である。第４図は、音調検出・割当装置１４に
付加された論理の概略図である。第５図は、本発
明の代わりの実施例である。第６図は、本発明の
更にもう１つの代わりの実施例である。第７図
は、ADSR発生器と音調割当装置との組合せの概
略図である。第８図は、事象シーケンサ１１５の
概略図である。第９図は、論理ユニツト２０９の
論理図である。 第１図において、１１は音響システム、１２は
楽器鍵盤スイツチ、１４は音調検出・割当装置、
１６は実行制御回路、１９はワードカウンタ、２
０は高調波カウンタ、２１は加算器−アキユムレ
ータ、２２はゲート、２３はメモリアドレスデコ
ーダ、２４は正弦波関数表、２５はメモリアドレ
スデコーダ、２６は高調波係数メモリ、２８は乗
算器、３３は加算器、３４は主レジスタ、４７は
Ｄ−Ａ変換器、１００は楽音発生器。

Claims (1)

1. 【特許請求の範囲】 １ 複数の鍵スイツチからなる鍵盤配列と、 複数の楽音発生回路からなる楽音発生手段と、 前記鍵盤配列の作動された鍵スイツチに応答し
   て検出信号を発生する鍵スイツチ状態検出手段
   と、 前記検出信号を符号化し、対応する作動鍵スイ
   ツチを識別する検出データを作成する符号化手段
   と、 前記検出データに応答し、前記楽音発生手段の
   全ての楽音発生回路が割当てられているときに、
   現在発音中のいずれかの楽音発生回路にキル信号
   を発生して割当てを指示する割当て手段と、 前記キル信号に応答し、前記キル信号を受けた
   楽音発生回路に対応する鍵スイツチの状態に関係
   なく楽音音量を次第に減少させるようにして、新
   たな鍵スイツチの作動に基づく発音の準備を行う
   楽音音量制御手段と を具備することを特徴とする鍵盤電子楽器におけ
   る楽音発生器の割当装置。 ２ 前記楽音音量制御手段は、波形の読出位相可
   変な位相制御回路であり、前記キル信号に応答し
   て波形位相をずらして読み出した結果を加算する
   ことにより音量を減少させることを特徴とする特
   許請求の範囲第１項に記載の鍵盤電子楽器におけ
   る楽音発生器の割当装置。 ３ 前記楽音音量制御手段は、リリースタイム可
   変なエンベロープ発生器であり、前記キル信号に
   応答してリリースタイムが短くなるように制御す
   ることを特徴とする特許請求の範囲第１項に記載
   の鍵盤電子楽器における楽音発生器の割当装置。 ４ 前記割当て手段は、楽音を割当てた順番を記
   憶する割当て順番記憶手段を有し、 前記順番記憶手段に記憶されている割当て順番
   に基づき、最も古く割当てられた楽音発生回路に
   対して前記キル信号を発生することを特徴とする
   特許請求の範囲第１項に記載の鍵盤電子楽器にお
   ける楽音発生器の割当装置。