JPH0587961B2 - - Google Patents

Info

Publication number
JPH0587961B2
JPH0587961B2 JP60128208A JP12820885A JPH0587961B2 JP H0587961 B2 JPH0587961 B2 JP H0587961B2 JP 60128208 A JP60128208 A JP 60128208A JP 12820885 A JP12820885 A JP 12820885A JP H0587961 B2 JPH0587961 B2 JP H0587961B2
Authority
JP
Japan
Prior art keywords
thin film
folded
resistor
film resistor
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60128208A
Other languages
Japanese (ja)
Other versions
JPS61287201A (en
Inventor
Osamu Takada
Yoshinori Akamatsu
Akira Takigawa
Shizuo Kondo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Microcomputer System Ltd
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Microcomputer System Ltd, Hitachi Ltd filed Critical Hitachi Microcomputer System Ltd
Priority to JP60128208A priority Critical patent/JPS61287201A/en
Priority to KR1019860000067A priority patent/KR930001724B1/en
Priority to DE8686104021T priority patent/DE3682415D1/en
Priority to EP86104021A priority patent/EP0196050B1/en
Priority to US06/843,666 priority patent/US4804940A/en
Publication of JPS61287201A publication Critical patent/JPS61287201A/en
Publication of JPH0587961B2 publication Critical patent/JPH0587961B2/ja
Priority to HK1410/93A priority patent/HK141093A/en
Granted legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Analogue/Digital Conversion (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 この発明は、薄膜抵抗技術さらにはラダー抵抗
に適用して特に有効な技術に関するもので、例え
ば半導体集積回路装置化されたA/D変換器ある
いはD/A変換器に利用して有効な技術に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a technology that is particularly effective when applied to thin film resistor technology and ladder resistors, such as A/D converters or D/D converters that are implemented as semiconductor integrated circuit devices. The present invention relates to technology that is effective for use in A converters.

〔背景技術〕[Background technology]

例えば、並列処理型のA/D変換器では、多数
の電圧比較器の各一方の入力にアナログ入力電圧
を共通に与える一方、その多数の電圧比較器の各
他方の入力に段階的に異なる基準電圧をそれぞれ
に与える。そして、各電圧比較器の比較出力側か
ら上記入力電圧に対応するデジタル出力を得る。
この場合、その変換の精度は、各電圧比較器にそ
れぞれに与えられる基準電圧の相対精度に依存す
る。この基準電圧は、多数の抵抗を直列に接続し
てなるラダー抵抗を用いて分圧される。従って、
そのラダー抵抗を構成する抵抗には、特に高い比
精度が要求される。
For example, in a parallel processing type A/D converter, an analog input voltage is commonly applied to one input of a large number of voltage comparators, while a stepwise different standard is applied to the other input of the large number of voltage comparators. Apply voltage to each. Then, a digital output corresponding to the input voltage is obtained from the comparison output side of each voltage comparator.
In this case, the accuracy of the conversion depends on the relative accuracy of the reference voltages respectively applied to each voltage comparator. This reference voltage is divided using a ladder resistor formed by connecting a large number of resistors in series. Therefore,
Particularly high specific accuracy is required for the resistors that make up the ladder resistor.

第9図は上述した並列処理型A/D変換器の構
成例を示す。
FIG. 9 shows an example of the configuration of the parallel processing type A/D converter described above.

同図に示すA/D変換器は、ラダー抵抗10、
比較回路列2、およびエンコーダ3などによつて
構成される。
The A/D converter shown in the figure includes a ladder resistor 10,
It is composed of a comparison circuit array 2, an encoder 3, and the like.

ラダー抵抗10は、互いに同一の抵抗値をもつ
多数の抵抗R1,R1,…R1,R3,R1,…R1,
R2,R1,…R1を直列に接続したものであつて、
その両端は、一定電位の基準電圧源、Vsと基準
電位(接地電位)とに接続されている。これによ
り、そのラダー抵抗10を構成する各抵抗の接続
点からは、段階的に異なる多数の基準電圧が分圧
される。この分圧された多数の基準電圧は比較回
路列2に与えられる。
The ladder resistor 10 includes a large number of resistors R1, R1,...R1, R3, R1,...R1, which have the same resistance value.
R2, R1,...R1 are connected in series,
Both ends thereof are connected to a constant potential reference voltage source, Vs, and a reference potential (ground potential). As a result, a large number of stepwise different reference voltages are divided from the connection points of the respective resistors constituting the ladder resistor 10. A large number of divided reference voltages are applied to the comparison circuit array 2.

比較回路列2は多数の電圧比較回路を配列した
ものであって、アナログ入力電圧Vinを上述した
多数の基準電圧によつて同時に比較処理する。
The comparison circuit array 2 is an arrangement of a large number of voltage comparison circuits, and simultaneously compares the analog input voltage Vin with the above-mentioned large number of reference voltages.

エンコーダ3は、上記比較回路列の比較出力を
例えば2進コードで表されるデジタルデータに編
成する。Doutはそのデジタル出力を示す。
The encoder 3 organizes the comparison output of the comparison circuit array into digital data represented by, for example, a binary code. Dout indicates its digital output.

以上のようにして、並列処理による高速のA/
D変換動作が行なわれるようになつている。
As described above, high-speed A/
A D conversion operation is now being performed.

ここで、例えば上述したA/D変換器を半導体
集積回路装置内にて形成する場合には、上記ラダ
ー抵抗10を例えば蒸着アルミニウムなどによる
薄膜抵抗によつて形成する。この薄膜抵抗を、半
導体集積回路装置内にて、多数直列に連設して形
成することにより、上記ラダー抵抗10が形成さ
れる。この場合、各薄膜抵抗は、その比精度を確
保するために、互いに同一の平面形状に形成され
ることが望ましい。
For example, when the above-described A/D converter is formed in a semiconductor integrated circuit device, the ladder resistor 10 is formed of a thin film resistor made of, for example, vapor-deposited aluminum. The ladder resistor 10 is formed by forming a large number of thin film resistors in series within a semiconductor integrated circuit device. In this case, it is desirable that each thin film resistor be formed in the same planar shape to ensure its relative accuracy.

ところが、多数の薄膜抵抗が直列に連接されて
なるラダー抵抗を、例えば半導体集積回路装置内
の限られたレイアウト面に形成するためには、同
図に示すように、そのラダー抵抗10を途中で折
り返さなければならない。このため、その折り返
し部分の薄膜抵抗R3,R2の平面形状は、他の非
折り返し部分の薄膜抵抗R1のそれとはどうして
も異なつたものにせざるを得ない。そこで、その
折り返し部分の抵抗R3,R2については、その異
なつた平面形状でもつて、その抵抗値だけを他の
非折り返し部分のそれと同一になるように形成し
なければならない。
However, in order to form a ladder resistor consisting of a large number of thin film resistors connected in series, for example, on a limited layout surface within a semiconductor integrated circuit device, as shown in the figure, the ladder resistor 10 must be placed in the middle. have to turn around. Therefore, the planar shape of the thin film resistors R3 and R2 in the folded portions must be different from that of the thin film resistor R1 in the other non-folded portions. Therefore, the resistors R3 and R2 of the folded portion must be formed so that their resistance values are the same as those of the other non-folded portions, even if they have different planar shapes.

しかしながら、互いに平面形状の異なる薄膜抵
抗は、例えば製造段階での誤差による影響が薄膜
抵抗の形状によつて異なる現れ方をする。このた
め、仮に、設計段階にて平面形状の異なる薄膜抵
抗の抵抗値を、計算上で互いに一致させることが
できたとしても、実際に出来上がつたものは、そ
の平面形状に応じてそれぞれに異なる抵抗値を持
つようになつてしまう。特に、大回りの折り返し
部分における薄膜抵抗は、その平面形状の相違の
度合いが大きいために、その抵抗値を、最初か
ら、他の非折り返し部分の薄膜抵抗のそれと高精
度に一致させることは、ほとんど不可能である。
このため、従来においては、少なくとも、その折
り返し部分の薄膜抵抗については、レーザーなど
を用いてトリミング修正を行う必要があつた。
However, for thin film resistors having different planar shapes, for example, the effects of errors in the manufacturing stage appear differently depending on the shape of the thin film resistor. For this reason, even if it is possible to make the resistance values of thin film resistors with different planar shapes match each other in calculations at the design stage, the actual result will differ depending on the planar shape. They end up having different resistance values. In particular, since the planar shape of the thin film resistor in the folded part of the large circuit has a large difference, it is almost impossible to match the resistance value with high accuracy from the beginning to that of the thin film resistor in the other non-folded part. It's impossible.
For this reason, in the past, at least the thin film resistor in the folded portion had to be trimmed and corrected using a laser or the like.

なお、ラダー抵抗が使用される並列処理型の
A/D変換器に関しては、例えば、朝倉書店発行
「集積回路応用ハンドブツク」1981年6月30日発
行、222,223頁などにその概要が記載されてい
る。
Regarding parallel processing type A/D converters that use ladder resistors, an overview is given, for example, in "Integrated Circuit Application Handbook" published by Asakura Shoten, June 30, 1981, pages 222 and 223. ing.

〔発明の目的〕[Purpose of the invention]

この発明の目的は、比較的簡単な構成の変更だ
けでもつて、折り返し形成されたラダー抵抗の折
り返し部分における薄膜抵抗と非折り返し部分に
おける薄膜抵抗との間の比精度を再現性良く高め
られるようにした技術を提供することにある。
An object of the present invention is to make it possible to improve the ratio accuracy between the thin film resistance in the folded part and the thin film resistance in the non-folded part of a folded ladder resistor with good reproducibility by only making a relatively simple change in the configuration. The aim is to provide the technology that

この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添付図
面から明らかになるであろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔発明の概要〕[Summary of the invention]

本願において開示される発明のうち代表的なも
のを簡単に説明すれば、下記のとおりである。
A brief description of typical inventions disclosed in this application is as follows.

すなわち、折り返し形成されたラダー抵抗にあ
つて、その折り返し部分における薄膜抵抗と非折
り返し部分における薄膜抵抗を、それぞれの折り
曲がり部の平面形状だけ互いに同一となるように
形成することにより、薄膜抵抗のパターン形状を
変更するだけの簡単な構成でもつて、折り返し形
成されたラダー抵抗の折り返し部分における薄膜
抵抗と非折り返し部分における薄膜抵抗との間の
比精度を再現性良く高められるようにする、とい
う目的を達成するものである。
In other words, in a folded ladder resistor, by forming the thin film resistance at the folded portion and the thin film resistance at the non-folded portion to be the same only in the planar shape of each folded portion, the thin film resistance is The objective is to improve the ratio accuracy between the thin film resistance in the folded part and the thin film resistance in the non-folded part of a folded ladder resistor with good reproducibility even with a simple configuration that only changes the pattern shape. The goal is to achieve the following.

〔実施例〕〔Example〕

以下、この発明の代表的な実施例を図面を参照
しながら説明する。
Hereinafter, typical embodiments of the present invention will be described with reference to the drawings.

なお、図面において同一符号は同一あるいは相
当部分を示す。
In the drawings, the same reference numerals indicate the same or corresponding parts.

先ず、第5図はこの発明による技術が適用され
た並列処理型A/D変換器の一実施例を示す。
First, FIG. 5 shows an embodiment of a parallel processing type A/D converter to which the technology according to the present invention is applied.

同図に示す並列処理型A/D変換器は半導体集
積回路装置内に形成されるものであつて、基本的
には前述したものと同様である。すなわち、多数
の電圧比較器CP1〜CPnの各一方の入力(+)に
アナログ入力電圧Vinを共通に与えるとともに、
その多数の電圧比較器CP1〜CPnの各他方の入力
(−)に段階的に異なる基準電圧Vs1〜Vsnをそ
れぞれに与える。これにより、各電圧比較器CP1
〜CPnの比較出力側から上記入力電圧Vinに対応
するデジタル出力を得る。この場合、各比較器
CP1〜CPnの比較出力はそれぞれ“1”と“0”
の論理レベルで出力される。各比較出力は、各比
較器CP1〜CPnごとに設けた論理ゲートG1〜Gn
によつて択一的な選択信号X1〜Xnに変換され
る。この選択信号X1〜Xnは、エンコーダ3によ
つて所定桁数(例えば8ビツト)の2進符号列に
組立られる、そして、この組立られた2進符号列
がデジタル出力Doutとなる。
The parallel processing type A/D converter shown in the figure is formed within a semiconductor integrated circuit device, and is basically the same as that described above. That is, the analog input voltage Vin is commonly applied to one input (+) of each of the many voltage comparators CP1 to CPn, and
Stepwise different reference voltages Vs1 to Vsn are applied to the other inputs (-) of the large number of voltage comparators CP1 to CPn, respectively. This allows each voltage comparator CP1
A digital output corresponding to the input voltage Vin is obtained from the comparison output side of ~CPn. In this case, each comparator
The comparison outputs of CP1 to CPn are “1” and “0” respectively.
is output at the logic level of Each comparison output is a logic gate G1 to Gn provided for each comparator CP1 to CPn.
are converted into alternative selection signals X1 to Xn. The selection signals X1 to Xn are assembled into a binary code string of a predetermined number of digits (for example, 8 bits) by the encoder 3, and this assembled binary code string becomes the digital output Dout.

第6図は、第5図に示したA/D変換器の回路
を、その平面的な配置状態に対応させて示す。
FIG. 6 shows the circuit of the A/D converter shown in FIG. 5 in correspondence with its planar arrangement.

同図に示すA/D変換器は、回路的には第5図
にて示したものと同様であつて、複数のブロツク
に分割形成された比較回路列2,2,2ととも
に、ラダー抵抗10が形成されている。各比較回
路列2にはそれぞれ、第5図にて示した多数の電
圧比較器と論理ゲートの対が多数配列されてい
る。ラダー抵抗10は、各比較回路列2,2,2
の間を縫うべく折り返されている。その一端は基
準電圧源Vsに接続され、その他端は接地電位に
接続されている。各比較回路列2,2,2からの
論理出力は、各ブロツクごとにワイヤード論理に
よる予備的なエンコード処理が施された後、エン
コーダ3に入力される。そして、そのエンコーダ
3から2進符号列のデジタル出力Doutが出力さ
れるようになつている。
The A/D converter shown in the same figure is similar in circuit to that shown in FIG. is formed. In each comparison circuit array 2, a large number of pairs of voltage comparators and logic gates shown in FIG. 5 are arranged. The ladder resistor 10 is connected to each comparison circuit row 2, 2, 2.
It is folded back to sew between the two. One end thereof is connected to a reference voltage source Vs, and the other end is connected to ground potential. The logic outputs from the comparison circuit arrays 2, 2, 2 are input to the encoder 3 after being subjected to preliminary encoding processing using wired logic for each block. The encoder 3 outputs a digital output Dout in the form of a binary code string.

第7図は、第6図に示したA/D変換器の回路
の一部分を詳細に示す。
FIG. 7 shows in detail a portion of the circuit of the A/D converter shown in FIG.

同図に示すように、第6図に示した比較回路列
2は、多数の比較回路ユニツト2x−1,2x,2x
+1,…によつて構成される。比較回路ユニツト
2xは、電圧比較器Cpx,ラツチ回路21,位相分
割回路22,およびゲート・バツフア23を有す
る。電圧比較器Cpxは、ラダー抵抗10によつて
分圧される基準電圧Vsxと、共通に与えられるア
ナログ入力電圧Vinとを比較する。例えば、x番
目の比較回路ユニツト2xにおいて、入力電圧Vin
が基準電圧Vsxよりも高くなると、電圧比較器
Cpxから“1”の論理状態が出力される。この論
理出力“1”は、ラツチ回路21で一端保持され
た後、位相分割回路22にて正論理“1”と負論
理“0”とに振分けられる。そして、その位相分
割回路22の正論理出力“1”が、上段側(x+
1番目)のユニツト2x+1からの禁止信号ELと
ワイヤード論理(OR)を取られた後、バツフア
23を介して外部へ出力される。他方、その位相
分割回路22の負論理出力“0”は、禁止信号
ELとして下段側(x−1番目)のユニツト2x−
1に与えられる。これにより、入力電圧Vinの大
きさに応じていずれか一つの比較回路ユニツトが
選択され、この選択された比較回路ユニツトの出
力だけが能動化する。例えば、入力電圧Vinがx
番目の比較回路ユニツト2xの基準電圧Vsxとx+
1番目の比較回路ユニツト2x+1の基準電圧Vsx
+1の間にあるときは、つまりVsx−1<Vin<
Vsx+1のときは、そのx番目の比較回路ユニツ
ト2xの出力Xxだけが能動化し、他の比較回路ユ
ニツト…Cpx−1,Cpx+1,…の出力…Xx−
1,Xx+1,は非能動状態になる。このような
比較回路ユニツト…Cpx−1,Cpx,Cpx+1,
…を使用して、第6図に示した並列処理型のA/
D変換器が構成されている。
As shown in the figure, the comparison circuit array 2 shown in FIG.
It is composed of +1,... Comparison circuit unit
2x has a voltage comparator Cpx, a latch circuit 21, a phase divider circuit 22, and a gate buffer 23. The voltage comparator Cpx compares the reference voltage Vsx divided by the ladder resistor 10 and the commonly applied analog input voltage Vin. For example, in the x-th comparison circuit unit 2x, the input voltage Vin
is higher than the reference voltage Vsx, the voltage comparator
A logic state of “1” is output from Cpx. This logic output "1" is held at one end by the latch circuit 21, and then divided into a positive logic "1" and a negative logic "0" by the phase division circuit 22. Then, the positive logic output “1” of the phase dividing circuit 22 is applied to the upper stage side (x+
After being subjected to a wired logic (OR) with the inhibit signal EL from the first unit 2x+1, it is outputted to the outside via the buffer 23. On the other hand, the negative logic output "0" of the phase division circuit 22 is the prohibition signal.
Lower side (x-1st) unit 2x- as EL
given to 1. As a result, one of the comparison circuit units is selected depending on the magnitude of the input voltage Vin, and only the output of the selected comparison circuit unit is activated. For example, if the input voltage Vin is x
Reference voltage Vsx and x+ of the th comparator circuit unit 2x
Reference voltage Vsx of the first comparator circuit unit 2x+1
When it is between +1, that is, Vsx−1<Vin<
When Vsx+1, only the output Xx of the x-th comparison circuit unit 2x is activated, and the outputs of the other comparison circuit units...Cpx-1, Cpx+1,...
1, Xx+1, becomes inactive. Such a comparison circuit unit...Cpx-1, Cpx, Cpx+1,
..., the parallel processing type A/
A D converter is configured.

ここで、上記ラダー抵抗10は、第6図に示す
ように、比較回路列2の側部に沿う直線状部分
と、背中合わせに折り返される小回りの折り返し
部分と、比較回路列2の端部を跨ぐ大回りの折り
返し部分とがある。直線状部分すなわち非折り返
し部分には、第2図に示すような平面パターン形
状の薄膜抵抗R1が多数直列に連接されている。
小回りの折り返し部分には、第4図に示すような
平面パターン形状の薄膜抵抗R2が配置されてい
る。そして、大回りの折り返し部分には、第1図
に示すような平面パターン形状の薄膜抵抗R3が
配置されている。各部分の薄膜抵抗R1,R2,R3
は、いずれも、半導体集積回路装置内にアルミニ
ウムなどの金属抵抗体1をフオトエツチングする
ことにより形成される。
Here, as shown in FIG. 6, the ladder resistor 10 straddles a linear portion along the side of the comparison circuit row 2, a small folded portion folded back to back, and an end portion of the comparison circuit row 2. There is a large turning part. A large number of thin film resistors R1 having a planar pattern shape as shown in FIG. 2 are connected in series in the linear portion, that is, the non-folded portion.
A thin film resistor R2 having a planar pattern shape as shown in FIG. 4 is arranged in the folded portion of the small turn. A thin film resistor R3 having a planar pattern shape as shown in FIG. 1 is arranged in the large turning portion. Thin film resistance R1, R2, R3 of each part
Both are formed by photoetching a metal resistor 1 made of aluminum or the like into a semiconductor integrated circuit device.

第2図および第3図は、非折り返し部分に形成
される薄膜抵抗R1の平面パターン形状を示す。
FIGS. 2 and 3 show the planar pattern shape of the thin film resistor R1 formed in the non-folded portion.

同図に示すように、非折り返し部分の薄膜抵抗
R1は、その平面パターン形状が、抵抗値を大き
くとるために、折り曲がり部aと直線部bとが交
互に連接するジグザグ状に形成されている。これ
とともに、そのパターンの各角部1A,1Bがそれ
ぞれ鈍角(略125度)に形成されている。
As shown in the figure, the thin film resistor in the non-folded part
The plane pattern of R1 is formed in a zigzag shape in which bent portions a and straight portions b are alternately connected in order to obtain a large resistance value. At the same time, each corner 1A, 1B of the pattern is formed at an obtuse angle (approximately 125 degrees).

このように各角部1A,1Bをそれぞれ鈍角に形
成したことにより、第3図に部分的に拡大して示
すように、エツチングの精度限界あるいはマスク
パターンの輪郭ぼけなどによる変形が、薄膜抵抗
R1の幅方向に現われ難くなつている。つまり、
内側角部1Aおよび外側角部1Bにおける幅方向へ
の寸法バラツキ△WA,△WBをそれぞれ小さく
抑えることができるようになつている。これによ
り、当該部分における抵抗値のバラツキが小さく
なり、そして、これによつて、各薄膜抵抗R1の
比精度が、エツチングの精度限界あるいはマスク
パターンの輪郭ぼけなどによる影響をさほど受け
ることなく、再現性良く高められるようになつて
いる。
By forming each of the corners 1A and 1B at an obtuse angle in this way, as shown in the partially enlarged view of Fig.
It is becoming harder to appear in the width direction of R1. In other words,
Dimensional variations ΔWA and ΔWB in the width direction at the inner corner portion 1A and the outer corner portion 1B can be kept small. As a result, the variation in resistance value in the relevant portion is reduced, and as a result, the relative accuracy of each thin film resistor R1 can be reproduced without being affected by etching accuracy limits or mask pattern outline blurring. I'm starting to be able to improve my sexuality.

第4図は、小回りの折り返し部分に形成される
薄膜抵抗R2の平面パターン形状を示す。
FIG. 4 shows the planar pattern shape of the thin film resistor R2 formed in the folded portion of the small turn.

同図に示すように、小回りの折り返し部分に形
成される薄膜抵抗R2は、非折り曲がり部分の抵
抗と同様に、折り曲がつた平面パターン形状を有
するとともに、その折り曲がり部の角部が鈍角に
形成されている。この小回りの折り返し部分にお
ける薄膜抵抗R2と非折り返し部分における薄膜
抵抗R1とは、2つの非折り返し部分の同側端に
並んだ抵抗R1,R1を互いに接続するために、そ
の折り曲がり方向が互いに異なつている。しか
し、その幅および長さは互いに同じに揃えられ、
これにより互いに同じ抵抗値をもつようになつて
いる。さらに、その小回りの折り返し部分におけ
る薄膜抵抗R2と非折り返し部分における薄膜抵
抗R1は、その折り曲がり方向が部分的に異なつ
ているが、その折り曲がり部a1〜a8の数および
角度は互いに同一に揃えられている。つまり、折
り曲がり部そのものの形状だけは同一化されてい
る。これにより、フオトエツチングの工程誤差、
例えばマスクの位置合わせなどに若干の誤差が生
じても、その誤差による抵抗値の変化は、非折り
返し部分の薄膜抵抗R1にも小回り折り返し部分
の抵抗R2にも、共に同じように現れる。従って、
その小回り折り返し部分の薄膜抵抗R2は、トリ
ミング修正を行わずとも、非折り返し部分の薄膜
抵抗R1に対して非常に高い相対精度あるいは比
精度をもつことができる。
As shown in the figure, the thin film resistor R2 formed in the folded part of the small turn has a bent planar pattern shape, similar to the resistance in the non-bent part, and the corners of the folded part are obtuse angles. is formed. The thin film resistor R2 in the folded part of this small turn and the thin film resistor R1 in the non-folded part have their bending directions different from each other in order to connect the resistors R1 and R1 lined up on the same side of the two non-folded parts to each other. It's on. However, their width and length are the same as each other,
This allows them to have the same resistance value. Furthermore, the bending directions of the thin film resistor R2 in the folded part of the small turn and the thin film resistor R1 in the non-folded part are partially different, but the number and angle of the folded parts a1 to a8 are the same. It is being In other words, only the shape of the bent portion itself is the same. As a result, process errors in photoetching,
For example, even if a slight error occurs in mask alignment, the change in resistance value due to the error will appear in the same way in both the thin film resistor R1 in the non-folded portion and the resistor R2 in the folded portion. Therefore,
The thin film resistor R2 in the folded part can have very high relative accuracy or ratio accuracy with respect to the thin film resistor R1 in the non-folded part without any trimming correction.

第1図は、大回りの折り返し部分に形成される
薄膜抵抗R3の平面パターン形状を示す。
FIG. 1 shows the planar pattern shape of the thin film resistor R3 formed in the folded portion of the large turn.

同図に示すように、大回りの折り返し部分に形
成される薄膜抵抗R3は、非折り返し部分の薄膜
抵抗R1における折り曲がり部aと同一形状の折
り曲がり部aを有するとともに、その折り曲がり
部aにおける部分抵抗値と、その折り曲がり部a
以外のところにおける部分抵抗値との和が、所定
の値となるような平面形状に形成されている。
As shown in the figure, the thin film resistor R3 formed in the large folded portion has a bent portion a having the same shape as the bent portion a in the non-folded portion of the thin film resistor R1, and Partial resistance value and its bent part a
The planar shape is formed such that the sum of the partial resistance values at other locations becomes a predetermined value.

この場合、折り返し部分の薄膜抵抗R3は、折
り返し部分の薄膜抵抗R1と同一の折り曲がり形
状を有する抵抗部分R31,R31と、2つの非折り
返し部分の同側端に並んだ抵抗R1,R1を互いに
接続するために形成された長方形状の抵抗部分
R32とによつて形成されている。
In this case, the thin film resistor R3 of the folded part is formed by connecting resistor parts R31, R31, which have the same bent shape as the thin film resistor R1 of the folded part, and resistors R1, R1 lined up at the same side ends of the two non-folded parts to each other. Rectangular resistor section formed for connection
It is formed by R32.

抵抗部分R31には、非折り返し部における薄膜
抵抗R1と同様に、折り曲がり部aと直線部b2と
が形成されている。その折り曲がり部aでの平面
形状は、非折り返し部分における薄膜抵抗R1の
折曲がり部aでのそれと同一である。それととも
に、抵抗R3における2つの抵抗部分R31,R31に
よつて構成される折り曲がり部aの全体の数は、
第1図から明らかなように、非折り返し部におけ
る薄膜抵抗R1における折り曲がり部aの数と等
しくされている。これにより2つの抵抗部分
R31,R31の複数の折曲がり部aでの加工上の寸
法誤差に基づいて生じる抵抗誤差の総計は、前述
の第2図、第3図、第4図の場合と同様に、非折
り返し部分における薄膜抵抗R1の複数の折曲が
り部aでの同様な抵抗誤差の総計と高い精度で対
応することとなる。
The resistance portion R31 has a bent portion a and a straight portion b2, similar to the thin film resistor R1 in the non-folded portion. The planar shape at the bent portion a is the same as that at the bent portion a of the thin film resistor R1 in the non-folded portion. At the same time, the total number of bent portions a formed by the two resistance portions R31 and R31 in the resistance R3 is:
As is clear from FIG. 1, the number of folded portions a is equal to the number of bent portions a in the thin film resistor R1 in the non-folded portion. This creates two resistor sections.
The total resistance error caused by the dimensional error during processing at the plurality of bent portions a of R31 and R31 is the same as in the case of the above-mentioned Figures 2, 3, and 4. This corresponds with high accuracy to the sum total of similar resistance errors at the plurality of bent portions a of the thin film resistor R1.

他方、抵抗部分R32は、その長さLが、前記比
較回路列(第6図)の端部を跨ぐのに必要な大き
さに決められている。これとともに、その抵抗値
△rが充分に小さくなるように、その幅が大きく
確保されている。
On the other hand, the length L of the resistor portion R32 is determined to be a size necessary to straddle the end of the comparison circuit array (FIG. 6). At the same time, a large width is ensured so that the resistance value Δr is sufficiently small.

ここで、抵抗部分R31の直線部b2の長さL2は、
非折り返し部分における薄膜抵抗R1の直線部b1
の長さL1よりも若干短く設定されている。その
差△Lは、抵抗部分R32の抵抗値△rと同じ抵抗
値(△r)を生じさせるのに相当する値に設定さ
れる。
Here, the length L2 of the straight part b2 of the resistance part R31 is
Straight line part b1 of thin film resistor R1 in non-folded part
The length is set slightly shorter than the length L1. The difference ΔL is set to a value equivalent to producing the same resistance value (Δr) as the resistance value Δr of the resistance portion R32.

すなわち、前述のように、2つの抵抗部分
R31,R31における折曲がり部aを、非折り返し
部分における薄膜抵抗R1の折曲がり部aと対応
させることとするので、抵抗R3には、非折り返
し部分の1つの薄膜抵抗R1における第1図のよ
うな4つの直線部b1に対応して、2つの抵抗部
分R31,R31における4つの直線部b2と、抵抗部
分R32との計5カ所の部分しか設定できないこと
となる。このことから、抵抗R3は、4つの直線
部b1での抵抗成分と等しい抵抗成分を、4つの
直線部b2と、抵抗部分R32とで形成する必要が生
ずる。そこで、上述のように抵抗部分R32の抵抗
値△rに応じて、4・L1と4・L2との差分、す
なわち差△L、を設定するものである。これによ
り、大回りの折り返し部分における薄膜抵抗R3
の抵抗値を非折り返し部分における薄膜抵抗R1
の抵抗値に等しくすることができる。そして、両
抵抗R1とR3とは、その平面形状および寸法が部
分的に異なるものの、その折り曲がり部aでの形
状が互いに同一であることにより、フオトエツチ
ングの工程誤差、例えばマスクの位置合わせなど
に若干の誤差が生じても、その誤差による抵抗値
の変化は、非折り返し部分の薄膜抵抗R1にも大
回り折り返し部分の抵抗R3にも、共に同じよう
に現れる。なお、抵抗部分R32は、大回り部に応
じて長い長さにされ、それに応じて幅広にされる
ので、その角部の寸法バラツキによる相対的寸法
バラツキは充分小さく、従って第1図のように、
その角部は直角のままにされている。従つて、そ
の大回り折り返し部分の薄膜抵抗R3は、トリミ
ング修正を行わずとも、非折り返し部分の薄膜抵
抗R1に対して非常に高い相対精度あるいは比精
度をもつことができる。
That is, as mentioned above, the two resistive parts
Since the bent part a in R31 and R31 is made to correspond to the bent part a of the thin film resistor R1 in the non-folded part, the resistor R3 has a shape similar to that shown in FIG. In correspondence to the four straight line portions b1, only five portions in total can be set, including the four straight line portions b2 in the two resistance portions R31 and R31, and the resistance portion R32. From this, it becomes necessary for the resistor R3 to form a resistance component equal to the resistance component in the four straight parts b1 with the four straight parts b2 and the resistance part R32. Therefore, as described above, the difference between 4.L1 and 4.L2, that is, the difference .DELTA.L, is set according to the resistance value .DELTA.r of the resistance portion R32. As a result, the thin film resistance R3 at the turning part of the large turn is
The resistance value of the thin film resistor R1 in the non-folded part is
can be made equal to the resistance value of Although the two resistors R1 and R3 have partially different planar shapes and dimensions, their shapes at the bent portion a are the same, so errors in the photo etching process, such as mask alignment, etc. Even if a slight error occurs in , the change in resistance value due to the error will appear in the same way in both the thin film resistor R1 in the non-folded portion and the resistor R3 in the large folded portion. Note that the resistance portion R32 is made longer and wider according to the large turning portion, so the relative dimensional variation due to the dimensional variation of the corner portion is sufficiently small, and therefore, as shown in Fig. 1,
Its corners are left square. Therefore, the thin film resistor R3 in the large folded portion can have very high relative accuracy or ratio accuracy with respect to the thin film resistor R1 in the non-folded portion without any trimming correction.

第8図は上記ラダー抵抗10をD/A変換器に
適用した例を示す。
FIG. 8 shows an example in which the ladder resistor 10 is applied to a D/A converter.

同図に示すD/A変換器は、デジタル入力Din
を択一的な選択信号X1〜Xnに変換するデコーダ
4と、この選択信号X1〜Xnによつて個々に開閉
制御されるアナログスイツチS1〜Snと、基準電
圧Vsを等分割してアナログスイツチの各一端に
与えるラダー抵抗10とを有する。そして、アナ
ログスイツチS1〜Snの各他端は共通接続され、
この共通接続点からデジタル入力Dinに対応する
アナログ電圧Voutが出力されるようになつてい
る。ここで、ラダー抵抗10を前述したように構
成することにより、変換特性の直線精度が非常に
高いD/A変換器を得ることができる。
The D/A converter shown in the figure has a digital input Din
a decoder 4 that converts the voltage into alternative selection signals X1 to Xn, analog switches S1 to Sn that are individually controlled to open and close by the selection signals X1 to Xn, and analog switches S1 to Sn that equally divide the reference voltage Vs. and a ladder resistor 10 applied to each end. The other ends of analog switches S1 to Sn are commonly connected,
An analog voltage Vout corresponding to the digital input Din is output from this common connection point. By configuring the ladder resistor 10 as described above, it is possible to obtain a D/A converter with extremely high linear accuracy of conversion characteristics.

以上のように、薄膜抵抗のパターン形状を変更
するだけの簡単な構成でもつて、折り返し形成さ
れたラダー抵抗の折り返し部分における薄膜抵抗
と非折り返し部分における薄膜抵抗の各抵抗値の
比精度を再現性良く高めることができるようにな
る。そして、これによつて、例えば高精度の並列
処理型A/D変換器あるいはD/A変換器を低コ
ストに構成することが可能になる。
As described above, even with a simple configuration that only changes the pattern shape of the thin film resistor, it is possible to reproduce the relative accuracy of each resistance value of the thin film resistor in the folded part and the thin film resistor in the non-folded part of the folded ladder resistor. You will be able to improve it well. This makes it possible to construct, for example, a highly accurate parallel processing type A/D converter or D/A converter at low cost.

〔効果〕〔effect〕

(1) 折り返し形成されたラダー抵抗にあつて、そ
の折り返し部分における薄膜抵抗と非折り返し
部分における薄膜抵抗を、それぞれの折り曲が
り部の平面形状だけ互いに同一となるように形
成することにより、薄膜抵抗のパターン形状を
変更するだけの簡単な構成でもつて、折り返し
形成されたラダー抵抗の折り返し部分における
薄膜抵抗と非折り返し部分における薄膜抵抗と
の間の比精度を再現性良く高めることができる
ようになる、という効果が得られる。
(1) In a folded ladder resistor, by forming the thin film resistor in the folded part and the thin film resistance in the non-folded part to be the same only in the planar shape of each folded part, the thin film resistor can be Even with a simple configuration that only requires changing the pattern shape, it is possible to improve the ratio accuracy between the thin film resistance in the folded part and the thin film resistance in the non-folded part of the folded ladder resistor with good reproducibility. This effect can be obtained.

以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、この発明は上記実施
例に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることはいうまでも
ない。例えば、上記薄膜抵抗の材質としては、ア
ルミニウム以外の金属あるいは半導体であつても
よい。
Although the invention made by the present inventor has been specifically explained based on Examples above, this invention is not limited to the above Examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say. For example, the material of the thin film resistor may be a metal other than aluminum or a semiconductor.

〔利用分野〕[Application field]

以上、本発明者によつてなされた発明をその背
景となつた利用分野である並列処理型A/D変換
器あるいはD/A変換器に適用した場合について
説明したが、それに限定されるものではなく、例
えば高精度の抵抗アツテネータなどにも適用でき
る。
Although the invention made by the present inventor is applied to the parallel processing type A/D converter or D/A converter, which is the background field of application, the present invention is not limited to this. It can also be applied to, for example, a high-precision resistor attenuator.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明によるラダー抵抗の大回りの
折り返し部分を示す平面図、第2図は非折り返し
部分における薄膜抵抗の形状を示す平面図、第3
図は第2図の一部を拡大して示す平面図、第4図
は小回りの折り返し部分を示す平面図、第5図は
第1図〜第4図に示したラダー抵抗を用いたA/
D変換器の構成例を示す回路図、第6図は第5図
のA/D変換器をそのレイアウト配置に従つて示
す回路図、第7図は第6図のA/D変換器の一部
を取り出して詳細に示す回路図、第8図はラダー
抵抗を用いたD/A変換器の構成例を示す回路
図、第9図は並列処理型A/D変換器の構成例を
示す回路図である。 1……抵抗体、10……ラダー抵抗、R1……
非折り返し部分の薄膜抵抗、R2……小回りの折
り返し部分の薄膜抵抗、R3……大回りの折り返
し部分の抵抗、a……折り曲がり部、b,b1,
b2……直線部。
FIG. 1 is a plan view showing the large folded portion of the ladder resistor according to the present invention, FIG. 2 is a plan view showing the shape of the thin film resistor in the non-folded portion, and FIG.
The figure is a plan view showing an enlarged part of Fig. 2, Fig. 4 is a plan view showing the turning part of the small turn, and Fig. 5 is an A/
A circuit diagram showing an example of the configuration of a D converter, FIG. 6 is a circuit diagram showing the A/D converter in FIG. 5 according to its layout, and FIG. 7 is a circuit diagram showing an example of the A/D converter in FIG. 8 is a circuit diagram showing an example of the configuration of a D/A converter using ladder resistors, and FIG. 9 is a circuit diagram showing an example of the configuration of a parallel processing type A/D converter. It is a diagram. 1...Resistor, 10...Ladder resistance, R1...
Thin film resistance of the non-folding part, R2...Thin film resistance of the small turning part, R3...Resistance of the large turning part, a...Bending part, b, b1,
b2……straight line part.

Claims (1)

【特許請求の範囲】 1 互いに同一抵抗値の複数の薄膜抵抗を直列に
連設してなるラダー抵抗を備えてなる電子装置で
あつて、 上記ラダー抵抗は、ジグサグ状の第1平面形状
に屈曲形成された複数の薄膜抵抗の直列接続から
成る非折り返し部分と、上記非折り返し部分の途
中に設けられた第2平面形状の薄膜抵抗による折
り返し部分とから構成されてなり、 上記非折り返し部分の各薄膜抵抗は、折り曲が
り部と第1直線部とが交互に連接するジグザグ状
の平面形状にされてなり、 上記折り返し部分の薄膜抵抗は、上記非折り返
し部分の薄膜抵抗における折り曲がり部と同一形
状の折り曲がり部と、上記第1直線部と同じ幅に
されるとともに比較的短い長さとされかつ上記折
り曲がり部と交互に連接される第2直線部と、比
較的長い長さ及び広い幅の折り返し用の第3直線
部とを有するとともに、その折り曲がり部の数が
上記非折り返し部分の薄膜抵抗における折り曲が
り部の数と同一にされてなり、上記第2、第3直
線部の部分抵抗の和が上記第1直線部の部分抵抗
の和と等しくなるように上記第2直線部の長さ及
び上記第3直線部の長さと幅が設定されてなるこ
とを特徴とする電子装置。
[Scope of Claims] 1. An electronic device comprising a ladder resistor formed by serially connecting a plurality of thin film resistors having the same resistance value, wherein the ladder resistor is bent into a zig-sag first planar shape. It consists of a non-folded part consisting of a series connection of a plurality of formed thin film resistors, and a folded part made of a second planar thin film resistor provided in the middle of the non-folded part, and each of the non-folded parts The thin film resistor has a zigzag planar shape in which bent portions and first straight portions are alternately connected, and the thin film resistor in the folded portion has the same shape as the bent portion in the thin film resistor in the non-folded portion. a bent portion, a second straight portion having the same width as the first straight portion and a relatively short length and alternately connected to the bent portion, and a second straight portion having a relatively long length and wide width. and a third linear part for folding, and the number of folded parts thereof is the same as the number of folded parts in the thin film resistor of the non-folded part, and the partial resistance of the second and third linear parts An electronic device characterized in that the length of the second linear section and the length and width of the third linear section are set such that the sum of the partial resistances of the first linear section is equal to the sum of the partial resistances of the first linear section.
JP60128208A 1985-03-25 1985-06-14 Electronic apparatus Granted JPS61287201A (en)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP60128208A JPS61287201A (en) 1985-06-14 1985-06-14 Electronic apparatus
KR1019860000067A KR930001724B1 (en) 1985-03-25 1986-01-09 Resistor and electronic device
DE8686104021T DE3682415D1 (en) 1985-03-25 1986-03-24 RESISTANCE AND ELECTRONIC ARRANGEMENT WITH THE SAME.
EP86104021A EP0196050B1 (en) 1985-03-25 1986-03-24 Resistor and electron device employing the same
US06/843,666 US4804940A (en) 1985-03-25 1986-03-25 Resistor and electron device employing the same
HK1410/93A HK141093A (en) 1985-03-25 1993-12-23 Resistor and electron device employing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60128208A JPS61287201A (en) 1985-06-14 1985-06-14 Electronic apparatus

Publications (2)

Publication Number Publication Date
JPS61287201A JPS61287201A (en) 1986-12-17
JPH0587961B2 true JPH0587961B2 (en) 1993-12-20

Family

ID=14979154

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60128208A Granted JPS61287201A (en) 1985-03-25 1985-06-14 Electronic apparatus

Country Status (1)

Country Link
JP (1) JPS61287201A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0787372B2 (en) * 1988-03-28 1995-09-20 松下電器産業株式会社 Analog-digital conversion circuit

Also Published As

Publication number Publication date
JPS61287201A (en) 1986-12-17

Similar Documents

Publication Publication Date Title
US6720898B1 (en) Current source array for high speed, high resolution current steering DACs
US4999633A (en) Self-calibrating A/D and D/A converter
JPS6225295B2 (en)
EP0196050B1 (en) Resistor and electron device employing the same
JP3843942B2 (en) D / A converter and A / D converter
JP3575026B2 (en) Ladder type resistance circuit, digital-analog converter and semiconductor device using the same
JPH05206861A (en) Resistance string circuit
JP2944442B2 (en) Digital-to-analog converter
JPH0587961B2 (en)
JPS58198922A (en) D/a converting circuit using semiconductor integrated circuit
JP2641641B2 (en) DA converter
JPS61288521A (en) Electronic device
JPH11103020A (en) Precise capacitor ladder using differential capacitors in perimetrical couples
JP3031582B2 (en) Semiconductor integrated circuit
JPH0562824B2 (en)
JP3152301B2 (en) Digital variable capacitance circuit
US6961014B2 (en) D/A converter
JP4103849B2 (en) D / A converter
JP2864877B2 (en) D / A converter
JP2604374B2 (en) Analog-to-digital converter
JP2991117B2 (en) D / A converter
JP2737927B2 (en) Resistive voltage dividing digital-analog converter
JP2502985B2 (en) Digital-analog conversion circuit
JPH0530072B2 (en)
JP2823743B2 (en) Semiconductor integrated device