JPH0586867B2 - - Google Patents
Info
- Publication number
- JPH0586867B2 JPH0586867B2 JP59220547A JP22054784A JPH0586867B2 JP H0586867 B2 JPH0586867 B2 JP H0586867B2 JP 59220547 A JP59220547 A JP 59220547A JP 22054784 A JP22054784 A JP 22054784A JP H0586867 B2 JPH0586867 B2 JP H0586867B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- transparent electrode
- pixels
- film
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 28
- 238000000034 method Methods 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000005530 etching Methods 0.000 claims description 12
- 238000003384 imaging method Methods 0.000 claims description 12
- 238000002161 passivation Methods 0.000 claims description 6
- 238000000926 separation method Methods 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 2
- 238000000638 solvent extraction Methods 0.000 claims description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 3
- 239000005360 phosphosilicate glass Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000003949 trap density measurement Methods 0.000 description 2
- -1 Al-Si Chemical class 0.000 description 1
- 229910018125 Al-Si Inorganic materials 0.000 description 1
- 229910018520 Al—Si Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229910018594 Si-Cu Inorganic materials 0.000 description 1
- 229910008465 Si—Cu Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 150000003624 transition metals Chemical class 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14665—Imagers using a photoconductor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/02—Details
- H01L31/0224—Electrodes
- H01L31/022466—Electrodes made of transparent conductive layers, e.g. TCO, ITO layers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、半導体基板上に走査回路および光導
電膜を積層化した固体撮像素子の製造方法に関す
るものである。
電膜を積層化した固体撮像素子の製造方法に関す
るものである。
従来技術と問題点
この種の積層型の固体撮像素子においては、光
感度を高めるために、非晶質シリコンによる光導
電膜をMOS型、CCD型あるいはBBD型の走査回
路基板上に積層させている。この場合、積層され
る非晶質シリコンのうち、走査回路基板上の電極
端やコンタクトホール部などの段差部にボイドや
クラツクなどの欠陥が発生しやすい。これら欠陥
が光導電層の画素間分離後に残つていると、その
欠陥部分が選択的に、はやくエツチングされた
り、残存欠陥部分にリーク電流が流れて特性を著
しく劣化させる原因となる。
感度を高めるために、非晶質シリコンによる光導
電膜をMOS型、CCD型あるいはBBD型の走査回
路基板上に積層させている。この場合、積層され
る非晶質シリコンのうち、走査回路基板上の電極
端やコンタクトホール部などの段差部にボイドや
クラツクなどの欠陥が発生しやすい。これら欠陥
が光導電層の画素間分離後に残つていると、その
欠陥部分が選択的に、はやくエツチングされた
り、残存欠陥部分にリーク電流が流れて特性を著
しく劣化させる原因となる。
さらにまた、非晶質シリコンを利用した固体撮
像素子においては、平面方向の抵抗が他の材料に
比べて若干低いため、解像度が大きく劣化し、混
色も大きい。この欠点を除去すべく非晶質シリコ
ン膜を高抵抗化した場合、キヤリア移動度が低下
したり、トラツプ密度の増加に伴なう残像の増加
などの欠点があつた。
像素子においては、平面方向の抵抗が他の材料に
比べて若干低いため、解像度が大きく劣化し、混
色も大きい。この欠点を除去すべく非晶質シリコ
ン膜を高抵抗化した場合、キヤリア移動度が低下
したり、トラツプ密度の増加に伴なう残像の増加
などの欠点があつた。
発明の目的
そこで、本発明の目的は、上述した解像度の劣
化や混色の発生という欠点を除去するために、非
晶質シリコン膜を画素毎に分離させると共に、そ
の際にクラツクやボイドなどの欠陥が発生しない
ように適切に処理工程を進め、しかも工程の簡略
化を図つた固体撮像素子の製造方法を提供するこ
とにある。
化や混色の発生という欠点を除去するために、非
晶質シリコン膜を画素毎に分離させると共に、そ
の際にクラツクやボイドなどの欠陥が発生しない
ように適切に処理工程を進め、しかも工程の簡略
化を図つた固体撮像素子の製造方法を提供するこ
とにある。
発明の構成
かかる目的を達成するために、本発明では、複
数の画素の走査回路を設けた半導体基板上に光導
電膜および透明電極層をこの順序で配置し、前記
半導体基板上の複数の電極と前記透明電極層とに
より前記複数の画素を区画するようにした固体撮
像素子を製造するにあたり、前記半導体基板上を
覆つて前記複数の電極を構成するための電極層を
形成する工程と、前記電極層の上を覆つて前記光
導電膜を形成する工程と、前記光導電膜の上を覆
つて第１透明電極層を形成する工程と、前記第１
透明電極層上に、前記複数の画素に対応するレジ
ストパターンを形成する工程と、前記第１透明電
極層および前記光導電膜を前記レジストパターン
によつてエツチング処理して、これら第１透明電
極層および光導電膜の画素間を空間的に分離する
工程と、当該画素間の分離された第１透明電極層
および光導電膜の配置されている前記電極層を前
記レジストパターンによつてエツチング処理し、
当該電極層を画素間で分離する工程とを具えたこ
とを特徴する。
数の画素の走査回路を設けた半導体基板上に光導
電膜および透明電極層をこの順序で配置し、前記
半導体基板上の複数の電極と前記透明電極層とに
より前記複数の画素を区画するようにした固体撮
像素子を製造するにあたり、前記半導体基板上を
覆つて前記複数の電極を構成するための電極層を
形成する工程と、前記電極層の上を覆つて前記光
導電膜を形成する工程と、前記光導電膜の上を覆
つて第１透明電極層を形成する工程と、前記第１
透明電極層上に、前記複数の画素に対応するレジ
ストパターンを形成する工程と、前記第１透明電
極層および前記光導電膜を前記レジストパターン
によつてエツチング処理して、これら第１透明電
極層および光導電膜の画素間を空間的に分離する
工程と、当該画素間の分離された第１透明電極層
および光導電膜の配置されている前記電極層を前
記レジストパターンによつてエツチング処理し、
当該電極層を画素間で分離する工程とを具えたこ
とを特徴する。
本発明の第２の形態では、複数の画素の走査回
路を設けた半導体基板上に光導電膜および透明電
極層をこの順序で配置し、半導体基板上の複数の
電極と透明電極層とにより複数の画素を区画する
ようにした固体撮像素子を製造するにあたり、半
導体基板上を覆つて複数の電極を構成するための
電極層を形成する工程と、電極層の上を覆つて光
導電膜を形成する工程と、光導電膜の上を覆つて
第１透明電極層を形成する工程と、第１透明電極
層上に、複数の画素に対応するレジストパターン
を形成する工程と、第１透明電極層および光導電
膜をレジストパターンによつてエツチング処理し
て、これら第１透明電極層および光導電膜の画素
間を空間的に分離する工程と、画素間の分離され
た第１透明電極層および光導電膜の配置されてい
る電極層をレジストパターンによつてエツチング
処理し、電極層を画素間で分離する工程と、その
分離された画素間の部分をパツジベーシヨン膜に
より覆う工程と、第１透明電極層およびパツシベ
ーシヨン膜を覆つて第２透明電極層を被着する工
程と、第２透明電極層のうち画素間の分離部分に
対応する部分に光シールド層を配置する工程とを
具えたことを特徴とする。
路を設けた半導体基板上に光導電膜および透明電
極層をこの順序で配置し、半導体基板上の複数の
電極と透明電極層とにより複数の画素を区画する
ようにした固体撮像素子を製造するにあたり、半
導体基板上を覆つて複数の電極を構成するための
電極層を形成する工程と、電極層の上を覆つて光
導電膜を形成する工程と、光導電膜の上を覆つて
第１透明電極層を形成する工程と、第１透明電極
層上に、複数の画素に対応するレジストパターン
を形成する工程と、第１透明電極層および光導電
膜をレジストパターンによつてエツチング処理し
て、これら第１透明電極層および光導電膜の画素
間を空間的に分離する工程と、画素間の分離され
た第１透明電極層および光導電膜の配置されてい
る電極層をレジストパターンによつてエツチング
処理し、電極層を画素間で分離する工程と、その
分離された画素間の部分をパツジベーシヨン膜に
より覆う工程と、第１透明電極層およびパツシベ
ーシヨン膜を覆つて第２透明電極層を被着する工
程と、第２透明電極層のうち画素間の分離部分に
対応する部分に光シールド層を配置する工程とを
具えたことを特徴とする。
発明の実施例
以下に、図面を参照して、本発明を詳細に説明
する。
する。
第１図Ａ〜Ｄは本発明固体撮像素子の製造方法
の順次の工程の一例を示し、ここで、１００は走
査回路基板、２００は光導電膜部分を示す。走査
回路基板１００公知のいかなる形態であつてもよ
く、例えば、MOS型素子、CCDあるいはBBDで
構成できる。以下では、その一例として、MOS
型素子により走査回路基板１００を構成して示
す。
の順次の工程の一例を示し、ここで、１００は走
査回路基板、２００は光導電膜部分を示す。走査
回路基板１００公知のいかなる形態であつてもよ
く、例えば、MOS型素子、CCDあるいはBBDで
構成できる。以下では、その一例として、MOS
型素子により走査回路基板１００を構成して示
す。
すなわち、走査回路基板１００は、ソース１、
ドレイン２およびゲート３から成るMOS電界効
果トランジスタを有し、各MOS電界効果トラン
ジスタ間を、SiO2絶縁層４で分離する。ゲート
３はPSG（リンシリケートガラス）あるいはSiO2
による絶縁層５に埋め込まれている。６はソース
１に接続された電極であり、この電極６をPSG，
SiO2，Si3N4あるいはポリイミド等の有機物によ
る絶縁層７により覆つて、その上に、ソース１に
接続され、後述する工程を経てから１画素を区画
する電極層８を一様に配置する。電極層８として
はAl−Si，Al−Si−CuまたはMoなどの遷移金属
を用いることができる。
ドレイン２およびゲート３から成るMOS電界効
果トランジスタを有し、各MOS電界効果トラン
ジスタ間を、SiO2絶縁層４で分離する。ゲート
３はPSG（リンシリケートガラス）あるいはSiO2
による絶縁層５に埋め込まれている。６はソース
１に接続された電極であり、この電極６をPSG，
SiO2，Si3N4あるいはポリイミド等の有機物によ
る絶縁層７により覆つて、その上に、ソース１に
接続され、後述する工程を経てから１画素を区画
する電極層８を一様に配置する。電極層８として
はAl−Si，Al−Si−CuまたはMoなどの遷移金属
を用いることができる。
光導電膜部分２００は、電極層８を下地電極と
して、その上に形成される。下地電極８の上にま
ずノンドープのままのｎ形非晶質シリコン膜また
はボロンを添加した高抵抗のｉ形の非晶質シリコ
ン膜９を配置し、このｎ形（ｉ形）非晶質シリコ
ン膜９の上に不純物添加によるp+形非晶質シリ
コン膜１０を配置し、さらこのp+形非晶質シリ
コン膜１０の上にITOなどの第１透明電極層１１
を配置する。
して、その上に形成される。下地電極８の上にま
ずノンドープのままのｎ形非晶質シリコン膜また
はボロンを添加した高抵抗のｉ形の非晶質シリコ
ン膜９を配置し、このｎ形（ｉ形）非晶質シリコ
ン膜９の上に不純物添加によるp+形非晶質シリ
コン膜１０を配置し、さらこのp+形非晶質シリ
コン膜１０の上にITOなどの第１透明電極層１１
を配置する。
ついで、第１図Ａに示すように、透明電極層１
１上に画素領域に対応してレジストパターン１２
を形成してからエツチングを行い、第１図Ｂに示
すように、まず光導電膜部分２００に対して画素
間の分離を行う。ついで、同じレジストパターン
を用いて、下地電極８に対するエツチングを行つ
て第１図Ｃに示すように、溝１３を形成して、下
地電極８の画素間の分離を行う。このように、本
発明では、光導電膜部分２００の画素分離と、下
地電極８の画素分離とを同一のエツチングマスク
を用いて行うので、レジストパターンを２回形成
して除去する工程を１回に減らすことができ、以
て工程の簡略化を図ることができると共に、セル
フアライメントによつてパターンの合わせずれが
ない利点も生じる。
１上に画素領域に対応してレジストパターン１２
を形成してからエツチングを行い、第１図Ｂに示
すように、まず光導電膜部分２００に対して画素
間の分離を行う。ついで、同じレジストパターン
を用いて、下地電極８に対するエツチングを行つ
て第１図Ｃに示すように、溝１３を形成して、下
地電極８の画素間の分離を行う。このように、本
発明では、光導電膜部分２００の画素分離と、下
地電極８の画素分離とを同一のエツチングマスク
を用いて行うので、レジストパターンを２回形成
して除去する工程を１回に減らすことができ、以
て工程の簡略化を図ることができると共に、セル
フアライメントによつてパターンの合わせずれが
ない利点も生じる。
ついで、第１図Ｄに示すように、溝１３に、溝
分離のパツシベーシヨン膜１４としてSi3N4，
SiO2などの無機物やポリイミドなどの有機物を
プラズマCVD法などによつて付着させる。さら
に、透明電極層１１およびこのパツシベーシヨン
膜１４を覆つて全面に第２の透明電極層１５を付
着し、その透明電極層１５のうち、画素間分離領
域には金属による光シールド層１６を被着する。
分離のパツシベーシヨン膜１４としてSi3N4，
SiO2などの無機物やポリイミドなどの有機物を
プラズマCVD法などによつて付着させる。さら
に、透明電極層１１およびこのパツシベーシヨン
膜１４を覆つて全面に第２の透明電極層１５を付
着し、その透明電極層１５のうち、画素間分離領
域には金属による光シールド層１６を被着する。
このようにして形成した固体撮像素子の表面は
第２図に示すようになる。
第２図に示すようになる。
なお、上例では、光導電膜部分２００は、表面
側から透明電極層１５および１１とp+形非晶質
シリコン膜１０と、ｎ形（ｉ形）非晶質シリコン
膜９とが配置された構造としたが、光導電膜部分
はこれに限らず、たとえば下地電極８とｎ形（ｉ
形）非晶質シリコン膜９との間にP-形非晶質シ
リコン膜を配置した構造としてもよい。
側から透明電極層１５および１１とp+形非晶質
シリコン膜１０と、ｎ形（ｉ形）非晶質シリコン
膜９とが配置された構造としたが、光導電膜部分
はこれに限らず、たとえば下地電極８とｎ形（ｉ
形）非晶質シリコン膜９との間にP-形非晶質シ
リコン膜を配置した構造としてもよい。
発明の効果
以上から明らかなように、本発明によれば、画
素間が完全に分離されているので、解像度の劣化
および混色の発生を完全に防止でき、しかもかか
る分離は、まず非晶質シリコン膜を一様な下地電
極上に付着してから行うので、従来のように下地
電極の端にステツプ部分が形成されている場合に
発生するボイドやクラツクなどの欠陥を防止でき
る。しかもまた、非晶質シリコン膜の分離および
下地電極の分離を同一のレジストマスクを用いて
セルフアライメントの状態で行うことができるの
で、マスクの合わせずれがなく、かつ工程の簡略
化を図ることができる。
素間が完全に分離されているので、解像度の劣化
および混色の発生を完全に防止でき、しかもかか
る分離は、まず非晶質シリコン膜を一様な下地電
極上に付着してから行うので、従来のように下地
電極の端にステツプ部分が形成されている場合に
発生するボイドやクラツクなどの欠陥を防止でき
る。しかもまた、非晶質シリコン膜の分離および
下地電極の分離を同一のレジストマスクを用いて
セルフアライメントの状態で行うことができるの
で、マスクの合わせずれがなく、かつ工程の簡略
化を図ることができる。
さらに加えて、本発明により形成された固体撮
像素子は、平面方向の抵抗が低くても移動度が大
きく、かつトラツプ密度の小さい膜組成を利用で
きるので、短波長分光感度が劣化せず、かつ、残
像の少ない特性を得ることができる。さらにま
た、光シールド層を金属層で形成するので、透明
電極層の段差切れなどがなく、その信頼度を高め
るのに寄与する。
像素子は、平面方向の抵抗が低くても移動度が大
きく、かつトラツプ密度の小さい膜組成を利用で
きるので、短波長分光感度が劣化せず、かつ、残
像の少ない特性を得ることができる。さらにま
た、光シールド層を金属層で形成するので、透明
電極層の段差切れなどがなく、その信頼度を高め
るのに寄与する。
第１図Ａ〜Ｄは本発明における一連の製造工程
を示す断面図、第２図は本発明により形成された
固体撮像素子の表面を示す平面図である。 １……ソース、２……ドレイン、３……ゲー
ト、４……絶縁層、５……絶縁層、６……電極、
７……絶縁層、８……下地電極、９……ｎ（ｉ）
形非晶質シリコン膜、１０……p+形非晶質シリ
コン膜、１１……第１透明電極層、１２……レジ
シストパターン、１３……分離溝、１４……パツ
シベーシヨン膜、１５……第２透明電極層、１６
……光シールド層。
を示す断面図、第２図は本発明により形成された
固体撮像素子の表面を示す平面図である。 １……ソース、２……ドレイン、３……ゲー
ト、４……絶縁層、５……絶縁層、６……電極、
７……絶縁層、８……下地電極、９……ｎ（ｉ）
形非晶質シリコン膜、１０……p+形非晶質シリ
コン膜、１１……第１透明電極層、１２……レジ
シストパターン、１３……分離溝、１４……パツ
シベーシヨン膜、１５……第２透明電極層、１６
……光シールド層。
Claims (1)
- 【特許請求の範囲】 １ 複数の画素の走査回路を設けた半導体基板上
に光導電膜および透明電極層をこの順序で配置
し、前記半導体基板上の複数の電極と前記透明電
極層とにより前記複数の画素を区画するようにし
た固体撮像素子を製造するにあたり、 前記半導体基板上を覆つて前記複数の電極を構
成するための電極層を形成する工程と、 前記電極層の上を覆つて前記光導電膜を形成す
る工程と、 前記光導電膜の上を覆つて第１透明電極層を形
成する工程と、 前記第１透明電極層上に、前記複数の画素に対
応するレジストパターンを形成する工程と、 前記第１透明電極層および前記光導電膜を前記
レジストパターンによつてエツチング処理して、
これら第１透明電極層および光導電膜の画素間を
空間的に分離する工程と、 当該画素間の分離された第１透明電極層および
光導電膜の配置されている前記電極層を前記レジ
ストパターンによつてエツチング処理し、当該電
極層を画素間で分離する工程とを具えたことを特
徴とする固体撮像素子の構造方法。 ２ 特許請求の範囲第１項に記載の固体撮像素子
の製造方法において、前記光導電膜は、光の入射
表面側から深さ方向に、p+形非晶質シリコン膜
およびｎ形またはｉ形非晶質シリコン膜を配置し
てなることを特徴とする固体撮像素子の製造方
法。 ３ 特許請求の範囲第１項に記載の固体撮像素子
の製造方法において、前記光導電膜は、光の入射
表面側から深さ方向に、p+形非晶質シリコン膜、
ｎ形またはｉ形非晶質シリコン膜およびp-形非
晶質シリコン膜を配置してなることを特徴とする
固体撮像素子の製造方法。 ４ 複数の画素の走査回路を設けた半導体基板上
に光導電膜および透明電極層をこの順序で配置
し、前記半導体基板上の複数の電極と前記透明電
極層とにより前記複数の画素を区画するようにし
た固体撮像素子を製造するにあたり、 前記半導体基板上を覆つて前記複数の電極を構
成するための電極層を形成する工程と、 前記電極層の上を覆つて前記光導電膜を形成す
る工程と、 前記光導電膜の上を覆つて第１透明電極層を形
成する工程と、 前記第１透明電極層上に、前記複数の画素に対
応するレジスタパターンを形成する工程と、 前記第１透明電極層および前記光導電膜を前記
レジストパターンによつてエツチング処理して、
これら第１透明電極層および光導電膜の画素間を
空間的に分離する工程と、 当該画素間の分離された第１透明電極層および
光導電膜の配置されている前記電極層を前記レジ
ストパターンによつてエツチング処理し、当該電
極層を画素間で分離する工程と、 その分離された画素間の部分をパツシベーシヨ
ン膜により覆う工程と、 前記第１透明電極層および前記パツシベーシヨ
ン膜を覆つて第２透明電極層を被着する工程と、 該第２透明電極層のうち前記画素間の分離部分
に対応する部分に光シールド層を配置する工程と
を具えたことを特徴とする固体撮像素子の製造方
法。 ５ 特許請求の範囲第４項に記載の固体撮像素子
の製造方法において、前記光導電膜は、光の入射
表面側から深さ方向に、p+形非晶質シリコン膜
およびｎ形またはｉ形非晶質シリコン膜を配置し
てなることを特徴とする固体撮像素子の製造方
法。 ６ 特許請求の範囲第４項に記載の固体撮像素子
の製造方法において、前記光導電膜は、光の入射
表面側から深さ方向に、p+形非晶質シリコン膜、
ｎ形またはｉ形非晶質シリコン膜およびp-形非
晶質シリコン膜を配置してなることを特徴とする
固体撮像素子の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220547A JPS6199370A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子の製造方法 |
| US06/790,015 US4694317A (en) | 1984-10-22 | 1985-10-22 | Solid state imaging device and process for fabricating the same |
| US07/077,157 US4735908A (en) | 1984-10-22 | 1987-07-24 | Process for fabricating solid-state imaging device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59220547A JPS6199370A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6199370A JPS6199370A (ja) | 1986-05-17 |
| JPH0586867B2 true JPH0586867B2 (ja) | 1993-12-14 |
Family
ID=16752699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59220547A Granted JPS6199370A (ja) | 1984-10-22 | 1984-10-22 | 固体撮像素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6199370A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3796258B2 (ja) * | 2004-11-10 | 2006-07-12 | 株式会社トキワ | 液状充填物押出容器 |
-
1984
- 1984-10-22 JP JP59220547A patent/JPS6199370A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6199370A (ja) | 1986-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4735908A (en) | Process for fabricating solid-state imaging device | |
| US6359291B1 (en) | Corrosion resistant imager | |
| JP5366400B2 (ja) | 連続した膜を使用する集積されたｍｉｓ光電性デバイス | |
| US7402468B2 (en) | Flat panel display and method of fabricating the same | |
| US5614731A (en) | Thin-film transistor element having a structure promoting reduction of light-induced leakage current | |
| US4796072A (en) | Solid-state imaging device with potential barriers between pixels | |
| JP4600964B2 (ja) | ゲーテッドフォトダイオードを有する固体イメージャ及びその製造方法 | |
| US6465286B2 (en) | Method of fabricating an imager array | |
| US4716447A (en) | Interrupting charge integration in semiconductor imagers exposed to radiant energy | |
| JPH0586867B2 (ja) | ||
| EP0890190B1 (en) | Corrosion resistant imager | |
| JPH069242B2 (ja) | 固体撮像素子およびその製造方法 | |
| JPS6199369A (ja) | 固体撮像素子 | |
| WO1998032173A9 (en) | Corrosion resistant imager | |
| JPS6199371A (ja) | 固体撮像素子の製造方法 | |
| JPS59172764A (ja) | 固体撮像装置 | |
| KR840001604B1 (ko) | 고체촬상소자의 제조방법 | |
| JP3394878B2 (ja) | 固体撮像装置の製造方法 | |
| JP3743132B2 (ja) | 固体撮像素子の製造方法 | |
| JPS61133658A (ja) | 固体撮像素子およびその製造方法 | |
| JPS61136262A (ja) | 固体撮像素子およびその製造方法 | |
| KR0151185B1 (ko) | 전하전송장치 및 그 제조방법 | |
| JPS63208269A (ja) | 固体撮像装置 | |
| JPH01204465A (ja) | 積層型固体撮像素子 | |
| JPS62264656A (ja) | 固体撮像装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |