JPH0586666B2 - - Google Patents

Info

Publication number
JPH0586666B2
JPH0586666B2 JP58500094A JP50009482A JPH0586666B2 JP H0586666 B2 JPH0586666 B2 JP H0586666B2 JP 58500094 A JP58500094 A JP 58500094A JP 50009482 A JP50009482 A JP 50009482A JP H0586666 B2 JPH0586666 B2 JP H0586666B2
Authority
JP
Japan
Prior art keywords
layer
platinum
silicon
substrate
fuse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58500094A
Other languages
English (en)
Other versions
JPS59501139A (ja
Inventor
Ronarudo Eru Shuratsupu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority claimed from PCT/US1982/001576 external-priority patent/WO1983001866A1/en
Publication of JPS59501139A publication Critical patent/JPS59501139A/ja
Publication of JPH0586666B2 publication Critical patent/JPH0586666B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Description

請求の範囲 1 半導体基板の表面に形成される集積回路にお
ける、融合されたヒユーズおよびシヨツトキーダ
イオード装置であつて、 軽くドープされた基板表面上に設けられる、第
1の開口を有する絶縁層と、 前記絶縁層上および前記第1の開口内周部に設
けられるシリコン層とを備え、 前記シリコン層は前記集積回路の相互接続ライ
ンとして形作られかつ狭い領域を有する第1の部
分と、前記第1の開口内周部で前記基板とコンタ
クトし、かつ前記第1の開口より狭い第2の開口
を有する第2の部分とを有し、 前記シリコン層の第1および第2の部分上に設
けられる第1および第2の珪化白金層をさらに備
え、 第1の珪化白金層は前記シリコン層の第1の部
分と同一形状を有しており、予め選択された電圧
よりも大きな電圧の印加によつてオープンするよ
うな断面寸法を有する狭い領域を有し、 第2の珪化白金層は前記シリコン層の第2の部
分を介して前記基板とコンタクトし、それによつ
て、第1のシヨツトキーダイオードを形成し、 前記第2の珪化白金層は、また前記第2の開口
を通じて前記基板とコンタクトし、それによつて
第2のシヨツトキーダイオードが形成される、融
合されたヒユーズおよびシヨツトキーダイオード
装置。
2 前記第2の部分のシリコン層は単結晶材料を
含む、請求の範囲第1項記載の装置。
3 集積回路において融合されたヒユーズおよび
シヨツトキーダイオード装置を製造する方法であ
つて、 軽くドープされた半導体基板上に第1の開口を
有する絶縁層を形成するステツプと、 前記絶縁層および前記第1開口上にシリコン層
を付着するステツプと、 前記シリコン層を、マスキングおよびエツチン
グによつて、狭窄された第1の部分と前記第1の
開口を通じて前記基板とコンタクトする第2の部
分とを有する前記集積回路の相互接続ラインに形
成するステツプと、 前記第2の部分において前記シリコン層に前記
第1の開口より狭い第2の開口を設けるステツプ
と、 前記第2の開口および前記シリコン層上に白金
の層を付着するステツプと、 前記シリコン層とともに前記白金層を焼結し
て、珪化白金層を形成するステツプを備え、前記
白金層の厚さは前記シリコン層の厚さに関連し
て、前記シリコン層が焼結後に残るように決定さ
れる、融合されたヒユーズおよびシヨツトキーダ
イオード装置の製造方法。
4 前記シリコン層はポリシリコン層を含む、請
求の範囲第3項記載の方法。
5 集積回路において融合されたヒユーズおよび
シヨツトキーダイオード装置を製造する方法であ
つて、 軽くドープされた半導体基板上に開口を有する
絶縁層を形成するステツプと、 前記絶縁層および前記開口上にシリコン層を付
着するステツプと、 前記シリコン層を、マスキングおよびエツチン
グによつて、狭窄された第1の部分と前記開口を
通じて前記基板とコンタクトする第2の部分とを
有する前記集積回路の相互接続ラインに形作るス
テツプと、 レーザによつて前記シリコン層を加熱するステ
ツプとを含み、それによつて前記シリコン層の少
なくとも前記第2の部分は単結晶物質に再結晶さ
れ、 前記形作られたシリコン層上に白金の層を付着
するステツプと、 前記シリコン層とともに前記白金層を焼結し
て、前記シリコン層と実質的に同一の形状を有す
る珪化白金層を形成するステツプを備え、前記白
金層の厚さは前記シリコン層の厚さに関連して、
前記シリコン層が焼結後に残るように決定される
融合されたヒユーズおよびシヨツトキーダイオー
ド装置の製造方法。
発明の背景 1 発明の分野 この発明は集積回路に関し、より特定的には集
積回路のプログラミングに有用なヒユーズに関す
る。
先行技術 プログラマブルリードオンリメモリ(PROM)
において、種々の材料がヒユーズとして用いら
れ、それらは溶かされまたは「とばされ」て、集
積回路装置をプログラムする。そのような材料
は、ニツケル・クロム合金(ニクロム)、ポリシ
リコン、および溶解しにくい金属の珪化物を含
む。また装置の回路の一部として、或るPROM
は、集積回路が形成されている半導体基板に対す
るメタルコンタクトによつて形成されるシヨツト
キダイオードを典型的に有する。珪化白金ヒユー
ズおよびシヨツトキダイオード装置を開示する2
つの特許がウイリアム・エル・プライス
(William L.Price)に対して発行され、本願の
譲受人に譲渡された。その第1の特許は、1977年
8月16日に発行された「集積回路装置のための珪
化白金ヒユーズリンク」という名称の米国特許第
4042950号であり、その第2の特許は、1979年1
月23日に発行された「集積回路装置のための珪化
白金ヒユーズリンクの製造方法」という名称の米
国特許第4135295号である。これらの特許は、シ
リコン基板上に珪化白金ヒユーズを製造する方法
および構造を開示している。最終的に作り出され
た珪化白金ヒユーズの一端は、第1の金属相互接
続ラインによつて集積回路の他の部分と接続され
る。ヒユーズの他端は、金属相互接続ラインによ
つてシヨツトキダイオードと接続され、シヨツト
キダイオードは下側の軽くドープされた基板との
珪化白金コンタクトによつて形成される。
ヒユーズとシヨツトキダイオードとの間に必要
な金属相互接続は、2つの問題点を生じる。第1
は、(ヒユーズとシヨツトキダイオードの)ヒユ
ーズセルを設計するのに必要な領域を小さくする
のに限界があるということである。第2は、シヨ
ツトキーダイオードをメタライズするのに必要な
製造ステツプが、その順逆電気的特性を低下させ
るということである。このことは、メタライゼー
シヨンがシヨツトキを覆つてダイオードの周囲に
フイールドプレートを形成してもよい場合であつ
ても起こる。
シヨツトキダイオードヒユーズアレイにおい
は、ヒユーズのプログラミングの間に、プログラ
ムされるべきヒユーズと関連するもの以外のすべ
てのシヨツトキダイオードが逆バイアスされるの
で、逆シヨツトキ漏れが重要である。逆バイアス
されたシヨツトキダイオードによつて漏れる電流
は、選択されたヒユーズをプログラムするために
利用可能な電流から失われる。大規模なPROM
においては、1つのダイオードの漏れが重ね合わ
されて5〜50mAの範囲の非常の大きなアレイ電
流漏れとなる。プログラミングの歩留りを低下さ
せないためには、これらの漏れが補償される必要
がある。そのためには周辺回路の増加が必要であ
り、したがつてダイサイズが増加して、好ましく
ない結果となる。
この発明は、先行技術を越えた重大な改良であ
る。
発明の概要 この発明は珪化白金ヒユーズとシヨツトキダイ
オードとを融合させ、それによつて改良された逆
電気的特性をもつより小形の構成を得る。さら
に、融合されたヒユーズおよびシヨツトキダイオ
ードの種々の実施例においては、種々の順電気的
特性をもつ構造の選択が可能である。
この発明は、半導体基板の表面で形成される集
積回路内に、融合されたヒユーズおよびシヨツト
キダイオード装置を与え、その装置は、前記基板
表面上の開口を有する絶縁層と、前記絶縁層表面
および前記開口上のシリコン層とを備え、前記シ
リコン層は規定されかつ前記絶縁層上の第1の部
分と前記開口を通じて前記基板と接触する第2の
部分とを有し、装置は前記シリコン層と実質的に
同一の形状を有する前記シリコン層上の珪化金属
層をさらに備え、それによつて、前記シリコン層
の前記第1の部分上の前記珪化金属層の第1の部
分は、予め選択された電圧よりも大きな電圧の印
加によつてオープンするような断面寸法を有し、
前記シリコン層の前記第2の部分上の前記珪化金
属層の第2の部分はシリコン層とともにシヨツト
キダイオードを形成する。シリコン層材料にポリ
シリコンを用い、シヨツトキダイオードは珪化金
属層と開口領域内のそのポリシリコン材料との接
触によつて形成される。
形成されたシヨツトキダイオードの逆電気的ブ
レークダウン特性は、前記絶縁層開口の周辺上の
第2の領域から、前記シヨツトキダイオードのフ
イールドプレートとして働くその上に珪化金属層
を有する前記絶縁層上へと延びる、第3の部分を
有する前記シリコン層を持つことによつて、大幅
に改良され得る。
【図面の簡単な説明】
この発明は、図面を参照する以下の詳細な説明
から明瞭に理解されよう。
第1図は、この発明の一実施例の平面図であ
る。第2図は、ラインA−Aに沿つた第1図に示
された装置の断面図である。第3A図,第3B
図,第3C図および第3D図は、第1図に示され
た装置を製造するための処理における種々の段階
を示す。第4図は、この発明の他の実施例の平面
図である。第5図は、ラインB−Bに沿つた第4
図の断面図である。第6図は、第4図の装置の回
路表現である。第7図は、レーザ加熱段階が用い
られた他の実施例の断面図である。第8図は、こ
の発明のさらに他の実施例の断面図である。第9
A図および第9B図は、先行技術のシヨツトキダ
イオードの問題点を示す。
詳細な説明 珪化物ヒユーズとシヨツトキダイオードとが融
合された装置の平面図が第1図に示されている。
典型的にはシリコンの半導体基板上に形成される
この融合装置は、集積回路の相互接続ラインの形
状と類似の一般的形状を有する。装置の少なくと
も1箇所は、高電流が集中されてヒユーズが溶け
るほどに小さな断面形状にされなければならな
い。第1図の狭められた部分20がその部分であ
る。「X」でマークされた第2の部分21は、シ
ヨツトキダイオードの領域を示す。第3図A図,
第3B図,第3C図および第3D図は、第1図に
示された装置を製造する場合のいくつかの段階を
示す。
第3A図は、選択的に成長された厚いフイール
ド酸化物を発生する準備の製造段階を示す。基板
10は予備的な酸化シリコン層11Aで覆われ、
窒化物層15は公知のマスキングおよびエツチン
グ技術によつて所望のコンタクト領域に位置決め
される。基板10は酸化雰囲気に置かれて加熱さ
れ、それによつて予備的な酸化物層11Aのマス
クされていない部分が所望の厚さに成長する。続
いて窒化物層15が剥ぎとられ、その下に残つて
いる薄い酸化物層が除去される。第3B図はこの
状態を示す。
この段階の代わりに、フイールド酸化物を単純
に成長し、マスクし、コンタクト領域が必要なと
ころに開口をエツチングしてもよい。
コンタクト開口を持つ基板10と覆つている酸
化物層11とは、次に約1000オングストロームの
厚さのポリシリコン層12によつて完全に覆われ
る。層12は、狭められた部分20とコンタクト
領域21とを持つ集積回路の相互接続ラインの形
状と類似の一般的形状を持つ第1図に示された形
状に、マスキングおよびエツチングによつて規定
される。第3C図は、多結晶シリコン12の規定
された層を示す。
ポリシリコン層12を持つ全基板10および絶
縁層11は、好ましくは約400オングストローム
の厚さの白金層16によつて完全に覆われる。標
準的な技術は、表面上に白金をスパツタリングす
ることである。第3D図は、白金で被覆された装
置を示す。これに続いて、白金層16およびポリ
シリコン層12は、500から600℃の範囲で加熱さ
れて焼結される。焼結処理の間に、ポリシリコン
分子の層12と白金分子の層16とが互いに拡散
されて、ポリシリコン層12と実質的に同一形状
を持つ、白金層16に代わる珪化白金層を形成す
る。
白金層16の膜を通じて全体的に拡散したシリ
コン原子は、酸化して、珪化白金上に保護酸化物
を形成する。この酸化物は過剰なシリコンがなけ
れば容易に形成されないので、ポリシリコン層1
2は白金以上の過剰なシリコンを供給するよう
に、白金層16に対比してより厚いものでなけれ
ばならない。白金層16の焼結されていない部分
は、白金はエツチングするが二酸化シコンで保護
された珪化白金には影響を与えない王水の溶液内
に基板10全体を浸すことによつて除去される。
珪化白金を覆う二酸化シリコンは、ケミカルまた
はスパツタエツチ処理によつて除去されねばなら
ず、次に装置はマスキング処理においてメタライ
ズされかつパターン化されて、所望の相互接続を
形成する。ヒユーズおよびシヨツトキダイオード
のヒユーズセルから残りの集積回路への金属ライ
ンは、チタン・タングステン合金18およびアル
ミニウム17の2重層によつて形成される。チタ
ン・タングステン層18は、アルミニウム層17
の完全を維持するために用いられ、アルミニウム
層17は、もし介在するTiW層18がなかつた
ならば珪化物層13と反応する。結果として生じ
る装置が、第1図および第2図に示されている。
ポリシリコンで覆われたシヨツトキダイオード
の注目すべき特徴および効果は、先行技術のポリ
シリコンで覆われていないシヨツトキダイオード
のフアブリケーシヨンと比較することによつて最
もよく示される。第9A図は、焼結および王水エ
ツチング処理後の、ポリシリコンで覆われていな
いシヨツトキダイオードを詳細に示す図面であ
る。上述したような介在ポリシリコン層12を全
く持たずに、白金層は直接にシリコン基板10と
接触して置かれる。焼結は基板と白金層との間で
起こり、焼結されなかつた白金材料が王水エツチ
ングステツプにおいて除去された後に規定された
珪化白金層40を形成する。層41は、珪化白金
層40の頂部上の保護二酸化シリコン層である。
金属との明瞭なコタンクトのために珪化白金層
40の頂部上に存在する酸化物層41を除去する
エツチングステツプの間に、フイールド酸化物層
11、特に珪化物層40の周囲から、多少の酸化
物(200〜400オングストローム)がまた除去され
る。珪化白金シヨツトキコンタクト層40周囲
の、結果的に生じた露出されたシリコン領域42
は、珪化白金シヨツトキに対するデイプリーシヨ
ン領域の一部を形成する。またこの領域は、露出
されたシリコン基板10が、シヨツトキダイオー
ドをPtSiヒユーズ(図示せず)と接続する金属ラ
イン43によつて、領域42でコンタクトされる
ときに、珪化白金シヨツトキダイオードと電気的
に並列な第2のシヨツトキダイオードの配列を許
容する。金属ライン43は、上述したような
TiWおよびAlの2重金属層を表わす。
露出されたデイプリーシヨン領域または珪化白
金シヨツトキダイオードと並列な周辺のシヨツト
キダイオードを有することの影響のために、測定
された電気的特性が損われる。コンタクト領域方
向への酸化物層11の先細りがよりゆるやかにな
るにつれて、またはシヨツトキコンタクト面積に
対する周辺の割合が大きくなるにつれて、特性の
低下が激しくなる。このように先細り酸化物コン
タクトを利用する処理たとえば選択的酸化におい
て、これらの影響によつてシヨツトキダイオード
は激しく品質が低下される。
ポリシリコンで被覆されたシヨツトキダイオー
ド装置において、薄い酸化物領域はポリシリコン
および珪化白金層によつて保護され、装置は保護
酸化物の除去の間に品質が低下されることはな
い。さらに、薄い酸化物領域上の珪化白金層は、
シヨツトキに対する優れたフイールドプレートを
形成する。第1図に示された装置は、非常に良好
な逆漏れを持つている。順電圧は周辺構成要素を
持たないが、珪化白金下に残つているポリシリコ
ンの厚さによつて増加する。
この発明の他の実施例は、異なつた動作特性を
持つ2つの並列なシヨツトキダイオードと融合し
た珪化白金ヒユーズである。第4図および第5図
は、この実施例を示す。先行技術の問題のあるシ
ヨツトキダイオードと異なり、この2つの並列な
シヨツトキダイオードは意識的に設計されたもの
である。この装置は、ヒユーズとしての珪化物層
13と、下側に横たわるポリシリコン層12と狭
窄部分、ならびに2つのコンタクト領域22およ
び23を持つている。コンタクト領域22は、上
述と同様のポリシリコンに基づくシヨツトキダイ
オードを形成する。対照的に、珪化白金層13
は、領域23で単結晶基板10と接触する。これ
によつて、ポリシリコンに基づくシヨツトキダイ
オードと比較して通常的なPtSi順電圧を有するよ
り標準的な珪化金属・単結晶シリコンシヨツトキ
ダイオードが形成される。第6図は、この融合さ
れた構造の概略回路図を表わす。ヒユーズ30
は、コンタクト領域22,23での異なつたシヨ
ツトキダイオードを表わすシヨツトキダイオード
32および33を有する第4図および第5図にお
ける狭窄領域20に対応する。この構造によつ
て、低電流での通常的な珪化白金順電圧、および
ポリシリコン被覆シヨツトキダイオードの改良さ
れた逆漏れが可能となる。
この装置の構造のための製造過程において、第
3C図に示された段階は、規定された多結晶層1
2が露出された基板10を完全には被覆せず部分
的にのみ被覆するように変更される。次に金属層
16はスパツタリングされて、直接に基板10に
接触する部分を有して、下側に横たわる構造を完
全に被覆する。焼結により、基板でのコンタクト
近くの金属層16の領域は、多結晶層12よりも
むしろ基板10とともに、より多くのシリコンの
相互拡散を起こす。
この発明のさらに他の実施例が、第7図に示さ
れている。この構造は、第3C図に示された段階
以前または後に特別の段階を付け加えることによ
つて達成される。多結晶層12はレーザ光に曝さ
れて、それによつて多結晶層12の領域は溶かさ
れて、仮定している基板10の単結晶配向になら
つて再結晶される。この再結晶された領域12
は、第7図において領域14として示されてい
る。その後の処理は、上述したように進行する。
その結果生じる構造は、単結晶シリコン、すなわ
ち基板10の延長、と接触する珪化物層を有する
シヨツトキダイオードを備え、それによつて単結
晶シリコンの順動作特性を持つシヨツトキダイオ
ードが、シヨツトキダイオードを取囲む露出され
た酸化物の端部がないことによる改良された逆特
性を維持しながら形成される。
第8図は、この発明のさらに他の構造を示し、
そこにおいては珪化白金ヒユーズは単結晶シヨツ
トキダイオードと融合される。この場合において
は、酸化物19の薄い層(およそ300オングスト
ローム)が、酸化物層11内の開口を部分的に覆
う。多結晶層12は、薄い酸化物層19上に存在
してその下に横たわる基板10とは接触しないよ
うに規定される。珪化金属層13は、上述したよ
うに形成されかつ規定されて、基板10との接触
部分はシヨツトキダイオードを形成する。
この構造は、損われない珪化白金順電圧を与
え、また薄い酸化物上の珪化白金のフイールドプ
レート効果のために改良された逆漏れを与える。
この構造では、多結晶から単結晶シリコンへの信
頼性のある接触を得るために、薄い酸化物の厚さ
の1.5倍の白金の厚さが必要である。
この特定の構造を製造するために、製造過程の
第3B図に示された基板10の露出された部分
は、その上に薄い酸化物層を形成するために再び
酸化された。または、窒化物層15下の薄い酸化
物層11Aが単純に除去されずにおかれる。次に
ポリシリコン層12は、コンタクト領域を完全に
は損わないようにマスクしかつエツチングするこ
とによつて規定される。規定されたポリシリコン
をマスクとして用いて、その下に横たわる薄い酸
化物がエツチングで除去されて、第8図に示され
るようにポリシリコン層12および薄い酸化物層
19を残す。白金メタライゼーシヨンおよび焼結
ステツプは、上述したように実行される。
この発明は好ましい実施例を参照して特定的に
示されかつ説明されてきた。形式および詳細な点
における変更がこの発明の精神から逸脱すること
なくなされ得るということは当業者にとつて容易
に理解されよう。したがつて、添付の請求の範囲
によつてのみ限定される発明に対して独占権が与
えられることを意図する。
JP58500094A 1981-11-12 1982-11-08 融合された珪化白金ヒュ−ズおよびショットキダイオ−ドならびにその製造方法 Granted JPS59501139A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US320368FREJP 1981-11-12
PCT/US1982/001576 WO1983001866A1 (en) 1981-11-12 1982-11-08 Merged platinum silicide fuse and schottky diode and method of manufacture thereof

Publications (2)

Publication Number Publication Date
JPS59501139A JPS59501139A (ja) 1984-06-28
JPH0586666B2 true JPH0586666B2 (ja) 1993-12-13

Family

ID=22168347

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58500094A Granted JPS59501139A (ja) 1981-11-12 1982-11-08 融合された珪化白金ヒュ−ズおよびショットキダイオ−ドならびにその製造方法

Country Status (1)

Country Link
JP (1) JPS59501139A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3731621A1 (de) * 1987-09-19 1989-03-30 Texas Instruments Deutschland Verfahren zum herstellen einer elektrisch programmierbaren integrierten schaltung

Also Published As

Publication number Publication date
JPS59501139A (ja) 1984-06-28

Similar Documents

Publication Publication Date Title
US4135295A (en) Process of making platinum silicide fuse links for integrated circuit devices
EP0093165B1 (en) Merged metal silicide fuse and schottky diode and method of manufacture thereof
US4332839A (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
US4109372A (en) Method for making an insulated gate field effect transistor utilizing a silicon gate and silicide interconnection vias
US5466638A (en) Method of manufacturing a metal interconnect with high resistance to electromigration
JPS61142739A (ja) 半導体装置の製造方法
JPS6173370A (ja) 半導体装置及びその製造方法
JPS6260812B2 (ja)
US4948747A (en) Method of making an integrated circuit resistor
JPH01252763A (ja) 金属珪化物形成方法
GB2044534A (en) Schottky device
US5093710A (en) Semiconductor device having a layer of titanium nitride on the side walls of contact holes and method of fabricating same
JPH0563891B2 (ja)
GB2077993A (en) Low sheet resistivity composite conductor gate MOS device
US4975386A (en) Process enhancement using molybdenum plugs in fabricating integrated circuits
JPS6190445A (ja) 半導体装置
USRE32207E (en) Method for making integrated semiconductor circuit structure with formation of Ti or Ta silicide
JPS62113421A (ja) 半導体装置の製造方法
JPH0586666B2 (ja)
JPH0329321A (ja) 半導体集積回路デバイスのコンタクトメタライゼーション
JPH02170424A (ja) 半導体装置の製造方法
JPH0578181B2 (ja)
JP2003197924A (ja) 半導体素子の製造方法および半導体素子
KR0146264B1 (ko) 퓨즈링크를 가지는 금속배선의 제조방법
JPS5898968A (ja) 半導体装置