JPH0585042U - マザーボードとサブボードの接続構造 - Google Patents

マザーボードとサブボードの接続構造

Info

Publication number
JPH0585042U
JPH0585042U JP2616292U JP2616292U JPH0585042U JP H0585042 U JPH0585042 U JP H0585042U JP 2616292 U JP2616292 U JP 2616292U JP 2616292 U JP2616292 U JP 2616292U JP H0585042 U JPH0585042 U JP H0585042U
Authority
JP
Japan
Prior art keywords
board
sub
motherboard
wiring pattern
connection structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2616292U
Other languages
English (en)
Inventor
晋祐 五十嵐
Original Assignee
株式会社精工舎
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社精工舎 filed Critical 株式会社精工舎
Priority to JP2616292U priority Critical patent/JPH0585042U/ja
Publication of JPH0585042U publication Critical patent/JPH0585042U/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】 【目的】 マザーボードとサブボードの熱膨脹係数が相
違しても、接続の高い信頼性が得られるようにするこ
と。 【構成】 ＩＣ６が実装されかつＩＣ６と接続する引出
し電極５を有するサブボード４と、サブボード４が接続
されるマザーボード１とからなり、マザーボード１に
は、ＩＣ６の実装部１０が対向する穴部２が形成してあ
り、穴部２の周縁部には、引出し電極５がフェイスダウ
ン形式で接続される配線パターン３が形成してあり、か
つ配線パターン３の間にスリット１１が形成されてい
る。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、マザーボードとサブボードの接続構造に関するものである。
【０００２】
【従来の技術】
従来より、マザーボードとサブボードとの接続において、フラット実装を図る ために、両者をフェイスダウン形式で接続したものが知られている。これはサブ ボードの裏面にハンダ付け可能な引出し電極が引出されており、この引出し電極 をマザーボードの配線パターンに直接ハンダ付けして接続するものである。
【０００３】
【考案が解決しようとする課題】
しかし、上記従来技術では、マザーボードとサブボードの２枚の基板をハンダ 付け接合するので、両基板の熱膨脹係数が異なるとハンダ付け時には配線パター ンと引出し電極とが良好に接続していても、両基板が使用される常温になると熱 収縮が生じ、さらにこの熱収縮によって両者を互いに離反するように働く応力を 生じ、この応力によってハンダ付部のハンダ強度の低下を生じ、接合部の信頼性 の低下をきたすという問題があった。
【０００４】 そこで本考案の目的は、マザーボードとサブボードの熱膨脹係数が相違しても 、接続の高い信頼性が得られるようにすることにある。
【０００５】
【課題を解決するための手段】
本考案のマザーボードとサブボードの接続構造は、ＩＣ等の回路素子が実装さ れかつこの回路素子と接続する引出し電極を有するサブボードが接続されるマザ ーボードには、回路素子の実装部が対向する穴部が形成してあり、この穴部の周 縁部には、引出し電極がフェイスダウン形式で接続される配線パターンが形成し てあり、かつこの配線パターンの間にスリットが形成されている。
【０００６】
【実施例】
以下、本考案の一実施例を図面を参照して説明する。 図１〜図３に示すように、マザーボードの一例としてのフレキシブル基板１
に は穴部２が形成してあり、この穴部の周縁部には、導体部としての複数の配線パ ターン３…が設けてあり、この配線パターンには予備ハンダが施されている。
【０００７】 図３に示すようにサブボードの一例としてのガラス基材銅張積層板４には複数 の引出し電極５…が設けてある。ガラス基材銅張積層板４の略中央には回路素子 の一例としてのＩＣチップ６がダイボンディングしてある。ＩＣチップ６は引出 し電極５の端子部７とはボンディングワイヤ８により接続してある。ＩＣチップ ６、端子部７、ボンディングワイヤ８は不透明のエポキシ樹脂等の熱硬化性樹脂 からなるモールド部材９によりほぼ丸形状に封止されて、実装部１０が形成され ている。
【０００８】 フレキシブル基板１上の複数の配線パターン３…にはガラス基材銅張積層板４ 上の複数の引出し電極５…を対向して位置させ、いわゆるフェイスダウン形式で それぞれハンダ付けにより接続されている。この接続状態において、穴部２には ＩＣの実装部１０が対向している。フレキシブル基板１の配線パターン３の間に はスリット１１が形成されている。スリット１１は穴部２に連通しており、配線 パターン３の穴部２側の端部が側方に移動可能に形成されている。
【０００９】 フレキシブル基板１とガラス基材銅張積層板４とはハンダ付け後、常温に戻る につれてそれぞれの材料固有の熱膨脹係数に応じて形状が収縮する。この収縮の 際、フレキシブル基板１にはスリット１１が形成してあるため、ガラス基材銅張 積層板４の引出し電極５の位置に引き寄せられてフレキシブル基板１の穴部２の 近傍の配線パターン３の端部が側方に移動する。このため引出し電極５と配線パ ターン３には両者を互いに離反するように働く応力が加わらず両者の接合面のハ ンダ強度が減少することがない。したがって配線パターン３と引出し電極５との 接合状態を良好にできる。
【００１０】 なお、マザーボードとサブボードの一例として、フレキシブル基板とガラス基 材銅張積層板を示して説明したが、両ボードは熱膨脹係数がことなる基板材料の 組み合せであれば、どのようなプリント配線板の組み合せであつてもよい。
【００１１】
【考案の効果】
以上説明したように、本考案は、マザーボードの配線パターンの間にはスリッ トが形成されるとともにこのスリットは穴部に連通し、かつ配線パターンの穴部 側の端部が側方に移動可能に形成されているので、マザーボードの配線パターン とサブボードの引出し電極とをフェイスダウン形式でそれぞれハンダ付け後、常 温に戻しても、引出し電極５と配線パターン３には両者を互いに離反するように 働く応力が加わらず両者の接合面のハンダ強度が低下することがない。このため 配線パターンと引出し電極との接続の信頼性が高まる。。
【図面の簡単な説明】
【図１】本考案の一実施例を示す要部の断面図である。
【図２】マザーボードの平面図である。
【図３】サブボードの平面図である。
【符号の説明】
１ マザーボード（フレキシブル基板） ２ 穴部 ３ 配線パターン ４ サブボード（ガラス基材銅張積層板） ５ 引出し電極 ６ ＩＣ １０ 実装部 １１ スリット

Claims (1)

    【実用新案登録請求の範囲】
  1. 【請求項１】 ＩＣ等の回路素子が実装されかつこの回
    路素子と接続する引出し電極を有するサブボードと、こ
    のサブボードが接続されるマザーボードとからなり、 上記マザーボードには、上記回路素子の実装部が対向す
    る穴部が形成してあり、 上記穴部の周縁部には、上記引出し電極がフェイスダウ
    ン形式で接続される配線パターンが形成してあり、かつ
    上記配線パターンの間にスリットが形成されていること
    を特徴とするマザーボードとサブボードの接続構造。
JP2616292U 1992-04-22 1992-04-22 マザーボードとサブボードの接続構造 Pending JPH0585042U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2616292U JPH0585042U (ja) 1992-04-22 1992-04-22 マザーボードとサブボードの接続構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2616292U JPH0585042U (ja) 1992-04-22 1992-04-22 マザーボードとサブボードの接続構造

Publications (1)

Publication Number Publication Date
JPH0585042U true JPH0585042U (ja) 1993-11-16

Family

ID=12185864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2616292U Pending JPH0585042U (ja) 1992-04-22 1992-04-22 マザーボードとサブボードの接続構造

Country Status (1)

Country Link
JP (1) JPH0585042U (ja)

Similar Documents

Publication Publication Date Title
US5367435A (en) Electronic package structure and method of making same
US4697204A (en) Leadless chip carrier and process for fabrication of same
JPS594873B2 (ja) 印刷配線板
JP2570336B2 (ja) ハイブリッド集積回路装置
JPH0585042U (ja) マザーボードとサブボードの接続構造
JPH0735413Y2 (ja) 混成集積回路におけるチツプ電子部品の取付構造
JP2572421Y2 (ja) チップｌｅｄ
JPH0458189B2 (ja)
JPH0519974Y2 (ja)
JP2536568B2 (ja) リ―ドフレ―ム
JP2715957B2 (ja) 混成集積回路装置
JPH0528917B2 (ja)
JP2822446B2 (ja) 混成集積回路装置
JP2925376B2 (ja) 回路基板
JPH064605Y2 (ja) 混成集積回路
JPH0751794Y2 (ja) 半導体の実装構造
JP2674394B2 (ja) テープキャリアパッケージ実装装置
JPH0710969U (ja) プリント基板
JPH04120745A (ja) Ｉｃ実装基板の短絡防止構造
JPH0297042A (ja) 電子部品搭載用基板
JPS5848496A (ja) 小型電子回路部品構体
JPH0215587A (ja) 端子付き回路基板の製造方法
JPH0263111A (ja) チップ電子部品の製造方法
JPS6116594A (ja) 半導体装置
JPS6286792A (ja) 混成集積回路