JPH0583945B2 - - Google Patents

Info

Publication number
JPH0583945B2
JPH0583945B2 JP62314141A JP31414187A JPH0583945B2 JP H0583945 B2 JPH0583945 B2 JP H0583945B2 JP 62314141 A JP62314141 A JP 62314141A JP 31414187 A JP31414187 A JP 31414187A JP H0583945 B2 JPH0583945 B2 JP H0583945B2
Authority
JP
Japan
Prior art keywords
processor
unit
coordinate point
area
unit processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62314141A
Other languages
English (en)
Other versions
JPH01156861A (ja
Inventor
Nobuhito Myauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62314141A priority Critical patent/JPH01156861A/ja
Publication of JPH01156861A publication Critical patent/JPH01156861A/ja
Publication of JPH0583945B2 publication Critical patent/JPH0583945B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、並列プロセツサ装置における情報の
伝達経路の決定方式に関するものである。
〔従来の技術〕
並列プロセツサ装置における問題の計算に際
し、並列プロセツサ装置の各単位プロセツサの負
荷を均衡させる方式の1つとして、近山隆による
“Load Balancing in Very Large Scale Multi
−Processor Systems”(TM−276、ICOT
Technical Memorandam、1987)に以下の方式
(以後負荷均衡方式という)が示されている。第
4図に示すよう問題Pが部分問題P1,P2,P3
ら成り、部分問題P1が部分問題P11とP12から、部
分問題P2が部分問題P21,P22,P23及びP24から、
部分問題P3が部分問題P31,P32及びP33から成る
とき、問題Pを第5図に示す平面に対応させる。
即ち同図において1は問題Pに対応し、計算資源
が稠密に分布した仮想的な平面であり、2次元直
交座標平面{(x、y)}の部分平面 {(x、y)|0≦x≦xm、0≦y≦ym} である(以下プロセツサ平面という)。また、2,
3及び4はプロセツサ平面を矩形に分割して部分
問題P1,P2及びP3に割当てたものであり、各部
分問題は対応する矩形内の計算資源を用いて計算
されることを意味する。同様に2a及び2bは部
分問題P11及びP12に、3a,3b,3c及び3d
は、部分問題P21,P22,P23及びP24に、4a,4
b及び4cは部分問題P31,P32及びP33に、それ
ぞれ割当てられた矩形である。各矩形の面積は、
各部分問題に割当てられた計算機資源の量を抽象
化したものであり、また矩時間の距離は部分問題
間の情報の送受に要する手間を抽象化したもので
ある。
次に、第6図は負荷均衡方式を適用できる並列
プロセツサ装置の一例である。同図において、5
は単位プロセツサであり、この並列プロセツサ装
置は、単位プロセツサPE00〜PE03、PE10〜PE13
PE20〜PE23、及びPE30〜PE33から構成されてい
る。6は単位プロセツサ間を接続する通信路であ
る。なお、単位プロセツサ間の通信は、通信経路
上に存在する単位プロセツサの数に比例した手間
を要するものとする。
次に、第7図は第6図に示した並列プロセツサ
装置に負荷均衡方式を適用したときの、各単位プ
ロセツサとプロセツサ平面の対応関係を示した概
念図である。同図において1はプロセツサ平面で
あり、7は各プロセツサに割当てられた四辺形領
域(ここでは矩形)である。四辺形領域は部分問
題を実行すべき単位プロセツサを指示するために
用いられ、例えば部分問題に割当てられた矩形の
重心の座標を含む四辺形が割当てられた単位プロ
セツサが該部分問題を実行するものとする。な
お、四辺形の辺又は頂点上の座標に関しては、そ
れを共有する単位プロセツサのいずれが実行して
も良いこととする。
さて、部分問題に対する矩形の割当てが問題の
計算のためのプログラムにおいて指定されるとす
ると、部分問題に対して割当てた計算資源の量即
ち矩形の面積と実際に必要な計算資源の量との間
に不整合が現われることがある。このような不整
合は、単位プロセツサが実行すべき計算量に不均
衡をもたらす。負荷均衡方式においては、このよ
うな不均衡を、単位プロセツサに割当てられた四
辺形の形状を変更することによつて軽減する。第
8図は4つの単位プロセツサに関する初期的な四
辺形領域の割当てを、第9図は負荷の均衡のため
に変形された四辺形領域の割当てを示す概念図で
ある。第8図及び第9図における同一符号及び第
7図、第8図及び第9図における同一符号は、そ
れぞれ相当部分であることを示す。第8図及び第
9図における8は、4つの単位プロセツサPEij
PEij+l、PEi+lj及びPEi+lj+lに割当てられた四辺形
が共有する頂点である。頂点8は第8図における
初期状態から、第9図における位置に移動してい
る。この結果各単位プロセツサに対応する四辺形
領域は変形し、例えばPEijに対応する四辺形領域
の面積は減少し、PEi+lj+lに対応する四辺形領域
の面積は増加する。面積の減少は負荷の減少を、
また面積の増加は負荷の増加を、それぞれもたら
すので、4つの単位プロセツサの過去及び現在の
負荷の状況に応じ、四辺形領域を変更することに
より、負荷の均衡を図ることができる。なお、こ
の方法は4つの単位プロセツサに関する負荷情報
のみを用いて負荷の均衡を図れることと、負荷均
衡の結果が4つの単位プロセツサにのみ影響し、
他の単位プロセツサにその結果を通知する必要が
ないことを、即ち制御の局所性という特質がある
ことを注意しておく。
さて、以上のような負荷均衡を繰り返すと、プ
ロセツサ平面と各単位プロセツサの対応関係は、
一般的には第10図に示すようなものとなる。同
図において、第7図と同一符号は相当部分を意味
する。
次に、第11図は第6図に示した並列プロセツ
サの単位プロセツサ5の従来の技術による構成例
である。なお、同図の構成は、木村康則らにより
「マルチPSIシステムとその接続方式」及び「マ
ルチPSIのネツトワーク・ハードウエア構成」
(情報処理学会第33回全国大会予稿集、7B−1及
び7B−2、情報処理学会、1986年10月)に示さ
れたものと本質的に同様である。同図において第
6図と同一符号は相当部分を意味する。同図の9
は単位プロセツサの処理装置であり、部分問題の
計算は処理装置において行われる。10は隣接す
る単位プロセツサとの間の通信路6a及び処理装
置との間の通信路11aを介して伝達される情報
を、その情報に付された行先に従つて隣接する単
位プロセツサとの間の通信路6b又は処理装置と
の間の通信路11bへ送出するスイツチ回路であ
る。12は並列プロセツサ装置内における単位プ
ロセツサの位置を保持するレジスタであり、例え
ば単位プロセツサPEijにおいて、i及びjの値が
保持されている。
単位プロセツサ間で送受される情報は、第12
図に示すパケツトの形式をとる。同図において1
3はパケツトである。14はパケツトを伝達すべ
き単位プロセツサを指定するフイールドであり、
例えば単位プロセツサPEklに伝達すべきパケツト
においては、k及びlの値が指示されている。1
5は送受する情報を指定した部分である。
第11図のスイツチ回路10は、レジスタ12
に保持された単位プロセツサの位置i,jと、パ
ケツトのフイールド14に指定された行先単位プ
ロセツサk,lより、パケツトを送出すべき通信
路を決定する。例えば、k=iかつl=jならば
処理装置9へ、k>iならば単位プロセツサPi+lj
へ、k<iならば単位プロセツサPi-ljへ、k=i
かつl>jならば単位プロセツサPij+lへ、k=i
かつl<jならば単位プロセツサPij-lへ、それぞ
れパケツトを送出する。
さて、このような従来の単位プロセツサから構
成された並列プロセツサ装置に負荷均衡方式を適
用すると以下に述べるような問題点がある。ある
単位プロセツサで計算されている部分問題が、さ
らにいくつかの部分問題に分割され、その部分問
題に割当てられた矩形の重心座標の1つまたは複
数が該単位プロセツサに対応する四辺形座標に含
まれていないとき、該単位プロセツサは該重心座
標を含む四辺形領域に対応する単位プロセツサに
対し、そのような部分問題の実行を指令するため
の情報を伝達しなければならない。しかるに、単
位プロセツサとプロセツサ平面の対応関係が第1
0図に示すようなものであるとき、ある重心座標
から、その座標を含む四辺形領域に対応する単位
プロセツサを特定するのは困難である。実際、情
報を送出する単位プロセツサに対応する四辺形領
域の情報のみから情報の伝達先の単位プロセツサ
を特定するのは明らかに不可能である。情報を送
出する単位プロセツサが、全ての四辺形領域の情
報、例えば全四辺形領域の頂点座標を保持してい
るならば、例えば全ての四辺形領域の頂点をx座
標及びy座標について木構造状にソートしておけ
ば、任意の座標点がどの四辺形領域に含まれてい
るかを、オーダlog2n(但し、nは頂点の数)で判
定できることが知られている。しかしながら、上
記の方法では全ての単位プロセツサが全ての四辺
形領域の頂点座標を保有することが必要であり、
即ち第9図に示すような負荷均衡のための四辺形
領域の変更を行つたときに、全ての単位プロセツ
サに対してその結果を通知しなければならない。
〔発明が解決しようとする問題点〕
以上述べたように、従来の単位プロセツサから
構成された並列プロセツサ装置に対して負荷均衡
方式を適用すると、プロセツサ平面の座標値を用
いた情報の伝達を行うためには各々の単位プロセ
ツサが全ての単位プロセツサに関する四辺形の頂
点座標を保持する必要があり、従つて負荷均衡を
行つた際にはその結果を全ての単位プロセツサに
通知しなければならない。このことは、本来4つ
の単位プロセツサにより局所的に行うことができ
る負荷均衡方式の利点を大幅に減ずるものであ
る。
本発明はかかる問題点を除去するためになされ
たものであり、各単位プロセツサが各々に対応す
る四辺形領域の頂点座標のみから、特定の座標点
を含む四辺形領域に対応する単位プロセツサへ情
報を伝達することができる単位プロセツサを得る
ことを目的とする。
〔問題点を解決するための手段〕
本発明にかかる情報伝送路決定方式は、プロセ
ツサ平面1の分割を大面積の領域に分割するもの
から、その大面積の領域をさらに細かく分割する
ものまで、複数の領域分割状態を備え、これらの
分割領域に対応して、各領域を代表する代表座標
点29を定義しその代表座標点29に対応する位
置に隣接プロセツサ5への伝送方向を情報として
もつ表26を各々の単位プロセツサ5が有し、部
分問題に対応するプロセツサ平面1上の座標点P
が与えられて、この座標点Pを含んでいる多角形
領域7に対応する単位プロセツサ5に情報を伝送
する時、前段階では大面積領域分割による表26
を参照して、座標点Pに対応する代表座標点29
を含んでいる領域に対応する単位プロセツサ5に
情報を伝送し、さらに後段階ではより細かな分割
による表を参照して、座標点Pに対応する代表座
標点を含んでいる細かな領域に対応する単位プロ
セツサ5に情報を伝送することを複数段階繰り返
し、より目的の単位プロセツサ5に段階的に近付
けていくことで、この単位プロセツサ5から座標
点Pを含んでいる多角形7に対応する単位プロセ
ツサ5に情報を伝送することにより、目的の単位
プロセツサ5にその情報を届けることを特徴とす
るものである。
〔作用〕
プロセツサ平面1の座標点Pが与えられて、こ
の座標点Pを含んでいる多角形7に対応する単位
プロセツサ5に情報を伝送する場合、表26を参
照し、段階的に座標点Pに対応する代表座標点を
含んでいる領域に対応する単位プロセツサ5に情
報を伝送する。その後、この単位プロセツサ5か
ら座標点Pを含んでいる多角形7に対応する単位
プロセツサに情報を伝送する。
上記において段階的という言葉を使つたが、プ
ロセツサ平面上を分割する粒度からみて、大きな
領域に分割していた場合と、さらにその大きな1
つの領域をさらに分割した細かい領域の分割の場
合の両者を段階的に使い分けるのが本方式であ
る。はじめに領域分割粒度の粗い表に従つて、目
的地に伝送を行ない、その領域中から、さらに細
かい表でより目的地に近付くように段階的な伝送
を行なうので、各段階での伝送先の代表座標点が
目的地に最も近い必要はなく、代表座標点の領域
内に目的地があれば良い。
〔発明の実施例〕
以下、本発明の一実施例について説明する。第
1図は、第6図に示した並列プロセツサの単位プ
ロセツサ5の本発明による構成を示したものであ
り、同図における同一符号及び第11図と同一の
符号は相当部分を示す。同図において16は単位
プロセツサに対応する四辺形の4つの頂点座標を
保持するレジスタであり、4つの頂点座標は信号
線17を介して通信路決定回路18へ供給され
る。通信路決定回路18は、通信路6aを介して
入力されるパケツトの行先がプロセツサ平面の座
標値を用いて指定されているときに、あらかじめ
該パケツトを伝達すべき通信路が記録されている
表26を参照することにより、通信路を決定し、
信号線19を介してスイツチ回路20へ指令す
る。この表に記録された通信路は、行先となる座
標値と信号線17より供給される四辺形の頂点座
標より算出される。この表の参照は、任意数の段
階で利用することができ、パケツトの行先のx、
y各座標がレジスタ24,23にそれぞれ入り、
表検索回路25に入力され、段階に応じた表のア
ドレスが決定される。本実施例では、全プロセツ
サ平面の代表座標点を格子点状にとつている。そ
こで、パケツト転送の初段階では、x、y各座標
の下方ビツトをマスクすることにより、全プロセ
ツサ平面の各点が粗い格子点の代表座標点におき
換えられ、行先座標点の近傍にある粗い代表座標
点までパケツトが送られる。このつぎの段階で、
x、y各座標の下方ビツトのマスクをはずし、よ
りこまかい格子点の代表座標点へのパケツトの転
送が行われる。本実施例では、x、y各座標のマ
スクビツトを変更することで、任意の格子点形状
と任意数の段階で、表を参照することができる。
第2図はパケツトの形式を示したものであり、
第12と同一の符号は相当部分である。同図の2
1はフイールド22に指定されたパケツトの行先
がプロセツサ平面の座標であるか、又は第12図
の14と同様の単位プロセツサを指定したものか
を判別するためのフラグであり、例えば前者の場
合は値‘1'を後者の場合は値‘0'をとる。第1図
のスイツチ回路20は、パケツトのフラグ21の
値を調べ、‘0'であるときは、第11図のスイツ
チ回路10と同様の方法により、パケツトを送出
すべき通信路を決定する。フラグ21が‘1'のと
きは、信号線19を介して通信路決定回路18か
ら供給される指令に従つた通信路にパケツトを送
出する。
第3図は通信路決定回路中で、参照される表の
内容を示したものである。各単位プロセツサの5
つの通信路決定回路がそれぞれ全プロセツサ平面
に対応する表をもつ。パケツトがやつてきて行先
の目的地が判明すると、その目的地に対応する代
表座標点により表が参照され、転送方向が決定さ
れる。この表が1段階のみ使用される場合、27の
位置が代表座標点とされる。この場合、細かい各
領域に分割された代表座標点全てについて表が記
録される必要がある。この表が2段階に使用され
る場合、まず29の位置に細かい領域16個分の領域
28の代表座標点の内容が参照される。この代表座
標点の内容を各単位プロセツサが参照しながら、
パケツトを転送していき、転送する必要のないと
ころまで到達した時点で、細かい領域の代表座標
点の内容を参照する状態に変更される。これより
のちは、1段階の表と同様な参照方向でパケツト
の転送が継続される。
2段階にわたる表の利用では、細かい領域の代
表座標点の内容は、各単位プロセツサがプロセツ
サ平面上で担当している領域及びそのごく近傍の
周辺領域でのみ記録されていれば充分であり、全
プロセツサ平面全体に及び必要はない。このため
に、表を書き換える作業量が1段階利用の表より
も大幅に軽減される。また、段階の数が増えるに
従つて、幾種類もの表を用意する必要なく、1枚
の表を重複して利用できる。これは、メモリ素子
を表として利用した場合、アドレス線下位ビツト
を適宜マスクすることにより、同じメモリ素子を
アクセスでき、資源の効果的な活用が図れること
を意味する。
なお、説明の簡単化のために表を2段階に利用
する場合について述べたが、何段階に利用形態が
及んでもかまわない。また、代表座標点を格子状
に配置したのが本例であるが、適宜にその配置形
態も選択しうる。
ところで、表に記録されている通信路の算出
は、行先の座標値と四辺形の四頂点の座標値より
求められ、隣接単位プロセツサへ送出されたとき
に行先の座標点までの距離が単調非増加であるよ
うなアルゴリズムでありさえすれば、前記のよう
な表の利用が実現される。
〔発明の効果〕
このようにこの発明は、座標点Pを含んでいる
多角形に対応する単位プロセツサに情報を伝送す
る時、上記表を参照して、段階的に座標点Pに対
応する代表座標点を含んでいる領域に対応する単
位プロセツサに情報を伝送した後、この単位プロ
セツサから座標点Pを含んでいる多角形に対応す
る単位プロセツサに情報を伝送するので、全ての
単位プロセツサに関する多角形の頂点座標を保持
する必要がなく負荷均衡法の利点を損なわずに高
速に所定の単位プロセツサへ情報を伝送すること
ができる。
【図面の簡単な説明】
第1図は本発明の一実施例である並列プロセツ
サ装置の単位プロセツサの構成を示したブロツク
図、第2図は本発明の一実施例である単位プロセ
ツサ間を伝達されるパケツトの形式を示した図、
第3図は本発明の一実施例である単位プロセツサ
内の通信路決定回路が備える数段階に利用可能な
表の内容を示した図、第4図は並列プロセツサ装
置により計算される問題の構造を示した図、第5
図は負荷均衡方式におけるプロセツサ平面と部分
問題の対応を示した概念図、第6図は負荷均衡方
式を適用できる並列プロセツサ装置の構成の一例
を示したブロツク図、第7図はプロセツサ平面と
単位プロセツサの初期的な対応関係を示した概念
図、第8図及び第9図は動的な負荷均衡の方法を
示した概念図、第10図は動的な負荷均衡を行つ
た場合のプロセツサ平面と単位プロセツサの一般
的な対応関係を示した概念図、第11図は従来の
単位プロセツサの構成例を示すブロツク図、第1
2図は従来の単位プロセツサ間を伝達されるパケ
ツトの形式を示した図である。 1……プロセツサ平面、5……単位プロセツ
サ、16……レジスタ、18……通信路決定回
路、20……スイツチ回路、26……表。

Claims (1)

  1. 【特許請求の範囲】 1 計算すべき問題を複数の部分問題に分割し、
    分割した部分問題を複数の単位プロセツサに割り
    当てて並列的に問題を計算する場合、計算資源が
    稠密に分布した直交座標系を持つ有限の部分平面
    を複数の任意の多角形に分割し、分割した多角形
    を各々の単位プロセツサに対応させて、各単位プ
    ロセツサが担当する負荷の均衡を図る並列プロセ
    ツサ装置の情報伝送路決定方式において、 上記部分平面の分割を大面積の領域に分割する
    ものから、その大面積の領域をさらに細かく分割
    するものまで、複数の領域分割状態を備え、これ
    らの分割領域に対応して、各領域を代表する代表
    座標点を定義しその代表座標点に対応する位置に
    隣接プロセツサへの伝送方向を情報としてもつ表
    を各々の単位プロセツサが有し、部分問題に対応
    する部分平面上の座標点Pが与えられて、この座
    標点Pを含んでいる多角形領域に対応する単位プ
    ロセツサに情報を伝送する時、前段階では大面積
    領域分割による表を参照して、座標点Pに対応す
    る代表座標点を含んでいる領域に対応する単位プ
    ロセツサに情報を伝送し、さらに後段階ではより
    細かな分割による表を参照して、座標点Pに対応
    する代表座標点を含んでいる細かな領域に対応す
    る単位プロセツサに情報を伝送することを複数段
    階繰り返し、より目的の単位プロセツサに段階的
    に近付けていくことで、この単位プロセツサから
    座標点Pを含んでいる多角形に対応する単位プロ
    セツサに情報を伝送することにより、目的の単位
    プロセツサにその情報を届けることを特徴とする
    情報伝送路決定方式。
JP62314141A 1987-12-14 1987-12-14 情報伝送路決定方式 Granted JPH01156861A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62314141A JPH01156861A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62314141A JPH01156861A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Publications (2)

Publication Number Publication Date
JPH01156861A JPH01156861A (ja) 1989-06-20
JPH0583945B2 true JPH0583945B2 (ja) 1993-11-30

Family

ID=18049720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62314141A Granted JPH01156861A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Country Status (1)

Country Link
JP (1) JPH01156861A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8854379B2 (en) * 2009-02-25 2014-10-07 Empire Technology Development Llc Routing across multicore networks using real world or modeled data

Also Published As

Publication number Publication date
JPH01156861A (ja) 1989-06-20

Similar Documents

Publication Publication Date Title
US4956771A (en) Method for inter-processor data transfer
JP3416877B2 (ja) タスクを並列処理するための装置及び方法
US8549058B2 (en) Multi-dimensional transform for distributed memory network
CN105045670A (zh) 中央处理器和图形处理器负载均衡的方法和系统
JPH1139472A (ja) 多利用者形仮想空間におけるユーザ管理方法及びそのシステム
US5842035A (en) Parallel computer utilizing less memory by having first and second memory areas
JPH0583945B2 (ja)
Biswas et al. Parallel dynamic load balancing strategies for adaptive irregular applications
Biswas et al. Experiments with repartitioning and load balancing adaptive meshes
Geist et al. Optimal design of multilevel storage hierarchies
Kumar Optimizing communication for massively parallel processing
JP3138985B2 (ja) 仮想計算機
Flaherty et al. Load balancing and communication optimization for parallel adaptive finite element methods
JPH03232055A (ja) 並列プロセッサにおける負荷均衡方式
JPH01156862A (ja) 情報伝送路決定方式
JP3304445B2 (ja) プログラム生成処理装置
JPH01156860A (ja) 情報伝送路決定方式
JPH09185590A (ja) データ分割方法
Koenig et al. Using message-driven objects to mask latency in grid computing applications
Biswas et al. Experiments with repartitioning and load balancing adaptive meshes
Ma et al. The embedding kernel on the IBM Victor multiprocessor for program mapping and network reconfiguration
Eghtesadi et al. Implementation of the Hough transform for intermediate-level vision on a transputer network
Lee et al. A fully distributed parallel ray tracing scheme on the Delta Touchstone machine
JPH05265779A (ja) タスク間通信システム
Chardonnens et al. Transputer based distributed cartographic image processing

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term