JPH01156860A - 情報伝送路決定方式 - Google Patents

情報伝送路決定方式

Info

Publication number
JPH01156860A
JPH01156860A JP31414087A JP31414087A JPH01156860A JP H01156860 A JPH01156860 A JP H01156860A JP 31414087 A JP31414087 A JP 31414087A JP 31414087 A JP31414087 A JP 31414087A JP H01156860 A JPH01156860 A JP H01156860A
Authority
JP
Japan
Prior art keywords
processor
information
unit
polygon
unit processor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP31414087A
Other languages
English (en)
Inventor
Hiroshi Nakajima
浩 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP31414087A priority Critical patent/JPH01156860A/ja
Publication of JPH01156860A publication Critical patent/JPH01156860A/ja
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、並列プロセッサ装置における情報の伝達経路
の決定方式に関するものである。
〔従来の技術〕
並列プロセッサ装置における問題の計算に際し、並列プ
ロセッサ装置の各単位プロセッサの負荷を均衡させる方
式の1つとして、近山隆による” Load ISal
ancing in Very Large 5cal
e Multi −Processor System
s  ” (TM−276、IC0T Technic
alMemorandam、 1987)に以下の方式
(以後負荷均衡方式という)が示されている。第4図に
示すように問題Pが部分問題P、、P、、P、から成り
、部分問題PIが部分間BP、とPI!から、部分問題
P2が部分問題PH1,pg□、P23及びPg4から
、部分問題P、が部分問題P !1.  P j!及び
Poから成るとき、問題Pを第5図に示す平面に対応さ
せる。即ち同図において1は問題Pに対応し、計算資源
が稠密に分布した仮想的な平面であり、2次元直交座標
平面((x、y))の部分平面である(以下プロセッサ
平面という)。また、2゜3及び4はプロセッサ平面を
矩形に分割して部分問題P+、Pz及びP3に割当てた
ものであり、各部分問題は対応する矩形内の計算資源を
用いて計算されることを意味する。同様に2a及び2b
は部分問題pH及びPI2に、3a、3b、3c及び3
dは、部分問題P ZI+  P 22+  P 23
及びP24に、4a、4b及び4Cは部分問題P ’3
1+  P 3!及びP33に、それぞれ割当てられた
矩形である。各矩形の面積は、各部分問題に割当てられ
た計算機資源の量を抽象化したものであり、また矩形間
の距離は部分問題間の情報の送受に要する手間を抽象化
したものである。
次に、第6図は負荷均衡方式を適用できる並列プロカッ
サ装置の一例である。同図において、5は単位プロセッ
サであり、この並列プロセッサ装置は、単位プロセッサ
PEo。〜P EO3,P EIO〜PR+z、PEz
。〜PE、、、及びPE3゜〜PE33から構成されて
いる。6は単位プロセッサ間を接続する通信路である。
なお、単位プロセッサ間の通信は、通信経路上に存在す
る単位プロセッサの数に比例した手間を要するものとす
る。
次に、第7図は第6図に示した並列プロセッサ装置に負
荷均衡方式を適用したときの、各単位プロセッサとプロ
セッサ平面の対応関係を示した概念図である。同図にお
いてlはプロセッサ平面であり、7は各プロセッサに割
当てられた四辺影領域(ここでは矩形)である。四辺影
領域は部分問題を実行すべき単位プロセッサを指示する
ために用いられ、例えば部分問題に割当てられた矩形の
重心の座標を含む四辺形が割当てられた単位プロセッサ
が該部分問題を実行するものとする。なお、四辺形の辺
又は頂点上の座標に関しては、それを共有する単位プロ
セッサのいずれが実行しても良いこととする。
さて、部分問題に対する矩形の割当てが問題の計算のた
めのプログラムにおいて指定されるとすると、部分問題
に対して割当てた計算資源の量即ち矩形の面積と実際に
必要な計算資源の量との間に不整合が行われることがあ
る。このような不整合は、単位プロセッサが実行すべき
計算量に不均衡をもたらす。負荷均衡方式においては、
このような不均衡を、単位プロセッサに割当てられた四
辺形の形状を変更することによって軽減する。第8図は
4つの単位プロセッサに関する初期的な四辺影領域の割
当てを、第9図は負荷の均衡のために変形された四辺影
領域の割当てを示す概念図である。第8図及び第9図に
おける同−符号及び第7図、第8図及び第9図における
同一符号は、それぞれ相当部分であることを示す。第8
図及び第9図における8は、4つの単位プロセッサPE
、j。
P Elj+1.  P Ei+I−j+及びP Ei
+Ijllに割当てられた四辺形が共有する頂点である
。頂点8は第8図における初期状態から、第9図におけ
る位置にする四辺影領域は変形し、例えばPE、jに対
応する四辺影領域の面積は減少し、PE、。Ij+1に
対応する四辺影領域の面積は増加する。面積の減少は負
荷の減少を、また面積の増加は負荷の増加を、それぞれ
もたらすので、4つの単位プロセッサの過去及び現在の
負荷の状況に応じ、四辺影領域を変更することにより負
荷の均衡を図ることができる。なお、この方法は4つの
単位プロセッサに関する負荷情報のみを用いて負荷の均
衡を図れることと、負荷均衡の結果が4つの単位プロセ
ッサにのみ影響し、他の単位プロセッサにその結果を通
知する必要がないことを、即ち制御の局所性という特質
があることを注意しておく。
さて、以上のような負荷均衡を繰り返すと、プロセッサ
平面と各単位プロセッサの対応関係は、−船釣には第1
0図に示すようなものとなる。同図において、第7図と
同一符号は相当部分を意味する。
次に、第11図は第6図に示した並列プロセッサの単位
プロセッサ5の従来の技術による構成例である。なお、
同図の構成は、木村康則らにより「マルチPSIシステ
ムとその接続方式」及び「マルチPSIのネットワーク
・ハードウェア構成」 (情報処理学会第33回全国大
会予稿集。
7B−1及び7B−2,情報処理学会、1986年10
月)に示されたものと本質的に同様である。
同図において第6図と同一符号は相当部分を意味する。
同図の9は単位プロセッサの処理装置であり、部分問題
の計算は処理装置において行われる。
10は隣接する単位プロセッサとの間の通信路6a及び
処理装置との間の通信路11aを介して伝達される情報
を、その情報に付された行先に従って隣接する単位プロ
セッサとの間の通信路6b又は処理装置との間の通信路
11bへ送出するスイッチ回路である。12は並列プロ
セッサ装置内における単位プロセッサの位置を保持する
レジスタであり、例えば単位プロセッサPE、jにおい
ては、i及びjの値が保持されている。
単位プロセッサ間で送受される情報は、第12図に示す
パケットの形式をとる。同図において13はパケットで
ある。14はパケットを伝達すべき単位プロセッサを指
定するフィールドであり、例えば単位プロセッサPEk
Lに伝達すべきパケットにおいては、k及びlの値が指
示されている。
15は送受する情報を指定した部分である。
第11図のスイッチ回路10は、レジスタ12に保持さ
れた単位プロセッサの位置i、jと、パケットのフィー
ルド14に指定された行先単位プロセッサに、fより、
パケットを送出すべき通信路を決定する。例えば、k=
iかつtt=jならば処理装置9へ、k>iならば単位
プロセッサP□、1jへ、k<iならば単位プロセッサ
pi−0へ、k=iかつ12>Jならば単位プロセッサ
P ij+1へ、k=iかつl<jならば単位プロセッ
サP 1j−1へ、それぞれパケットを送出する。
さて、このような従来の単位プロセッサから構成された
並列プロセッサ装置に負荷均衡方式を適用すると以下に
述べるような問題点がある。ある単位プロセッサで計算
されている部分問題が、さらにいくつかの部分問題に分
割され、その部分問題に割当てられた矩形の重心座標の
1つまたは複数が該単位プロセッサに対応する四辺形座
標に含まれていないとき、該単位プロセッサは、該重心
座標を含む四辺影領域に対応する単位プロセッサに対し
、そのような部分問題の実行を指令するための情報を伝
達しなければならない。しかるに、単位プロセッサとプ
ロセッサ平面の対応関係が第10に示すようなものであ
るとき、ある重心座標から、その座標を含む四辺影領域
に対応する単位プロセッサを特定するのは困難である。
実際、情報を送出する単位プロセッサに対応する四辺影
領域の情報のみから情報の伝達先の単位プロセッサを特
定するのは明らかに不可能である。情報を送出する単位
プロセッサが、全ての四辺影領域の情報1例えば全四辺
影領域の頂点座標を保持しているならば、例えば全ての
四辺影領域の頂点をX座標及びX座標について木構造状
にソートしておけば、任意の座標点がどの四辺影領域に
含まれているかを、オーダj!og”n(但し、nは頂
点の数)で判定できることが知られている。
しかしながら、上記の方法では全ての単位プロセッサが
全ての四辺影領域の頂点座標を保有することが必要であ
り、即ち第9図に示すような負荷均衡のための四辺影領
域の変更を行ったときに、全ての単位プロセッサに対し
てその結果を通知しなければならない。
〔発明が解決しようとする問題点3 以上述べたように、従来の単位プロセッサから構成され
た並列プロセッサ装置に対して負荷均衡方式を適用する
と、プロセッサ平面の座標値を用いた情報の伝達を行う
ためには各々の単位プロセッサが全ての単位プロセッサ
に関する四辺形の頂点座標を保持する必要があり、従っ
て負荷均衡を行った際にはその結果を全ての単位プロセ
ッサに通知しなければならない。このことは、本来4つ
の単位プロセッサにより局所的に行うことができる負荷
均衡方式の利点を大幅に減するものである。
本発明はかかる問題点を除去するためになされたもので
あり、各単位プロセッサが各々に対応する四辺影領域の
頂点座標のみから、特定の座標点を含む四辺影領域に対
応する単位プロセッサへ情報を伝達することができる単
位プロセッサを得ることを目的とする。
〔問題点を解決するための手段〕
本発明に係る情報伝送路決定方式は、部分問題に対応す
るプロセッサ平面1上の座標点Pが与えられて、その座
標点Pを含んでいる多角形7に対応する単位プロセッサ
5に情報を伝送する時、情報を伝送する単位プロセッサ
5に対応する多角形7の各々の辺と上記座標点Pとの距
離を計算し、距離が最小となる辺を共有する隣接の多角
形に対応する単位プロセッサ5に順次情報を伝送してい
くことにより目的の単位プロセッサ5にその情報を届け
ることを特徴とするものである。
〔作用〕
座標点Pを含んでいる多角形7に対応する単位プロセッ
サ5に情報を伝送する場合、最初に座標点Pと情報を送
出する単位プロセッサ5に対応する多角形7の各辺との
距離を計算する。そして距離が最小となる辺を共有して
いる多角形7に対応する隣接の単位プロセッサ5に情報
を伝送する。
これを順次繰り返して行くと最終的に目的の単位プロセ
ッサ5に情報が届けられる。
〔発明の実施例〕 以下、本発明の一実施例について説明する。第1図は第
6図に示した並列プロセッサの単位プロセッサ5の本発
明による構成を示したものであり、同図における同−符
号及び第11図と同一の符号は相当部分を示す。同図に
おいて16は単位プロセッサに対応する四辺形の4つの
頂点座標を保持するレジスタであり、4つの頂点座標は
信号線17を介して通信路決定回路18へ供給される。
通信路決定回路18は、通信路6aを介して入力される
パケットの行先がプロセッサ平面の座標値を用いて指定
されているときに、該座標値と信号線17より供給され
る四辺形の頂点座標より、該パケットを伝達すべき通信
路を決定し、信号線19を介してスイッチ回路20へ指
令する。
第2図はパケットの形式を示したものであり、第12図
と同一の符号は相当部分である。同図の21はフィール
ド22に指定されたパケットの行先がプロセッサ平面の
座標であるか、又は第12図の14と同様の単位プロセ
ッサを指定したものかを判別するためのフラグであり、
例えば前者の場合は値“1′を、後者の場合は値゛0゛
をとる。
第1図のスイッチ回路20は、パケットのフラグ21の
値を調べ、“0゛であるときは、第11図のスイッチ回
路10と同様の方法により、パケットを送出すべき通信
路を決定する。フラグ21が′1゛のときは、信号線1
9を介して通信路決定回路18から供給される指令に従
った通信路にパケットを送出する。
第3図は通信路決定回路により成される通信路の決定の
方法を示したフローチャートである。同図において記号
’ (X) ’ はXから成る集合を意味する。記号“
X 6 S ’ はXが集合Sの要素であることを示す
。記号Pは、行先として指定された座標点を示す。同図
ステップS1は座標点Pが単位プロセッサに対応する四
辺形に含まれるか否かの判定であり、Pが四辺形に含ま
れる場合は、当該単位プロセッサがパケットの行先であ
るので、ステップS2においてパケットを通信路11b
を介して処理装置9へ送出する指令を発する。Pが四辺
形に含まれない場合は、まずステップS3においてEI
を入力通信路6aに対応する四辺形の辺とし、ステップ
S4においてSを四辺形の辺のうちPとの距離が最小の
辺の集合とする。なお、辺のPの距離は、辺上の両端点
を含む全ての点とPとの距離の最小値として定義される
。次にステップS5において辺ETが集合Sの要素であ
るか否かを判定する。ElがSの要素でない場合は、ス
テップS6においてSの任意の要素に対応する通信路6
bにパケットを送出する指令を発する。
EIがSの要素である場合はステップS7においてEI
に隣接する辺のうちの1つをENとし、ステップS8に
おいてENがSの要素であるか否かを判定する。ENが
Sの要素である場合は、ステップS9においてENに対
応する通信路6bにパケットを送出する指令を発する。
ENがSの要素でない場合は、ステップSlOにおいて
Elに隣接する辺のうちENでない方の辺に対応する通
信路6bにパケットを送出する指令を発する。
第3図に示した方法によれば、パケットの出発点の単位
プロセッサに対応する四辺形をTo、パケットの伝達経
路上の単位プロセッサに対応する四辺形をT I、 T
 z、 ’−’、 T−とし、パケットはT、に対応す
る単位プロセッサから、Ti。1に対応する単位プロセ
ッサへ順次伝達されるとすると、豹      d  
 (Ti、P)   ≦ d   (Ti、1.P) 
 。
及び V・ 3・ 1、  J   d (Tt、P) <d (Ttや4
.P)であることが証明される。但し、d (T、P)
は四辺形Tの周及び内部の全ての点とPとの距離の最小
値である。上記の事実、即ちd (Ti、P)は必ず減
小することから、単位プロセッサの数が有限であれば、
パケットは必ず行先の単位プロセッサに到着することが
示される。また、プロセッサ平面の座標が整数で表現さ
れていれば、第3図のステップS1及びステップS4に
おいて必要な計算は整数の加減算9乗算及び大小比較で
あり、従って通信路決定回路18は、加減算器2乗算器
大小比較器などからなるデジタル回路により構成するこ
とができる。
なお、説明の簡単のために単位プロセッサが有する通信
路を4方向とし、単位プロセッサに対応する多角形を四
辺形としたが、該多角形の辺の数は任意であり、かつ単
位プロセッサごとに辺の数が異なっても良いことは言う
までもない。
〔発明の効果〕
以上説明したように、この発明は情報を伝送する単位プ
ロセッサに対応する多角形の辺と座標点Pとの距離を計
算して順次単位プロセッサに情報を伝送して行くことに
より目的の単位プロセッサに情報が届くようにしである
ので、各単位プロセッサは自己の単位プロセッサに対応
する多角形の頂点の位置の情報のみ格納しておけばよく
、負荷均衡方式の特質であるところの制御の局所性を損
なうことなく、プロセッサ平面上の座標値により行先を
指定された情報の伝達を行うことができるという効果が
ある。
【図面の簡単な説明】
第1図は本発明の一実施例である並列プロセッサ装置の
単位プロセッサの構成を示したブロック図、第2図は本
発明の一実施例である単位プロセッサ間を伝達されるパ
ケットの形式を示した図、第3図は本発明の一実施例で
ある単位プロセッサの通信路決定回路における処理を示
したフローチャート、第4図は並列プロセッサ装置によ
り計算される問題の構造を示した図、第5図は負荷均衡
方式におけるプロセッサ平面と部分問題の対応を示した
概念図、第6図は負荷均衡方式を適用できる並列プロセ
ッサ装置の構成の一例を示したブロック図、第7図はプ
ロセッサ平面と単位プロセッサの初期的な対応関係を示
した概念図、第8図及び第9図は動的な負荷均衡の方法
を示した概念図、第10図は動的な負荷均衡を行った場
合のプロセッサ平面と単位プロセッサの一般的な対応関
係を示した概念図、第11図は従来の単位プロセッサの
構成例を示すブロック図、第12図は従来の単位プロセ
ッサ間を伝達されるパケットの形式を示した図である。 1・・・プロセッサ平面、5・・・単位プロセッサ、1
6・・・レジスタ、18・・・通信路決定回路、20・
・・スイッチ回路。 特許出願人 工業技術院長 飯 塚 幸 三第  4 
 図 P 第 5  z −−、、。 第12図

Claims (1)

  1. 【特許請求の範囲】 計算すべき問題を複数の部分問題に分割し、分割した部
    分問題を複数の単位プロセッサに割り当てて並列的に問
    題を計算する場合、計算資源が稠密に分布した直交座標
    系を持つ有限の部分平面を複数の任意の多角形に分割し
    、分割した多角形を各々の単位プロセッサに対応させて
    、各単位プロセッサが担当する負荷の均衡を図る並列プ
    ロセッサ装置の情報伝送路決定方式において、 部分問題に対応する部分平面上の座標点Pが与えられて
    、その座標点Pを含んでいる多角形に対応する単位プロ
    セッサに情報を伝送する時、情報を伝送する単位プロセ
    ッサに対応する多角形の各々の辺と上記座標点Pとの距
    離を計算し、距離が最小となる辺を共有する隣接の多角
    形に対応する単位プロセッサに順次情報を伝送していく
    ことにより目的の単位プロセッサにその情報を届けるこ
    とを特徴とする情報伝送路決定方式。
JP31414087A 1987-12-14 1987-12-14 情報伝送路決定方式 Expired - Lifetime JPH01156860A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31414087A JPH01156860A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31414087A JPH01156860A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Publications (1)

Publication Number Publication Date
JPH01156860A true JPH01156860A (ja) 1989-06-20

Family

ID=18049709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31414087A Expired - Lifetime JPH01156860A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Country Status (1)

Country Link
JP (1) JPH01156860A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225134A (ja) * 2009-02-25 2010-10-07 Lstar Technologies Llc 実在のデータ又はモデル化されたデータを使用したマルチコアネットワークにわたるルーティング

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010225134A (ja) * 2009-02-25 2010-10-07 Lstar Technologies Llc 実在のデータ又はモデル化されたデータを使用したマルチコアネットワークにわたるルーティング
US8854379B2 (en) 2009-02-25 2014-10-07 Empire Technology Development Llc Routing across multicore networks using real world or modeled data

Similar Documents

Publication Publication Date Title
US8057307B2 (en) Handling of players and objects in massive multi-player on-line games
CN112564936B (zh) 基于出口对等工程的网络业务规划的可视化
CN106101232A (zh) 负载均衡方法及装置
CN112148492B (zh) 一种考虑多用户移动性的服务部署和资源分配方法
CN105979007A (zh) 加速资源处理方法、装置及网络功能虚拟化系统
WO2007132746A1 (ja) 処理装置
CN108629531A (zh) 货物运输方法和用于货物运输的装置
WO2021169393A1 (zh) 一种并行通信路由建立方法及系统
JPH07120410B2 (ja) 大規模並列アーキテクチャによる3次元物体の表示・操作システム及び方法
CN110544159A (zh) 一种地图信息处理方法、装置、可读存储介质和电子设备
JPH01156860A (ja) 情報伝送路決定方式
JP2020003848A (ja) 分散深層学習システム、分散深層学習方法、およびコンピューティングインタコネクト装置
CN115016947B (zh) 负载分配方法、装置、设备及介质
JP3504935B2 (ja) 図形処理方法
WO2001008104A1 (en) Method and apparatus for clipping a function
CN109949398A (zh) 粒子渲染方法、装置及电子设备
JPH01156861A (ja) 情報伝送路決定方式
JPH01156862A (ja) 情報伝送路決定方式
CN114697400A (zh) 服务调度方法、系统及vtep
JPH03232055A (ja) 並列プロセッサにおける負荷均衡方式
JPH09282287A (ja) 通信処理システム
JP2736879B2 (ja) 三次元図形データ削減方法
JPH05274277A (ja) 分子動力学計算装置
CN117648190A (zh) 一种基于实体负载的并行任务划分方法
Boukerche et al. Alternative approaches to multicast group management in large-scale distributed interactive simulation systems

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term