JPH01156862A - 情報伝送路決定方式 - Google Patents

情報伝送路決定方式

Info

Publication number
JPH01156862A
JPH01156862A JP62314142A JP31414287A JPH01156862A JP H01156862 A JPH01156862 A JP H01156862A JP 62314142 A JP62314142 A JP 62314142A JP 31414287 A JP31414287 A JP 31414287A JP H01156862 A JPH01156862 A JP H01156862A
Authority
JP
Japan
Prior art keywords
processor
unit
information
unit processor
polygon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62314142A
Other languages
English (en)
Inventor
Yasutaka Takeda
武田 保孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62314142A priority Critical patent/JPH01156862A/ja
Publication of JPH01156862A publication Critical patent/JPH01156862A/ja
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Multi Processors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、並列プロセッサ装置における情報の伝達経路
の決定方式に関するものである。
〔従来の技術〕
並列プロセッサ装置における問題の計算に際し、並列プ
ロセッサ装置の各単位プロセッサの負荷を均衡させる方
式の1つとして、近山隆による“Load Balan
cing in Very Large 5cale 
Multi −1’rocessor System’
s  ” (TM−276+IC0T Technic
a1Memorandam+ 1987)に以下の方式
(以後負荷均衡方式という)が示されている。第4図に
示すように問題Pが部分問題P、、P、、P3から成り
、部分問題PIが部分問題pHとP、□から、部分問題
Pgが部分問題Pz++  Pzz+  Pzs及びP
24から、部分問題P3が部分問題P11+P3□及び
P31から成るとき、問題Pを第5図に示す平面に対応
させる。即ち、同図において1は問題Pに対応し、計算
資源が稠密に分布した仮想的な平面であり、2次元直交
座標平面((x、y))の部分平面である(以下プロセ
ッサ平面という)。また、2゜3及び4はプロセッサ平
面を矩形に分割して部分問題P、、P2及びP3に割当
てたものであり、各部分問題は対応する矩形内の計算資
源を用いて計算されることを意味する。同様に2a及び
2bは部分問題P、及びptzに、3a、3b、3c及
び3dは、部分問題P!It  p2□、P23及びP
t4に、4a、4b及び4Cは部分問題P31+P3!
及びP33に、それぞれ割当てられた矩形である。各矩
形の面積は、各部分問題に割当てられた計算機資源の量
を抽象化したものであり、また矩形間の距離は部分問題
間の情報の送受に要する手間を抽象化したものである。
次に、第6図は負荷均衡方式を適用できる並列プロセッ
サ装置の一例である。同図において、5は単位プロセッ
サであり、この並列プロセッサ装置は、単位プロセッサ
PE、。〜PEO3,PE、0〜P’EI3. PEt
o〜PBzx、及びP E 30− P E 3.から
構成されている。6は単位プロセッサ間を接続する通信
路である。なお、単位プロセッサ間の通信は、通信経路
上に存在する単位プロセッサの数に比例した手間を要す
るものとする。
秋に、第7図は第6図に示した並列プロセッサ装置に負
荷均衡方式を適用したときの、各単位プロセッサとプロ
セッサ平面の対応関係を示した概念図である。同図にお
いて1はプロセッサ平面であり、7は各プロセッサに割
当てられた四辺影領域(ここでは矩形)である。四辺影
領域は部分問題を実行すべき単位プロセッサを指示する
ために用いられ、例えば部分問題に割当てられた矩形の
重心の座標を含む四辺形が割当てられた単位プロセッサ
が該部分問題を実行するものとする。なお、四辺形の辺
又は頂点上の座標に関しては、それを共有する単位プロ
セッサのいずれが実行しても良いこととする。
さて、部分問題に対する矩形の割当てが問題の計算のた
めのプログラムにおいて指定されるとすると、部分問題
に対して割当てた計算資源の量即ち矩形の面積と実際に
必要な計算資源の量との間に不整合が行われることがあ
る。このような不整合は、単位プロセッサが実行すべき
計算量に不均衡をもたらす。負荷均衡方式においては、
このような不均衡を、単位プロセッサに割当てられた四
辺形の形状を変更することによって軽減する。第8図は
4つの単位プロセッサに関する初期的な四辺影領域の割
当てを、第9図は負荷の均衡のために変形された四辺影
領域の割当てを示す概念図である。第8図及び第9図に
おける同−符号及び第7図、第8図及び第9図における
同一符号は、それぞれ相当部分であることを示す。第8
図及び第9図における8は、4つの単位プロセッサPE
i、。
P Eij+I+  P Ei+Ij及びP Ei+I
j+1に割当てられた四辺形が共有する頂点である。頂
点8は第8図における初期状態から、第9図における位
置に移動している。この結果各単位プロセッサに対応す
る四辺影領域は変形し、例えばPE、jに対応する四辺
影領域の面積は減少し、P E i + I j + 
1に対応する四辺影領域の面積は増加する。面積の減少
は負荷の減少を、また面積の増加は負荷の増加を、それ
ぞれもたらすので、4つの単位プロセッサの過去及び現
在の負荷の状況に応じ、四辺影領域を変更することによ
り、負荷の均衡を図ることができる。なお、この方法は
4つの単位プロセッサに関する負荷情報のみを用いて負
荷の均衡を図れることと、負荷均衡の結果が4つの単位
プロセッサにのみ影響し、他の単位プロセッサにその結
果を通知する必要がないことを、即ち制御の局所性とい
う特質があることを注意しておく。
さて、以上のような負荷均衡を繰り返すと、プロセッサ
平面と各単位プロセッサの対応関係は、−船釣には第1
0図に示すようなものとなる。同図において、第7図と
同一符号は相当部分を意味する。
次に、第11図は第6図に示した並列プロセッサの単位
プロセッサ5の従来の技術による構成例である。なお、
同図の構成は、木村康則らにより「マルチPSIシステ
ムとその接続方式」及び「マルチPSIのネットワーク
・ハードウェア構成」 (情報処理学会第33口金国大
会予稿集、7B−1及び7B−2,情報処理学会、19
86年10月)に示されたものと本質的に同様である。
同図において第6図と同一符号は相当部分を意味する。
同図の9は単位プロセッサの処理装置であり、部分問題
の計算は処理装置において行われる。
工0は隣接する単位プロセッサとの間の通信路6a及び
処理装置との間の通信路11aを介して伝達される情報
を、その情報に付された行先に従って隣接する単位プロ
セッサとの間の通信路6b又は処理装置との間の通信路
11bへ送出するスイッチ回路である。12は並列プロ
セッサ装置内における単位プロセッサの位置を保持する
レジスタであり、例えば単位プロセッサPE1Jにおい
ては、i及びjの値が保持されている。
単位プロセッサ間で送受される情報は、第12図に示す
パケットの形式をとる。同図において13はパケットで
ある。14はパケットを伝達すべき単位プロセッサを指
定するフィールドであり、例えば単位プロセッサPEk
tに伝達すべきパケットにおいては、k及びlの値が指
示されている。
15は送受する情報を指定した部分である。
第11図のスイッチ回路10は、レジスタ12に保持さ
れた単位プロセッサの位置i、jと、パケットのフィー
ルド14に指定された行先単位プロセッサに、1より、
パケットを送出すべき3J!l信路を決定する。例えば
、k=iかつ/=jならば処理装置9へ、kitならば
単位プロセッサP i+ljへ、k<iならば単位プロ
セッサP 1−1jへ、k=iかつl>jならば単位プ
ロセッサP ij+1へ、k=iかつl<jならば単位
プロセッサP 1j−1へ、それぞれパケットを送出す
る。
さて、このような従来の単位プロセッサから構成された
並列プロセッサ装置に負荷均衡方式を適用すると以下に
述べるような問題点がある。ある単位プロセッサで計算
されている部分問題が、さらにいくつかの部分問題に分
割され、その部分問題に割当てられた矩形の重心座標の
1つまたは複数が該単位プロセッサに対応する四辺形座
標に含まれていないとき、該単位プロセッサは該重心座
標を含む四辺影領域に対応する単位プロセッサに対し、
そのような部分問題の実行を指令するための情報を伝達
しなければならない。しかるに、単位プロセッサとプロ
セッサ平面の対応関係が第10図に示すようなものであ
るとき、ある重心座標から、その座標を含む四辺影領域
に対応する単位プロセッサを特定するのは困難である。
実際、情報を送出する単位プロセッサに対応する四辺影
領域の情報のみから情報の伝達先の単位プロセッサを特
定するのは明らかに不可能である。情報を送出する単位
プロセッサが、全ての四辺影領域の情報、例えば全四辺
影領域の頂点座標を保持しているならば、例えば全ての
四辺影領域の頂点をX座標及びX座標について木構造状
にソートしておけば、任意の座標点がどの四辺影領域に
含まれているかを、オーダllog”n (但し、nは
頂点の数)で判定できることが知られている。しかしな
がら、上記の方法では全ての単位プロセッサが全ての四
辺影領域の頂点座標を保有することが必要であり、即ち
第9図に示すような負荷均衡のための四辺影領域の変更
を行ったときに、全゛ての単位プロセッサに対してその
結果を通知しなければならない。
〔発明が解決しようとする問題点〕
以上述べたように、従来の単位プロセッサから構成され
た並列プロセッサ装置に対して負荷均衡方式を適用する
と、プロセッサ平面の座標値を用いた情報の伝達を行う
ためには各々の単位プロセッサが全ての単位プロセッサ
に関する四辺形の頂点座標を保持する必要があり、従っ
て負荷均衡を行った際にはその結果を全ての単位プロセ
ッサに通知しなければならない。このことは、本来4つ
の単位プロセッサにより局所的に行うことができる負荷
均衡方式の利点を大幅に減するものである。
本発明はかかる問題点を除去するためになされたもので
あり、各単位プロセッサが各々に対応する四辺影領域の
頂点座標のみから、特定の座標点を含む四辺影領域に対
応する単位プロセッサへ情報を伝達することができる単
位プロセッサを得ることを目的とする。
〔問題点を解決するための手段〕
本発明に係る情報伝送路決定方式は、各々の単位プロセ
ッサ5が自己の単位プロセッサ5に対応する多角形7の
頂点の座標から部分平面を所定の領域に分割した表18
を有し、部分問題に対応するプロセッサ平面1上の座標
点Pが与えられて、その座標点Pを含んでいる多角形7
に対応する単位プロセッサ5に情報を伝送する時、上記
表18と座標点Pとに基づいて座標点Pに最も近接する
多角形7のいずれか1つの辺を選択し、この選択した辺
を共有する隣接の多角形7に対応する単位プロセッサ5
に順次情報を伝送していくことにより目的の単位プロセ
ッサ5にその情報を届けることを特徴とするものである
〔作用〕
この発明にかかる単位プロセッサ5は各々自己の単位プ
ロセッサ5に対応する多角形7の頂点から計算された表
18を有する。
そして部分問題に対応するプロセッサ平面l上の座標点
Pが与えられて、その座標点Pを含んでいる多角形7に
対応する単位プロセッサ5に情報を伝送する時、上記表
18と座標点Pとに基づいて座標点Pに最も近接する多
角形7のいずれか1つの辺を選択し、この選択した辺を
共有する多角形7に対応する隣接の単位プロセッサ5に
情報を伝送する。このような伝送を繰り返して行くと最
終的に目的の単位プロセッサ5に情報が伝送される。
〔発明の実施例〕
以下、本発明の一実施例について説明する。第1図は第
6図に示した並列プロセッサの単位プロセッサ5の本発
明による構成を示したものであり、同図における同−符
号及び第11図と同一の符号は相当部分を示す。同図に
おいて通信路決定表18は、プロセッサ平面内の座標点
と該単位プロセッサに対応する四辺形の頂点座標から処
理装置9により計算された通信路の決定値が書かれてお
り、パケットの行先座標値を用いて通信路決定表を参照
することにより、該パケットを伝達すべき通信路が信号
′a19を介して決定される。
第2図はパケットの形式を示したものであり、第12図
と同一の符号は相当部分である。同図の21はフィール
ド22に指定されたパケットの行先がプロセッサ平面の
座標であるか、又は第12図の14と同様の単位プロセ
ッサを指定したものかを判別するためのフラグであり、
例えば前者の場合は値+11を後者の場合は値°0°を
とる。
第1図の通信路決定表18は、フラグ21の値により表
中の異なる部分が参照され、パケットの行先がプロセッ
サ平面の座標である場合も単位プロセッサを指定したも
のである場合も同様に通信路が決定される。
第3図+8)は処理装置9によって求められる通信路決
定表の値の計算方法を示したものである。同図において
第10図と同一の符号は相当部分である。同図において
四辺形A B CD 7 仲単位プロセッサに対応する
四辺形であり、線分23AE。
BF、BG、CH,CI、DJ、DK、ALは、四辺形
の頂点A、B、C,D24から四辺形の各辺25に対す
る垂線である。第3図(b)は、第3図(a)に相当す
るプロセッサ平面上の単位プロセッサの配置を示し、同
図中で第3図(al中で同一の符号は相当部分である。
パケット、の行先がプロセッサ平面の座標点で示される
パケットが、第3図(a)中の四辺形ABCD7に対応
する単位プロセッサから伝達される際に、該座標点が同
図プロセッサ平面中の領域a26に含まれる場合は辺A
D25に対応する通信路、即ち第3図(b)中の四辺形
7bに対応する単位プロセッサへの通信路を選択し、該
座標点が領域b27に含まれるとき第3図(b)中の四
辺形7cに対応する単位プロセッサへの通信路を選択し
、該座標点が領域c28に属するときには第3図(b)
中の四辺形7dに対応する単位プロセッサへの通信路を
選択し、該座標点が領域d29に含まれるときには第3
図(bl中の四辺形7eに対応する単位プロセッサへの
通信路を選択する。また、該座標点が第3図(al中の
領域e30に属する場合は頂点A24を含む辺AB又は
辺ADに対応する通信路、即ち第3図中)中の四辺形7
b又は7cに対応する単位プロセッサへの通信路のいず
れかを選択する。ただし、これらの通信路のうち該パケ
ットが送られて来た単位プロセッサへ戻る通信路は選択
から除く。以下同様にして、該座標点が領域f31.領
域g32.領域h33に属する場合は、各々第3図(b
)中の四辺形7C又は7d。
四辺形7d又は7e、四辺形7C又は7bの2つの通信
路のうち該パケットが後戻りするような通信路があれば
それを除いたなかからいずれかを選択し該パケットを伝
達する。
第3図(a)に示した方法に従えば、パケットの出発点
に対応する四辺形をTo、パケットの伝達経路上の単位
プロセッサに対応する四辺形をT、。
T、、−、T、、とし、パケットはT、に対応する単位
プロセッサからT i + 1に対応した単位プロセッ
サへ順次伝達されるものとし、四辺形Tの周及び内部の
全ての点とパケットの行先座標点Pとの最小距離をd 
(Ti、P)で表わすと、vi   d (Tz、 P
 ) ≦d (T=++、 P )及び vs 、 vjd (Tt、 P ) < d (Tt
+j、 P )であることが証明される。上記d (T
i、P)が必ず減小することから、単位プロセッサの数
が有限ならば、パケットは必ず行先の単位プロセッサに
到着することが示される。
さて、第1図中の通信路決定表18は機能的にはプロセ
ッサ平面の全座標点に対応したエントリを持つ2次元の
メモリであり、処理装置9は通信路決定表18中に第3
図(alで示されるプロセッサ平面の区分けをそのまま
書き込み、通信路決定表18中の第3図(a)の領域a
26に対応するエントリには第3図中)中の四辺形7a
と7bを結ぶ通信路の番号を、第3図(alの領域b2
7に対応するエントリには第3図(bl中の四辺形7a
と70を結ぶ通信路の番号を信号線18aを介して書き
、以下前述の方法により求めた各領域c、d、e、f。
g、  hに対応した通信路の番号を信号線18aを介
して通信路決定表に書(。四辺形ABCD内部のエント
リには処理装置への通信路の番号を書く。
パケットを伝達する通信路の決定は、該パケット先頭に
あるフラグ21及び行先座標点22を通信路決定表18
の参照アドレスとして通信路決定表を参照することによ
り、該表より読み出された通信路の番号が信号線19を
介してスイッチ回路20に送られることで行われる。
なお、説明の簡単のために単位プロセッサが有する通行
路を4方向とし、単位プロセッサに対応する多角形を四
辺形としたが、該多角形の辺の数は任意であり、かつ単
位プロセッサ毎に辺の数が異なっても良い。
〔発明の効果〕
以上述べたように、この発明は各々の単位プロセッサが
自己の単位プロセッサに対応する多角形の頂点の座標か
ら部分平面を所定の領域に分割した表を有し、部分問題
に対応する部分平面上の座標点Pが与えられて、その座
標点Pを含んでいる多角形に対応する単位プロセッサに
情報を伝送する時、上記表と座標点Pとに基づいて座標
点Pに最も近接する多角形のいずれか1つの辺を選択し
、この選択した辺を共有する隣接の多角形に対応する単
位プロセッサに順次情報を伝送していくことにより目的
の単位プロセッサにその情報を届けるので、負荷均衡方
式の特徴であるところの制御の局所性を損うことなく、
プロセッサ平面上の座標値により行先を指定された情報
の伝達を高速に行うことができる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例である並列プロセッサ装置の
単位プロセッサの構成を示したブロック図、第2図は本
発明の一実施例である単位プロセッサ間を伝達されるパ
ケットの形式を示した図、第3図(a)は本発明の実施
例である単位プロセッサの通信路決定表に書きこむ通信
路番号の求め方を示した図、第3図(b)は第3図(a
)に対応したプロセッサ平面での単位プロセッサの配置
例を示した図、第4図は並列プロセッサ装置により計算
される問題の構造を示した図、第5図は負荷均衡方式に
おけるプロセッサ平面と部分問題の対応を示した概念図
、第6図は負荷均衡方式を適用できる並列プロセッサ装
置の構成の一例を示したブロック図、第7図はプロセッ
サ平面と単位プロセッサの初期的な対応関係を示した概
念図、第8図及び第9図は動的な負荷均衡の方法を示し
た概念図、第10図は動的な負荷均衡を行った場合のプ
ロセッサ平面と単位プロセッサの一般的な対応関係を示
した概念図、第11図は従来の単位プロセッサの構成例
を示すブロック図、第12図は従来の単位プロセッサ間
を伝達されるパケットの形式を書いた図である。 1・・・プロセッサ平面、5・・・単位プロセッサ、1
6・・・レジスタ、18・・・通信路決定表、20・・
・スイッチ回路。 特許出腐り、 工業技術院長 飯 塚 幸 三第40 第 5 図 N        k           N   
      N   (Th\         r+
+j−〜        1%第 10  rlA /     /

Claims (1)

  1. 【特許請求の範囲】 計算すべき問題を複数の部分問題に分割し、分割した部
    分問題を複数の単位プロセッサに割り当てて並列的に問
    題を計算する場合、計算資源が稠密に分布した直交座標
    系を持つ有限の部分平面を複数の任意の多角形に分割し
    、分割した多角形を各々の単位プロセッサに対応させて
    、各単位プロセッサが担当する負荷の均衡を図る並列プ
    ロセッサ装置の情報伝送路決定方式において、 各々の単位プロセッサが自己の単位プロセッサに対応す
    る多角形の頂点の座標から部分平面を所定の領域に分割
    した表を有し、部分問題に対応する部分平面上の座標点
    Pが与えられて、その座標点Pを含んでいる多角形に対
    応する単位プロセッサに情報を伝送する時、上記表と座
    標点Pとに基づいて座標点Pに最も近接する多角形のい
    ずれか1つの辺を選択し、この選択した辺を共有する隣
    接の多角形に対応する単位プロセッサに順次情報を伝送
    していくことにより目的の単位プロセッサにその情報を
    届けることを特徴とする情報伝送路決定方式。
JP62314142A 1987-12-14 1987-12-14 情報伝送路決定方式 Expired - Lifetime JPH01156862A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62314142A JPH01156862A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62314142A JPH01156862A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Publications (1)

Publication Number Publication Date
JPH01156862A true JPH01156862A (ja) 1989-06-20

Family

ID=18049732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62314142A Expired - Lifetime JPH01156862A (ja) 1987-12-14 1987-12-14 情報伝送路決定方式

Country Status (1)

Country Link
JP (1) JPH01156862A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009187115A (ja) * 2008-02-04 2009-08-20 Internatl Business Mach Corp <Ibm> マルチノード・サーバシステム、負荷分散方法、リソース管理サーバ、およびプログラム
JP2010225134A (ja) * 2009-02-25 2010-10-07 Lstar Technologies Llc 実在のデータ又はモデル化されたデータを使用したマルチコアネットワークにわたるルーティング

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009187115A (ja) * 2008-02-04 2009-08-20 Internatl Business Mach Corp <Ibm> マルチノード・サーバシステム、負荷分散方法、リソース管理サーバ、およびプログラム
JP2010225134A (ja) * 2009-02-25 2010-10-07 Lstar Technologies Llc 実在のデータ又はモデル化されたデータを使用したマルチコアネットワークにわたるルーティング
US8854379B2 (en) 2009-02-25 2014-10-07 Empire Technology Development Llc Routing across multicore networks using real world or modeled data

Similar Documents

Publication Publication Date Title
US10839116B2 (en) Simulation systems and methods
JP3003418B2 (ja) プロセッサ間データ通信方法
US4956771A (en) Method for inter-processor data transfer
US10217184B2 (en) Programmable graphics processor for multithreaded execution of programs
US6088044A (en) Method for parallelizing software graphics geometry pipeline rendering
KR100862124B1 (ko) 하위 포트 카운트 메모리를 이용하여 멀티포트 메모리를시뮬레이션하는 시스템 및 방법
US20030005073A1 (en) Signal processing device accessible as memory
JP3416877B2 (ja) タスクを並列処理するための装置及び方法
JPH0749961A (ja) グラフィックアクセラレータの浮動小数点プロセッサ及びその浮動小数点機能を実行する方法
JPH05504644A (ja) 超並列処理システム用の通信構成の生成
JPH08161509A (ja) テクスチャ・マッピングを行うコンピュータ・システム
US5946004A (en) Enhanced function board for use in processing image data and image processing apparatus using the same
US8405665B2 (en) Programmable graphics processor for multithreaded execution of programs
CN116777725A (zh) 跨多个计算引擎的程序化控制的数据多播
CN110222410B (zh) 一种基于Hadoop MapReduce的电磁环境仿真方法
US6043825A (en) Method of displaying 3D networks in 2D with out false crossings
US10810031B2 (en) Dirty memory tracking with assigned devices by exitless paravirtualization
US8860737B2 (en) Programmable graphics processor for multithreaded execution of programs
MacDougall Instruction-level program and processor modeling
JPH01156862A (ja) 情報伝送路決定方式
US5842035A (en) Parallel computer utilizing less memory by having first and second memory areas
Kumar Optimizing communication for massively parallel processing
JPH01156860A (ja) 情報伝送路決定方式
JPH01156861A (ja) 情報伝送路決定方式
JP4352990B2 (ja) 3次元画像生成システム

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term