JPH05504644A - 超並列処理システム用の通信構成の生成 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 超並列処理システム用の通信構成の生成発明の背景 本発明は、一般的には、超並列処理システムに関し、より具体的には、この種の システムにおける処理ノード間でデータを受け渡しするための通信構成に関する 。

コンピュータは一般的に１つまたは２つ以上のプロセッサ、メモリ、および入出 カシステムから構成されている。メモリはデータとそのデータを処理するための 命令をストアしている。プロセッサは命令に従ってデータを処理し、処理を終え たデータをメモリにストアする。人ａカシステムはデータと命令をシステムにロ ードすることと、処理されたデータをシステムから取り出すことを容易にするも のである。

最新のコンピュータ・システムは大部分が「フォンノイマン」思想を基礎に設計 されている。つまり、各プロセッサはプログラム・カウンタをもち、プログラム ・カウンタは、その（つまり、プロセッサの）次の命令が入っているメモリ内の ロケーションを示している。ある命令の実行中に、プロセッサは次に処理すべき 命令のロケーションを示すようにプログラム・カウンタをインクリメントする。

このようなシステムにおけるプロセッサはデータや命令を共用することができる が、プロセッサ同士が望ましくない方法で干渉し合うのを防止するために、この ようなシステムは、プロセッサが別々の命令ストリーム、つまり、別々の命令列 を処理するような構成になっているのが代表的であり、プロセッサが秩序正しく データをアクセスできるようにする複雑なプロシージャを備えている場合もある 。

フォンノイマン型計算機では、ある命令ストリームの中の命令は、１つのデータ ・ストリームの中のデータを処理するために使用されている。この種の計算機は 、プロセッサが１つのときは、一般に５ＩＳＤ　（単一命令／単一データ）と呼 ばれ、プロセッサが複数のときは、ＭＩＭＤ　（複数命令／複数データ）と呼ば れている。

データ配列の処理といったように、ある種の計算では、複数のデータ・ストリー ムの中のデータを処理するために同じ命令を使用することが可能である。このよ うな計算では、５ＩＳＤ計算機は各データ・ストリームの中のデータについて同 じ演算または一連の演算を反復的に実行することになる。最近では、すべてのデ ータ・ストリームの中のデータを並列に処理する単一命令／複数データ（ＳＩＭ Ｄ）計算機が開発されている。ＳＩＭＤ計算機はデータ・ストリームのすべてを 並列に処理するので、このような問題は５ＩＳＤ計算機よりも高速に、ＭＩＭＤ 計算機よりも低コストで処理することができ、しかも同程度の並行処理が得られ る。

「メツセージ・パケットの経路指定方法と装置」に関する米国特許第４．５９８ ．４００号（１９８６年７月１日特許付与、Ｗ、　Ｄａｎｉｅｌ　Ｈｉｌｌｉｓ ）および「並列プロセッサ」に関する米国特許第４，８１４，９７３号（１９８ ９年３月２１日特許付与、Ｗ、　Ｄａｎｉｅｌ　Ｈｉｌｌｉｓ）（以下、ｒ　Ｈ ｉｌｌｉｓ特許」という）は、ホスト・コンピュータ、マイクロ・コントローラ および処理要素のアレイからなり、各処理要素はビット・シリアル・プロセッサ とメモリを備えているＳＩＭＤ計算機を開示している。この中で特に、ホスト・ コンピュータはマイクロ・コントローラに送られるコマンドを出力する。あるコ マンドの入力を受けると、マイクロ・コントローラはアレイに対して１つまたは ？Ｊ！数の］ＭＤ命令を送る。各々のＳＩＭＤ命令は、各処理要素のメモリにス トアされているデータに対して処理要素のすべてが同じ演算を実行できるように 作用する。

Ｈｉｌｌｉｓ特許に開示されているアレイは、さらに２つの通信構成を備え、処 理要素間のデータ転送を容易化している。一方の通信構成では、処理要素は、通 常のアレイ・パターンにおいて最寄りの隣接処理要素のうちの特定の処理要素に データを並列に送信できるようになっている。もう一方の通信構成は、処理要素 を多次元構造に実装している集積回路チップ相互間を接続するグローバル・ルー タと呼ばれており、任意の処理要素がシステム内の任意の他の処理要素にデータ を送信できるようにするものである。最初の通信構成はｒ　ＮＥＷＳＪと呼ばれ 、この構成では、処理要素はアレイ（配列）に編成され、マイクロ・コントロー ラの制御のもとで、処理要素のすべてが次元の１つに沿ったある選択方向にビッ ト・シリアル・データを一斉に送信し、また、同じ次元に沿った反対方向に処理 要素から送られてきたビット・シリアル・データを受信できるようになっている 。

他方、グローバル・ルータでは、データはメツセージの形体で送信され、各メツ セージはデータを受信する処理要素を識別するアドレスを収めている。処理要素 は、マイクロ・コントローラの制御の下でグローバル・ルータを経由して、メツ セージをビット・シリアル形式で一斉に送信することができるが、マイクロ・コ ントローラは、ＮＥＷＳ構成のようには、メツセージの宛先を制（卸していない 。しかし、アドレスと、各メツセージに入れて送ることができる他のメツセージ ・プロトコル情報は、各メツセージの中のアドレスを解読してメツセージをその 宛先に送るために必要な時間と同様に、オーバヘッドなって、データを送信でき る速度低下の原因になっている。

発明の要約 本発明はプロセッサ・アレイ内の処理ノード間でブタを転送することを容易にす る通信構成を生成するシステムを提供するものである。

以下要約して説明すると、本発明は、通信パターン情報を生成するシステムを提 供し、超並列プロセッサを形成するように所定のパターンに通信リンクで相互に 結合された処理ノード間で通信を行うことを容易化することを目的としている。

システムはマツピング要素と通信パターン情報生成要素を備えている。マツピン グ要素は、問題グラフからの問題頂点を超並列プロセッサの処理ノード上にマツ ピング（写像）し、このマツピングは、それぞれの問題頂点がマツピングされた 処理ノード間の通信に関連する遅延を表した通信コスト関数との関係で行われる 。通信パターン情報生成要素は、処理ノード上にマツピングされた問題頂点に関 連する通信パターン情報を生成し、この情報は処理ノード間のメツセージ転送を 指示する際に使用されて、問題グラフで定義された通信リンクを経由して処理ノ ード間でメツセージを転送することを容易にするものである。

図面の簡単な説明 本発明の特許請求の範囲に記載されている通りである。本発明の上述した利点と その他の利点は、以下に添付図面を参照してもっと分かりやすく説明する。

法例図面において、 第１図ないし第４Ｂ図は、本発明に従って構築されたシステムの動作を理解しや すくするために示したブロック図、フローチャートおよびデータ構造図である。

第５八図ないし第６Ｃ図は、本発明に従って構築されたシステムによって実行さ れる操作を示したフローチャートである。

第７八図ないし第７Ｃ図は、第５Ａ図ないし第６Ｃ図を参照して説明する動作を 理解しやす（するために示したデータ構造図である。

実施例の詳細な説明 １、序論 本発明による通信構成生成システムは、以前に引用したＨｉｌｌｉｓ特許で説明 されているシステムと同じように、超並列プロセッサにおける通信を向上させる ためのものである。

本発明によるシステムは、有限要素分析、流体の流れ分析、電子回路のシミュレ ーション、シミュレートしたニューラル・ネットワークといったように、配列要 素の固定パターンからとらえて問題を定義することができ、配列要素間の通信の ために定義された通信グラフが不規則であるが、固定的で、初めから分かってい るような問題の処理で利用すると、非常に便利なものである。

例えば、流体の流れ分析では、配列要素は空間中の固定点を表すことができ企の で、この分析によって、連続する時間の小刻みな変化における流体の流れの方向 と速度に関する情報を得ることができる。この連続する小刻みな時間変化を通し て分析を続けている間、空間中の上流点での処理結果は、下流点での処理に使用 される。下流点は、事実上、上流点に「依存」している。連続する時点での処理 を可能にするために、空間中の各点で生成された結果は、空間中の下流点を処理 する時に使用される。この種の分析での通信グラフは空間中の点間のパターンを 表し、このパターンは、事実上、流れ分析の対象となる点間に依存関係があるこ とを示している。

同様に、電子回路のシミュレーションでは、配列要素はシミュレートする回路内 の要素を表すことができるので、このシミュレーションによって、例えば、連続 する時点に回路要素の出力端子に現れる電圧や電流などの回路特性を得ることが できる。この連続する時点を通して分析を続けている間、各回路要素での処理結 果は、下流側の回路要素、すなわち、各回路要素の出力端子に接続された回路要 素の処理のために得られる。下流側の回路要素は、事実上、上流側の回路要素に 依存している。連続する時点での処理を可能にするために、各回路要素で生成さ れた結果は、下流側の回路要素の処理を容易にするために得られる。この種の分 析での通信グラフは、回路内の点間のパターンを表し、このパターンは、事実上 、シミュレーションの対象となる回路要素間に依存関係があることを示している 。

第１図は問題グラフ５であり、複数の問題頂点１０Ａ−１０Ｍ　（全体を符号１ ０（ｉ）で示している）がエツジ１１Ａ−１１Ｎ　（全体を符号１１（ｊ）で示 している）よって相互に結合されている状態を示している。各々の問題頂点１０ （ｉ）は、超並列プロセッサによる処理時に処理される配列内の点を表している 。例えば、流体の流れ分析例では、各問題頂点１０（ｉ）は、空間中の各点を表 している。同様に、電子回路のシミュレーション例では、各問題頂点１０（ｉ） は各回路要素を表している。

２つの問題頂点１０（ｉ）間の各エツジ１１　（ｊ）は、問題頂点１０（ｉ）で 表された配列転換の依存関係を表している。実際には、エツジ１１（ｊ）は処理 すべき配列の要素間のデータの通信を表している。例えば、流体の流れ分析では 、問題頂点１０（ｉ）は空間中の点を表し、エツジ１１（ｊ）は連続する時点に おける流体の流れ特性の判断を可能にするために必要な上流側の点と下流側の点 間のデータ通信のパターンを表している。同様に、電子回路のシミュレーション ではエツジ１１（ｊ）は連続する時点における必要な電気的特性の判断を可能に するそれぞれの回路素子間の通信パターンを表している。

前掲のＨｉｌｌｉｓ特許に説明されているように、このような処理を超並列プロ セッサで行うために、問題グラフ５の様々な要素がプロセッサ・アレイの各種処 理要素と関連づけられている。これは、問題グラフ５の要素をプロセッサ・アレ イ上に「マツピング」すると言われている。プロセッサ・アレイは、全体を符号 ２２（ｎ）で示している通信リンクで相互に結合された複数の処理要素２１Ａ〜 ２１Ｑ（全体を２１（ｍ）で示している）からなる配列２０（第１図）で表され ている。

Ｈｉｌｌｉｓ特許に記載されている超並列プロセッサでは、通信リンク２２（ｎ ）は多次元立方体の形体になっている。

通信構成生成システムでは、問題頂点１０（ｉ）をプロセッサ・アレイの各種処 理要素にマツピングすることによって、通信リンク２２　（ｎ）経由の通信を効 率化し、プロセッサ・アレイによる処理を高速化している。ある場合には、エツ ジ１１（ｊ）で結合された問題頂点１０（ｉ）を隣接の処理要素２１（ｍ）　、 つまり、通信リンク２２（ｎ）で結合された処理要素にマツピングすることが可 能である。しかし、多くの場合は、問題頂点、１０（ｉ）は隣接していない処理 要素２２　（ｍ）と関連づけられるので、その処理要素に接続されたそれぞれの エツジ１１　（ｊ）は複数の通信リンク２２（ｎ）と中間の処理要素２１（ｍ） によって表されることになる。システムには、処理要素２１（ｍ）間で通信を行 うために各処理要素で使用されるテーブルが用意されている。各処理要素にある テーブルは、１または２以上のメツセージ転送サイクル期間中に各データ項目を 特定の通信リンクと関係づけて、データを連続する処理要素間で転送することを 可能にして依存関係を実現するための項目を含んでいる。

先に進む前に、理解を容易にするために、本発明の１実施例のシステムが使用さ れているプロセッサ・アレイについて詳しく説明する。

コンピュータ・システムはマイクロ・コントローラ３５を備えており、これはホ スト３６によって制御され、コントローラの方は処理ノードの配列を制御し、第 １図には、処理ノードの１つ、つまり、処理ノード４０が示されている。処理を 遂行する時は、ホスト・コンピュータ３６からコマンドがマイクロ・プロセッサ ３５に送られる。コマンドを受けると、マイクロ・コンピュータ３５は処理とそ の他の操作を並列に制御する１つまたは２つ以上の命令あるいはその他の制判信 号詳を、処理ノードのすべてに同時並行に送ることができる。さらに、いくつか の処理ノード４０は前掲のＨｉｌｌｉｓ特許に記載されているように相互に結合 されて、処理ノード２１（ｍ）間のデータ転送を容易にしている。

第１図に示すように、処理ノード４０は２つの処理要素（ＰＥ）チップ４１Ｈと ４１Ｌ（全体を４１で示している）を備λており、これらのチップはデータ・バ ス４３を介して接続されている。１実施例では、データ・バスは３２本のデータ ・ラインＤ（３１：０）からなり、これらは、ＰＥチップ４１Ｈに接続された上 位データＤ（３１：１６）とＰＥチップ４１Ｌに接続された下位データＤ（４５ ：０）に分割されている。

各ＰＥチップ４１には、全体を４４で示した１組のシリアアル・プロセッサと全 体を４５で示したルータ・ノードが実装されている。シリアル・プロセッサはマ イクロ・プロセッサ３５からＳＰ　ｌＮ５ＴＲシリアル・プロセッサ命令を受け て動作して、メモリ４２にストアされているデータの処理を行う。各シリアル・ プロセッサ４４は全体を４９で示した関連のコンテキスト・フラグをもち、シリ アル・プロセッサがＳＰ　ｌＮ５ＴＲシリアル・プロセッサ命令信号によってイ ネーブルされる演算を実行するかどうかは、このフラグの条件によって決まる。

すなわち、シリアル・プロセッサによる処理は、関連のコンテキスト・フラグ４ ９の条件に基づ（条件付きになっている。各コンテキスト・フラグ４９の条件は 、例えば、関連のシリアル・プロセッサ４４によるその前の処理によって設定さ れる。

マイクロ・コントローラ５は、各セットが各仮想プロセッサに関連づけられた複 数セットの各データ項目を各メモリ１２に用意しておくことにより、シリアル・ プロセッサが多数の仮想プロセッサをエミュレートすることを可能にする。その 場合は、マイクロ・プロセッサ５はＳＰ　ｌＮ５ＴＲシリアル・プロセッサ命令 信号をなん度も出して、シリアル・プロセッサ１４（ｉ）がデータ項目のセット を逐次に処理するように並列にイネーブルする。シリアル・プロセッサ１４（ｉ ）は、プロセッサによってエミュレートされた各仮想プロセッサに関連づけられ たコテキスト・フラグをもっこともでき、特定のデータ・セットの処理をフラグ で条件づけることができる。

メモリ４２は、メモリ４２内の記憶場所を指定しているＳＥＬ　ＭＥＭ　ＡＤＲ Ｓ選択メモリ・アドレス信号とＳＥＬ　！ＩＩＥＭＡＤＲ３選択メモリ・アドレ ス信号で指定された記憶場所にデータをストアするのか、その場所から取り出す のかを指定したＭＥＭ　ＣＴＲＬメモリ制御信号を受けて動作する。ＳＥＬ　Ｍ ＥＭ　ＡＤＲ３選択メモリ・アドレス信号はマルチプレクサ４６から与えられ、 このマルチプレクサはマイクロ・コントローラ３５からのＭＥＭ　ＣＴＲＬメモ リ制回信号の制（卸を受けて動作する。マルチプレクサ４６はマイクロ・コント ローラ３５からのＭＣＭＥＭ　ＡＤＲＳマイクロ・コントローラ・メモリ・アド レス信号またはＩＮＤ　ＡＤＲ３選択メモリ・アドレス信号のどちらかをＳＥＬ 　ＭＥＭ　ＡＤＲ３選択メモリ・アドレス信号としてメモリ４２に結合する。

ルータ・ノードも、マイクロ・コントローラ３５からのＲＴＲＣＴＲＬルータ制 御信号を受けて動作して、データを収めたメツセージを一方の処理ノード４０か ら別の処理ノードに転送する。

本発明の１実施例では、各ＰＥチップ４１は１６のシリアル・プロセッサ４４を 備え、各プロセッサは、データ・バス４３のデータ・ラインの１つに関連づけら れている。すなわち、各シリアル・プロセッサ４４（ｉ）はデータ・ラインＤ（ ｉ）ビｉ”はセット（３１，、、、、Ｏ）からの整数である１の１つからデータ ・ビットを受け取り、そのデータ・ライン上にデータ・ビットを送出する。メモ リ４２は３２ビツト・スライスに編成された記憶場所をもち、各スライスは、マ ルチプレクサ４６からのＳＥＬ　ＭＥ！１！ＡＤＲ５選択メモリ・アドレス信号 の特定のバイナリ・コード値によって識別される。ＳＥＬ　ＭＥＭ　ＡＤＲ３選 択メモリ・アドレス信号の特定値によって識別されたメモリ内のスライスからデ ータを取り出して、送るときは、メモリ４２かうそのスライスのビット６１〜０ がそれぞれデータ・ラインＤ（３１）〜Ｄ（０）上に送出される。他方、ＳＥＬ 　ＭＥＭＡＤＲＳ選択メモリ・アドレス信号の特定値によって識別されたメモリ 内のスライスにデータをロードするときは、メモリ４２はビット６１〜０をそれ ぞれデータ・ラインＤ（３１）〜Ｄ（０）から受け取り、それらのビットをスラ イスのそれぞれのビットにロードする。

（以下余白） メモリ４２内のデータの多重ビット・ワードに対する処理をシリアル・プロセッ サを使用して行うために、マイクロ・コントローラ３５は、その値でメモリ４２ 内の連続する記憶場所を指定しているＳＥＬ　ＭＥＭ　ＡＤＲ３選択メモリ・ア ドレス信号、データのスライスを送信またはストアするようにメモリをイネーブ ルするＨＥＭ　ＣＴＲＬ制御信号、およびそれぞれの関連データ・ラインＤ（ｉ ）上のビットに対する必要な演算を実行するようにシリアル・プロセッサ４４を イネーブルするＳＰ　ｌＮ５ＴＲシリアル・プロセッサ命令の生成を繰り返して イネーブルする。従って、メモリ４２内のデータは２通りの見方で見ることがで きる。すなわち、（ｉ）１つはスライスから見た見方であり、これは、”５ＬＩ ＣＥ”印の矢印で示されており、ＭＥＭ　ＡＤＲＳメモリ・アドレス信号を受け て１つずつ、メモリ４２からデータ・バス４３上に送出される、あるいはデータ ・バス４３からメモリ４２によって受信されるデータの固定サイズ・ワード（「 データ・スライス」）を表している。（ｉｉ）もう１つはプロセッサから見た見 方であり、これは、”ＰＲＯ（：ＥＳＳＯＲ“印の矢印で示されており、個々の シリアル・プロセッサからアクセスできるデータ４２のメモリ４２内の編成を表 している。

各シリアル・プロセッサ４４（ｉ）と関連のメモリ４２部分によって、前述した 処理要素２１　（＋ａ）の１つが構成されている（第２図）。

すべての処理ノード４０のルータ・ノード４５は配列を構成するプロセッサ・ノ ード間のメツセージ転送を容易にするように相互結合されている。各メツセージ はメツセージを受け取る宛先となる処理ノート４０とシリアル・プロセッサ４４ （ｉ）を指定したアドレスとデータを含んでいる。本発明の１実施例では、前掲 のＨｉｌｌｉｓ特許に記載されているように、ルータ・ノードは多次元立方体の 形態に相互結合されている。各ルータ・ノード４５Ｈと４５Ｌは、マイクロ・コ ントローラ３５からのＲＴＲＣＴＲＬルータ制且信号の制御を受けて、他の処理 要素チップ４１上の他のルータ・ノード４５に、それぞれ符号ＨＣＣｊＨ（１１ ：Ｏ）およびＨＣ−０−Ｌ（１１：Ｏ）で示した複数の通信リンクを経由してメ ツセージを送信する。

さらに、各ルータ・ノード４５Ｈと４５１はそれぞれＨＣｊ−Ｈ（１１：Ｏ）と ＨＣ−Ｉ−Ｌ（１１：Ｏ）で示した通信リンクからメツセージを受信する。ルー タ・ノード４５は、メツセージが処理ノード４０上のシリアル・プロセッサ４４ （ｉ）あてであるかどうかを受信した各メツセージのアドレスから判断し、もし そうであれば、メツセージをデータ・バス４３のデータ・ラインＤ（ｉ）上に結 合し、そのデータ・バスを経由してメツセージを受け取るシリアル・プロセッサ はメモリ４２をアクセスする。マイクロ・コントローラ３５は、ＳＥＬ　ＭＥＭ 　ＡＤＲＳ選択メモリ・アドレス信号とＭＥＭ　Ｃ丁ＲＬメモリ制御信号の生成 をイネーブルして、メツセージからのデータをメモリ４２にストアすることを可 能にする。

各処理ノード４０に接続された各種通信リンクＨＣ−ＣｊＨ（１１：　Ｏ）、Ｈ Ｃ−０−Ｌ（１１：０）、ＨＣ−Ｉ−Ｌ（１１：０）およびＨＣｊ−Ｌ　（ｌ　 ｌ　：Ｏ）は、従来と同じ方法で他の様々な処理ノードと結合されて、多次元相 互結合を実現している。従ッテ、符号ＨＣ−０−Ｈ（１１：Ｏ）とＨＣ−０−Ｌ （１１：０）テ示した送出側通信リンクは、他の処理ノード４０のルータ・ノー ド４５側のＨＣｊ−Ｈ（１１：Ｏ）とＨＣ−Ｉ−Ｌ（１１：０）で示した様々な 到来側通信リンクに対応している。本発明の１実施例では、ルータ・ノード４５ Ｈと４５Ｌの回路は前掲のＨｉｌｌｉｓ特許に記載の回路と類似しているので、 詳細は省略する。

ルータ・ノード４５は、マイクロ・コントローラ３５の制御を受けて、１または ２以上のメツセージ・サイクル期間にメツセージ転送を行う。すなわち、１つの メツセージ転送操作は、ホスト３６からの１つのメツセージ転送コマンドを受け て開始された後、完了するまでに複数のメツセージ転送サイクルが必要になる。

各メツセージ転送サイクル期間に、各処理ノード４ｏは各々に接続された各通信 リンクを経由してメツセージを別の処理ノードに転送することができる。このよ うに転送された各メツセージごとに、宛先シリアル・プロセッサ４４（ｉ）が受 信側処理ノード４０に置かれていれば、メツセージを受信したルータ・ノードは メツセージに入っているデータをそこに転送する。すなわち、ルータ・ノードは ４５は、宛先シリアル・プロセッサに関連するデータ・ラインＤ（ｉ）上にデー タを結合して、プロセッサ形式でそれをメモリ４２にストアする。

他方、宛先シリアル・プロセッサ４４（ｉ）が受信側処理ノード４０に置かれて いない場合は、その処理ノード４０は、そのあとに続くメツセージ転送サイクル 期間にその処理ノードに接続された通信リンクを経由してメツセージを別の処理 ノード４０に転送する。最終的に、メツセージ転送操作時に転送されたメツセー ジのすべてがそれぞれの宛先シリアル・プロセッサに到着すると、その時点でメ ツセージ転送操作は終了する。

各メツセージ転送サイクル時に、マイクロ・コントローラ３５は、送出メツセー ジをストアすべきメモリ４２内の同じ記憶場所を識別する。従って、理解される ように、前掲のＨｉｌｌｉｓ特許に記載のシステムでは、複数のメツセージの宛 先シリアル・プロセッサ４４（ｉ）が同じである場合、ルータ・ノード４０が結 合操作を行わなければ、１つのメツセージ転送サイクル時に１つのメツセージし かそのシリアル・プロセッサに送ることができないので、後続のメツセージは後 続のメツセージ転送サイクル時に転送されることになる。

処理ノード４０は、スライス形式またはプロセッサ形式に編成されたメモリ４２ 内のデータを処理する補助プロセッサ５０と、補助プロセッサ５０とデータ・バ ス４３とのインタフェースとなるトランスポーザ・モジュール５１をもつことも できる。補助プロセッサ５０を、例えば浮動小数点数演算プロセッサにすれば、 浮動小数点データ形式のデータに対して算術論理演算を行うことができる。各種 処理ノード４０に置かれた補助プロセッサ５０とトランスポーザ・モジュール５ １はそれぞれマイクロ・コントローラ３５からのＰ　ｌＮ５ＴＲ補助プロセッサ 命令信号とＸＰＯＳＥＲＣＴＲＬ　）−ランスポーザ制御信号を受けて動作する 。マイクロ・コントローラ３５から出される他の制御信号の場合と同じように、 マイクロ・コントローラ３５はＡＰ　ｌＮ５ＴＲ補助プロセッサ命令信号とＸＰ Ｏ３ＥＲＣＴＲＬ　）−ランスポーザ制御信号をすべての処理ノードの補助プロ セッサ５０とトランスポーザ・モジュール５１に同時に送って、これらが同じ？ 寅算を同時に実行することを可能にする。

トランスポーザ・モジュール５１はいくつかのトランスポーザ回路５２Ａ〜５２ Ｍ（全体を５２で示している）を備えている。各トランスポーザ５２は入カマル チブレクサ５４から入力データを受け取って、書込みポインタ・レジスタ５５の 内容によって指定された複数のスロットの１つにそれをストアする。レジスタ５ ５には、関連のトランスポーザ５２内のスロットに各データ項目をストアする前 に、ポインタを入れておくことができる。別の方法として、いずれかのデータを 関連のトランスポーザ５２にロードする前に初期値をレジスタにロードしておき 、後続の各データ項目がそこにロードされるつどインクリメントさせることも可 能である。入力マルチブレクサ５４はＸＰＯＳＥＲ（：ＴＲＬ　トランスポーザ 制御信号の制御を受けて、データ・バス４３またはバス５６からのデータ信号を 選択的にトランスポーザ５２に結合する。バス５６には、補助プロセッサ５０か らの処理済みデータを表しているＡＰ　ＩＮ（６１：Ｏ）補助プロセッサ・イン 信号が搬送される。

トランスポーザ５２は、ＸＰＯＳＥＲＣＴＲＬ　トランスポーザ制御信号を受け て動作し、そこにストアされているデータのトランスポジションを生成する。ト ランスポーザ・モジュール５１は２つの出力マルチプレクサ６０と６１も備えて おり、これらもＸＰＯＳＥＲＣＴＲＬ　トランスポーザ制御信号の制御を受けて 、トランスポーズされたデータをバス６２上に転送するのを制御して、補助プロ セッサ５０に送り、あるいはデータ・バス４３上に転送するのを制（卸して、メ モリ４２にまたはＰＥチップ４１に送る。マルチプレクサ６０はトランスポーザ ５２の出力端子からデータ信号を受信し、トランスポーザの１つからの信号を選 択的にデータ・バス４３上に結合する。同様に、マルチプレクサ６１はトランス ポーザ５２の出力端子からデータ信号を受信し、トランスポーザ５２の１つから の信号を選択的にバス６２上に結合して、補助プロセッサに送信する。

処理ノード４０は、データ・バス４３と補助プロセッサ５０とを直接に結ぶ経路 （つまり、非トランスポーズ経路）も備λている。理解されるように、トランス ポーザ・モジュール５１は、プロセッサ形式でメモリ４２から送られてきて、デ ータ・バス４３の別々のライン上をシリアルに送信されるデータを、補助プロセ ッサ５０による処理に適した並列形式にトランスポーズすることを容易にする。

データがスライス形式でメモリにストアされているときは、トランスポーズを行 う必要はない。さらに、トランスポーザ・モジュール５１は、補助プロセッサ５ ０から処理済みデータを受信し、そのデータをプロセッサ形式でメモリ４２にス トアする必要があるときは、データをトランスポーズしてデータ・バス４３の所 定のライン上をシリアルに送信する。補助プロセッサ５０からの処理済みデータ をスライス形式でメモリ４２にストアする必要があるときは、データを補助プロ セッサ５０から非トランスポーズ経路を経由してメモリ４２に送ることができる 。

さらに、トランスポーザ・モジュール５１は、マルチプレクサ４６に結合される ＩＮＤ　ＭＥＭ　ＡＤＲ３間接メモリ・アドレス信号を出力するいくつかの構成 要素も備えている。この間接メモリ・アドレス指定機能によると、処理ノード４ ０は、ローカルに判断されたメモリ・アドレスを独自のメモリ４２に与えること ができるので、それぞれのメモリ内のアドレス指定される記憶場所を各種処理ノ ード４０間で異なるものにすることができる。トランスポーザ・モジュール５１ は、ベース・レジスタ６３から送られてきたＢＡＳＥ信号とマルチプレクサ６１ からの０ＦＦＳＥＴ信号を受けてＩＮＤ　ＭＥＭ　ＡＤＲ５間接メモリ・アドレ ス信号を出力する加算器６２を備えている。従って、０ＦＦＳＥＴ信号をトラン スポーザ５２の１つの出力またはデータ・バス４３上の信号に対応させろことが 可能である。ベース・レジスタ６３と最大オフセット・レジスタ６５には、マイ クロ・コントローラ３５からのＸＰＯＳＥＲＣＴＲＬ　トランスポーザ制御信号 を受けて、データ・バス４３経由で送られてき値が別々に入る。

比較回路６６は、マルチプレクサ６１からのバイナリ・コード値がレジスタ６５ からのＭＡＸ　０ＦＦＳＥＴ信号のバイナリ・コード値を越えているかどうかを 判断して、０ＦＦＳＥＴ信号から得たオフセットが最大オフセット・レジスタ６ ５で示された最大オフセット以下であるかどうかを示すＧＯＭＰ　ＯＫ比較状況 信号を出力する。０ＦＦＳＥＴ信号の値が最大オフセット・レジスタ６５に入っ ている最大オフセットを越えていることをＣＯＭＰ　ＯＫ比較状況信号が示して いるときは、マイクロ・コントローラ６６は、ＩＮＤ　ＭＥＭ　ＡＤＲＳ間接メ モリ・アドレス信号が示している記憶場所にストアすることを禁止する。

トランスポーザ・モジエール５１は、最初にスライス形式でメモリにストアされ ていたトランスポーズ済みデータを得るためにも使用される。これは、処理要素 ４１のルータ・ノード４５から送信されるもので、メツセージ転送サイクル時に ルータ・ノード４５間を相互に結合している各種通信リンク経由で処理ノード４ ０間でデータをスライス形式で転送できるようにする。この操作を可能にするた めに、マイクロ・コントローラ３５は処理ノード４０が送受信を同時にできるよ うにするので、各処理ノード４０に置かれたトランスポーザ・モジュール５１の トランスポーザの１つ、つまり、トランスポーザ５２（ｉ）は送信トランスポー ズと指名されて、送信用に使用され、別のトランスポーザ、つまり、トランスポ ーザ５２（ｉ）は受信トランスポーズと指名されて、受信用に使用される。

データ・スライスが処理ノード４０間で転送されるときの操作について、それぞ れデータの送受信の説明図である第３Ａ図と第３Ｂ図、およびそれぞれ送信トラ ンスポーズ５２（ｉ）と受信トランスポーズ５２（ｊＪ内のデータの編成を示し た図である第４Ａ図と第４Ｂ図を参照して詳しく説明する。予備的に、処理ノー ド４０間のデータ・スライスの転送は、一般的に４つのシーケンスで行われる。

最初は、マイクロ・コントローラ３５は、一連の繰返しで、処理ノード４０が一 斉に送信データ・ポインタをメモリ４２からポインタ・トランスポーザ５２　（ ｋ）　として示されている第３のトランスポーザに転送することを可能にする（ 第３Ａ図中のステップ１０１と１０２）。

送信データ・ポインタは、プロセッサ形式でメモリ４２にストアされており、メ ツセージ転送時に転送されるデータからなるデータ転送バッファのメモリ４２内 のスライスを指示している０本発明の１実施例では、各送信データ・ポインタは データ転送バッファのベースからのオフセットからなっている。

送信データ・ポインタがポインタ・トランスポーザ５２（ｉ）にロードされると 、マイクロ・コントローラ３５は、処理ノードが一斉に送信データ・ポインタを 使用して、それぞれの送信トランスポーザ５２（ｉ）にロードすべきそれぞれの メモリ４２内のスライスを繰り返して指定できるようにする（ステップ１０３と １０４　＞　、そのあと、マイクロ・コントローラ３５は、処理ノード４０がそ れぞれの送信トランスポーザ５２（ｉ）にあるデータを通信リンクを経由して繰 り返し送信し、同時に受信し、受信したデータを受信トランスポーザ５２（ｉ） にロードすることを可能にする（第３八図中のステップ１０５〜１０７および第 ３Ｂ図中のステップ１１１〜１１４）。

受信トランスポーザ５２　（ｉ）がいっばいになると、マイクロ・コントローラ ３５は、一連の繰り返しで、処理ノード４０が受信トランスポーザ５２（ｉ）の 内容をそれぞれのメモリ４２内の転送データ・バッファに転送することを可能に する（第３Ｂ図中のステップ１１６と１１７）。

各メツセージ転送サイクル時に、転送データ・バッファにストアされているデー タは、前のメツセージ転送サイクル時に使用されたアドレスより上のメモリ４２ 内のアドレスにストアされる。このシーケンスは、メツセージ転送操作が完了す るまで、連続するメツセージ転送サイクルの各々で繰り返される。

より具体的に説明すると、第２図と第３Ａ図に示すように、初期状態では、メモ リ４２には送信データ・ポインタじＸＭＩＴ　ＤＡＴＡ　ＰＴＲ３”）のテーブ ルと送信すべきデータ・スライスがストアされている転送データ・バッファじＸ ＦＥＲＤＡＴＡ”）が！かれている。送信データ・ポインタ・テーブルには、メ ツセージ転送サイクル時に送信トランスポーザ５２（ｉ）内のスロットと呼ばれ る連続する記憶場所にストアすべきスライスを収めている転送データ・バッファ 内の記憶場所を指しているポインタが入っている。第４Ａ図を参照して以下に説 明するように、各メツセージ転送サイクル期間、転送データ・バッファからのス ライスが送信トランスポーザ５２（ｉ）のスロットにロードされるときの順序に よって、バス４３のどのデータ・ラインＤ（ｉｌ上で送信トランスポーザが各デ ータ・スライスを結合するかが事実上決まり、これによって、各データ・スライ スが送信される時の特定の通信リンクＨＣ−０−Ｈ（１１：Ｏ）またはＨＣ−０ −Ｌ（１１：Ｏ）が選択される。通信リンクは配列の中の異なるプロセッサに接 続されているので、メツセージ転送サイクル時に送信された送信データからなる 各データ・スライスを受信する処理ノードは、送信データ・ポインタによって事 実上選択される。

上述したように、マイクロ・コントローラ３５は、ポインタ・トランスポーザ５ ２　Ｆｋ）と送信トランスポーザ５２（ｉ）の両方のローディングを一連の繰り 返しで行うことを可能にする。ポインタ・トランスポーザ５２（ｋ）をローディ ングするときは、マイクロ・コントローラ３５は、各繰返し時に、ＭＣＭＥＭ　 ＡＤＲＳマイクロ・コントローラ・メモリ・アドレス信号、ＭＥＭ　ＣＴＲＬメ モリ制御信号およびＸＰＯＳＥＲＣＴＲＬ　トランスポーザ制御信号を発生し、 これらの信号により、各処理ノード４０では、（１）メモリは送信データ・ポイ ンタからのスライスをデータ・バス４３上に結合し、（２）トランスポーザ・モ ジュール５１はデータ・バス４３上のスライスをポインタ・トランスポーザ５２ 　（ｋ）の次のスロットにロードする（ステップ１０１）。各繰返し時、ＭＣＭ ＥＭ　ＡＤＲＳマイクロ・コントローラ・メモリ・アドレス信号はメモリ４２内 のスライスを指しており、ＭＥＭ　ＣＴＲＬメモリ制御信号はマルチプレクサ４ ６がＭＣＭＥＭ　ＡＤＲＳマイクロ・コントローラ・メモリ・アドレス信号をメ モリ４２に対するＳＥＬ　ＶＩＥ！Ａ　ＡＤＲ３選択メモリ・アドレス信号とし て結合するようにイネーブルする。

最初の繰返しでは、ステップ１０１時に、マイクロ・コントローラはポインタ・ トランスポーザ５２（ｋ）に関連するポインタ・レジスタ５５（ｋ）を初期化す るＸＰＯＳＥＲＣＴＲＬ信号を発生して、最初のスライスがポインタ・トランス ポーザ５２（ｋ＋の最初のスロットにロードされるようにイネーブルする。後続 の繰返し時には、　ＸＰＯＳＥＲＣＴＲＬ　トランスポーザ制御信号は、連続す るスライスがポインタ・トランスポーザ５２　（ｋ）の連続するスロットにロー ドされるように、ポインタ・レジスタ５５（ｋ）の内容がインクリメントされる ようにイネーブルする。ステップ１０１に続いて、マイクロ・コントローラ３５ は処理ノード４０のポインタ・トランスポーザ５２（ｋ）がいっばいになったか どうかを判断する（ステップ１０２）。いっばいでなければ、マイクロ・コント ローラ３５はステップ１０１に戻って、別の繰返しを実行する。理解されるよう に、マイクロ・コントローラ３５はカウンタ（図示せず）をもっており、ステッ プ１０１を実行するたびにカウンタをインクリメントし、ポインタ・トランスポ ーザがいっばいであるかどうかをステップ１０２で判断する時にカワンタの値を 使用する。

（以下余白） ポインタ・トランスポーザがいっばいであるとマイクロ・コントローラ３５がス テップ１０２で判断したときは、一連の繰返しを実行し、処理ノード４ｏにおい て並列に、それぞれのポインタ・トランスポーザの内容を使用して、それぞれの 送信トランスポーザ５２　（ｉ）をロードするようにイネーブルする。最初は、 マイクロ・コントローラは、処理ノード４０がそれぞれのベース・レジスタ６３ の中の転送データ・バッファのベースを指しているポインタを並列にロードする ことを可能にする。各繰返し時に、マイクロ・コントローラ３５はＭＥＭ　ＣＴ ＲＬメモリ制御信号とＸＰＯＳＥＲＣＴＲＬ　トランスポーザ制御信号を発生し 、これらの信号を受けると、各処理ノード４０において、（１）ポインタ・トラ ンスポーザ５２（ｋ）は送信データ・ポインタを構成するトランスポーズ・ワー ドを加算器６３０入力に結合し、この加算器の出力は、それぞれのメモリ４２の 転送データ・バッファにあるスライスの記憶場所を指示するＩＮＤ　ＭＥ！１Ｉ ＤＲ３間接メモリ・アドレス信号からなっている。（２）マルチプレクサ４６は 、ＩＮＤ　ＭＥＭ　ＡＤＲ３間接メモリ・アドレス信号をＳＥＬ　ＭＥＭ　ＡＤ Ｒ５選択メモリ・アドレス信号としてメモリに結合することにより、メモリ４２ はその信号によって指定されたデータ・スライスをデータ・バス４３上に結合す る。（３）トランスポーザ・モジュール４２はデータ・バス上のスライスを送信 トランスポーザ５２　（ｉ）の次の記憶場所にロードする（ステップ１ｏ３）。

データ・スライスを送信トランスポーザ５２（ｉ）にロードすることを可能にし た後、マイクロ・コントローラ３５は、送信トランスポーザ５２（ｉ）がいっば いになったかどうかを判断する（ステップ１０４）。つまり、通信リンクＨＣ− ０−Ｈ（１１：０）とＨＣ−０−Ｌ　（１１：　０）の各々上を送信できるデー タ・スライスが送信トランスポーザ５２（ｉ）にあるかどうかを判断する。もし なければ、マイクロ・コントローラはステップ１０３に戻り、別の繰返しを開始 する。送信トランスポーザがいっばいであるとマイクロ・コントローラ３５が判 断した時は、ステップ１０５に進んでそこからデータを送信することを開始する 。

最初の繰返しでは、ステップ１０３において、マイクロ・コントローラ３５は送 信トランスポーザ５２　（ｉ）に関連するポインタ・レジスタ５５（ｉ）を初期 化するＸＰＯＳＥＲＣＴＲＬ信号を発生し、最初のスライスが送信トランスポー ザ５２（ｉ）の最初のスロットにロードされるようにする。後続の繰返しでは、 ＸＰＯＳＥＲＣＴＲＬ　トランスポーザ制御信号を受けると、連続するスライス が送信トランスポータ５２（ｉ）の連続するスロットにロードされるように、ポ インタ・レジスタ５５（ｉ）の内容がインクリメントされる。以上から理解され るように、マイクロ・コントローラ３５はカウンタ（図示せず）をもち、このカ ウンタはステップ１０３を実行するたびにインクリメントし、ポインタ・トラン スポーザがいっばいになったかどうかをステップ１０４で判断する際にカウンタ の値が使用される。

先に進む前に、理解を容易にするために、送信トランスポーザ５２（ｉ）がいっ ばいになった後のその内容について説明する。第４Ａ図に示すように、送信トラ ンスポーザは一連のスロット７０（０）〜７０（３１）　（全体を７０（ｉ）で 示している）を備えており、各スロットはデータ・バス４３を構成するデータ・ ライン（３１：Ｏ）上を送られてきた１つのデータ・スライスをストアしている 。データ・スライスがストアされているスロット７０（ｉ）は送信書込みポイン タ・レジスタ５５（ｉ）にストアされているポインタによって指示されている。

上述したように、各繰返し時に、レジスタ５５（ｉ）に入っているポインタは、 ステップ１０１で初期化またはインクリメントされてから、ステップ１０３でス ロットのローディングが行われる。

本発明の１実施例では、送信トランスポーザ５２（ｉ）がいっばいになるのは、 大部分のスロット７０（０１〜７０（１１）とスロット７０（１６）〜７０　（ ２７）にデータ・スライスが入っている時である。各ＰＥチップ４１に置かれて いるルータ・ノード４５Ｌと４５Ｈの各々は２４の出力通信リンクＨＣ−０−Ｌ （１１：０）とＨＣ−０−Ｈ（１１：Ｏ）に接続されているので、この実施例で は、スロット７０　（０）〜７０（１１）および７０（１６）〜７０（１７）と いったように、２４個のスロットだけからのデータ・スライスは同時に送信する ことができる。この場合は、送信トランスポーザ５２　（ｉ）は第４Ａ図に示す ように、通信リンクの各々を経由して送信すべきデータ・スライスを収容してい る。データ・スライスが他のスロット５０（ｉ）にストアされている場合は、こ の実施例では送信されない。理解されるように、コンピュータ・システムでどの ような計算が実行されているかに応じて、送信トランスポーザ５２（ｉ）は「い っばいである」とみなされ、送信すべきデータ・スライスを収めているスロット がスロット５０（０）〜５０（１１）および５０（１１）〜５０（２７）のすべ て以下であれば、その送信が行われる。

再び第３Ａ図に示すように、送信トランスポーザがいっばいになったとマイクロ ・コントローラ３５が判断すると、一連の繰返しを開始する。各繰返しはステッ プ１０５〜１０７からなり、通信リンクを経由して送信トランスポーザ５２（ｉ ）からデータが送信される。この操作では、マイクロ・コントローラ３５は送信 トランスポーザ５２　（ｉ）にストアされているデータ・スライスのすべてから 同時に順次ビットが送信されるように繰り返し制御する。すなわち、各繰返し“ ｉ“時に、マイクロ・コントローラ３５はＸＰＯＳＥＲＣＴＲＬ　トランスポー ザ制御信号を発生し、この信号の制御を受けて、送信トランスポーザ５２（ｉ） は送信トランスポーズ・ワードをマルチプレクサ６０を経由してデータ・バス・ ライン４３上に結合する（ステップ１０６）。繰返し”ｉ“時の送信トランスポ ーズ・ワードは送信トランスポーズ内のスロット５０［）のすべてに入っている ”１番目”のビットからなっている。第４Ａ図に示すように、各繰返し時に、ス ロット５０（ｉ）からのデータ・ビットはデータ・バス４３のデータ・ラインＤ （ｉ）上に送出される。

データがデータ・バス４３上に送信されれると、マイクロ・コントローラ３５は ＲＴＲＣＴＲＬ制御信号を発生し、この信号により、ルータ・ノード４５Ｈと４ ５Ｌ（第２図）はラインＤ（１１：０）とＤ（１６：２７）上のビットを通信リ ンクＨＣ−０−Ｌ（１１：０）とＨＣ−０−Ｈ（１に〇）上に送出する（ステッ プ１０６）。そのあと、マイクロ・コントローラ３５はデータのすべてが送信ト ランスポーザ５２（ｉ）から送出されたかどうかを判断する（ステップ１０７） 。もし送出されていなければ、ステップ１０４に戻って、次の送信トランスポー ズ・ワードの送信をイネーブルする。他方、データがすべて送信トランスポーザ から送イ言されたとマイクロ・コントローラ３５が判断した時は、送信シーケン スを終了する（ステップ１０８）。

理解されるように、データを送信トランスポーザ５２（ｉ）から送信するために 必要になるステップ１０４〜１０７の繰返し回数は、送信トランスポーザ５２（ ｉ）にストアされたデータ・スライスの中のビット数に対応している。送信トラ ンスポーザ５２（ｉ）から送信できる送信トランスポーズ・ワードの最大数は蓬 信されるデータ・スライスのビットの最大数に対応しており、本発明の１実施例 では３２ビツトになっている。従って、データがすべて送信トランスポーザから 送信されたかどうかを判断する時（ステップ１０４）、マイクロ・コントローラ ３５は繰返しカウンタを使用してステップ１０４〜１０７の繰返し回数をカウン トし、繰返しカウンタがデータ・スライスの中のビット数に対応する値までカウ ントしたとき、あるいは送信すべきビット数が全部でない場合には送信すべきビ ット数に対応する値までカウントしたとき終了することができる。

送信されたデータを受信した時マイクロ・コントローラ３５によってイネーブル されるシーケンスを第３Ｂ図および第４Ｂ図を参照して説明する。図に示すよう に、マイクロ・コントローラ３５は処理ノード４０による送受信をインタリーブ 方式でイネーブルする。つまり、マイクロ・コントローラ３５がある繰返し時に トランスポーズ・ワードのビットを通信リンクＨＣＪ−Ｈ（１１：０）とＨＣ− ０−Ｌ（１１：Ｏ）上に送信するように処理ノード４０のルータ・ノード４５Ｈ と４ＳＬをイネーブルするときは、受信シーケンスの同じ繰返し時に通信リンク ＨＣ−Ｉ−Ｈ（１１：０）とＨＣ−Ｉ−Ｌ（１１：Ｏ）からビットを受信するよ うに処理ノード４０もイネーブルする。従って、第３Ｂ図に示す受信シーケンス の少な（とも一部は、第３Ａ図に示す送信シーケンスと同時に行われることにな る。

第３Ｂ図に示すように、通信リンクからビットを処理ノード４０が受信すること は、ステップ１１２〜１１５からなる一連の繰返しで行われる。すなわち、各受 信繰返しは、送信繰返し時にデータ・ビットが通信リンク上に結合された後行わ れる（第３Ａ図中のステップ１０５〜１０７）。これにより、処理ノード４０は 送信繰返し時にそこに送られてくるビットを受信することができる。後続の受信 繰返し時に、処理ノード４０はそこに接続された他の処理ノードからデータ・ス ライスの後続のビットを受信する。連続する繰返しでは、各処理ノード４０は通 常、受信トランスポーザ５２（ｊ）の連続するスロットにビットをストアする。

従って、初期状態では、マイクロ・コントローラ３５はＸＰＯＳＥＲＣＴＲＬ　 トランスポート制（和信号を発生し、この信号により、各処理ノード４０に！か れたトランスポーズ・モジュールは、受信トランスポーザ５２（ｊ）の最初のス ロットを指すように、その書込みポインタ・レジスタ５５（ｊ）を初期化する（ ステップ１１１）。

各処理ノード４０の書込みポインタ・レジスタ５５（ｊ）の初期化を終えると、 マイクロ・コントローラ３５は各々がステップ１１２〜１１５からなる順次受信 繰返しを開始し、受信したデータを受信トランスポーザ５２　（ｊ）にロードす る。各繰返し時に、マイクロ・コントローラ３５はＲＴＲＣＴＲＬルータ制御信 号を発生し、この信号によって、処理ノード４０のルータ・ノード４５Ｈと４５ Ｌはそれぞれ通信リンクＨＣｊ−Ｈ（１１：Ｏ）とＨＣ−Ｉ−Ｌ　（１１：　Ｏ ）上のデータ・ビットを受信し、そのビットをデータ・バス４３のラインＤ（２ ７：１６）とＤ（１１：０）上に結合する（ステップ１１２）。そのあと、マイ クロ・コントローラ３５はＸＰＯＳＥＲＣＴＲＬ制御信号を発生し、その信号に よって、マルチプレクサ５４（ｊ）はデータ・バス４３のラインＤ（３１：０） 上の信号を受信トランスポーザ５２　（ｊ）に結合し、受信トランスポーザ５２ （ｊ）は書込みポインタ・レジスタ５５（ｊ）の内容で指定された受信トランス ポーズ５２（ｊ）のスロットに信号をストアする（ステップ１１３）。

第４Ｂ図に示すように、送信トランスポーザ５２（ｉ）の場合と同じように、受 信トランスポーザ５２（ｊ）はスロット６０（０）〜６０（６１）　（全体を符 号６０（ｉ）で示している）で示した複数のスロットを備えている。受信トラン スポーザ５２　（ｉ）のスロット６０（ｉ）には、”１番目−の受信繰返し時に 受信されたデータ・ビットがロードされる。後続の繰り返しでは、通信リンクＨ Ｃｊ−Ｈ（１１：　Ｏ）とＨＣ−Ｉ−Ｌ（１１：０）の各々からのビットは連続 するスロット６０内の連続するビット記憶場所に結合される。従って、第４Ｂ図 に示すように、そこに接続された処理ノード４０からのデータ・スライスは受信 トランスポーザ５２　（ｊ）の連続するスロット内の同じビット記憶場所に入っ ている。理解されるように、受侶トランスポーザ５２　（ｊ）から送られる各ト ランスポーズ・ワードは連続するスロット６０内の同じビット記憶場所からのビ ットからなり、これらは、上述したように、処理ノード４０に送られたデータ・ スライスの連続するビットに対応している。従って、受信トランスポーザにあっ て、下述するように、受信側処理ノード４ｏのメモリ４２にデータ・スライスと してストアされるトランスポーズ・ワードは、受信側処理ノードにデータ・スラ イスを送った処理ノード４０のメモリ４２に入っているデータ・スライスに対応 している。

再び第３Ｂ図に示すように、ステップ１１３を終えると、マイクロ・コントロー ラ３５は、処理ノード４０ｉＩ：ｆｉかれた受信トランスポーザがいっばいにな ったかどうかを判断しくステップ１１４）、いっばいでなければ、処理ノード４ ０がそのレジスタ５５　（ｊ）にストアされている受信書込みポインタをインク リメントするようにイネーブルする（ステップ１１５）。マイクロ・コントロー ラによってイネーブルされた受信繰返し回数がデータ・スライスの中のビット数 と一致した時、あるいはデータ・スライスのすべてのビット以下のビットが送信 される時、受信トランスポーザ５２（ｊ）はいっばいになる。受信トランスポー ザ５２（ｊ）がいっばいでないとマイクロ・コントローラ３５が判断した時は、 ステップ１１２に戻って別の受信繰返しを開始する。

他方、メツセージ転送サイクル時にイネーブルした受信繰返し回数がデータ・ス ライスの中のデータ・ビット数に一致しているとマイクロ・コントローラ３５が ステップ１１４で判断した時は、ステップ１１６とステップ１１７からなるシー ケンスに進み、処理ノード４３がそれぞれの受信トランスポーザ５２（ｊ）の内 容をそのメモリ４２に転送するようにイネーブルする。この操作では、マイクロ ・コントローラ３５は（１）メモリのデータ受信領域の記憶場所を指定したＭＣ ＭＥＭ　ＡＤＲＳマイクロ・コンローラ・メモリ・アドレス信号、（２）受信ト ランスポーザ５２（ｊ）がトランスポーズ・ワードをマルチプレクサ６０を経由 してデータ・バス４３上に結合するようにイネーブルするＸＰＯＳＥＲＣＴＲＬ 　トランスポート制御信号、および（３）マルチプレクサ４６がＭＣＭＥＭ　Ａ ＤＲＳマイクロ・コントローラ・メモリ・アドレス信号をＳＥＬ　ＭＥＭ　ＡＤ ＲＳ選択メモリ・アドレス信号としてメモリ４２に結合し、データ・バス４３の 信号によって表されたデータをＳＥＬ　ＭＥＭ　ＡＤＲ３選択メモリ・アドレス 信号で指定されたメモリ４２内の記憶場所にストアするようにイネーブルするＭ ＥＭ　ＣＴＲＬメモリ制画信号を発生する（ステップ１１６）。次に、マイクロ ・コントローラ３５は、処理ノード４０の受信トランスポーザ５２（ｊ）からの トランスポーズ・ワードをすべてそれぞれのメモリ４２にストアすることをイネ ーブルしたかどうかを判断する（ステップ１１７）、マイクロ・コントローラ３ ５がステップ１１７で否定の判断をした時は、ステップ１１６に戻って、受信ト ランスポーザ５２（ｊ）からの次のトランスノーズ・ワードをそれぞれのメモリ ４２にストアすることをイネーブルする。しかし、マイクロ・コントローラ３５ がステップ１１７で肯定の判断をした時は、終了する（ステップ１２０）。

以上の説明から理解されるように、マイクロ・コントローラ３５は第３Ａ図およ び第３Ｂ図を参照して上述した操作が複数のメツセージ転送サイクルで繰返し実 行されるようにイネーブルし、メツセージが複数の処理ノード４０を通って繰返 しリレーされて、１つの送信元処理ノード４０から宛先の処理ノードに転送され て処理されるようにすることができる。

さらに理解されるように、処理ノード５ｏはスライス形式でデータを転送するも のと説明してきたが、データを最初はプロセッサ形式にしておき、転送を開始す る前にトランスポーザ・モジュール５１によってスライス形式にトランスポーズ させることが可能である。

従って、シリアル・プロセッサによって処理され、メモリ４２内ではプロセッサ 形式に編成されているデータは、トランスポーザ・モジニール５１がそれをスラ イス形式にトランスポーズしてから転送を行う場合には、他の処理ノードに転送 することが可能である。

さらに、理解されるように、マイクロ・コントローラ３５は、受信データを受信 トランスポーザ５２（ｊ）がら転送データ・バッファに転送することをイネーブ ルしている間に、トランスポーザ・モジュールの間接アドレス指定機能の使用を 可能にして、アドレス信号を直接に与λるのではなく、ＳＥＬ　ＭＥＭ　ＡＤＲ ５選択メモリ・アドレス信号を出すことができる。その場合には、マイクロ・コ ントローラ３５は、必要とする０ＦＦＳＥＴ信号を発生することができる。この 信号は、送信シーケンスで上述したように、転送データ・バッファのベースを指 すポインタが入っているベース・レジスタ６２の内容に加えられる。従って、加 算器６２からは、データ・スライスをストアすべき転送データ・バッファ内の記 憶場所を指定しているＩＮＤ　ＭＥＭ　ＡＤＲＳ間接メモリ・アドレス信号が得 られる。その場合は、マイクロ・コントローラ３５は、マルチプレクサ４６がＩ ＮＤ　ＭＥＭ　ＡＤＲ５間接メモリ・アドレス信号をＳＥＬ　ＭＥＭ　ＡＤＲＳ 選択メモリ・アドレス信号としてメモリ４２に結合することを可能にするＭＥＭ 　ＣＴＲＬメモリ制御信号も８カする。

２、通信構成生成システムの説明 この発明の背景として、通信構成生成システムは、２つのフェーズで動作するよ うにプログラムされたデジタル・コンピュータを備えている。最初のフェーズで は、システムは、問題グラフ５の中の問題頂点１０（ｉ）を超並列プロセッサか らなる配列２０の中の処理要素２１（ｍ）にマツピングしたものを生成する。下 述するように、マツピング・フェーズ時に、システムは問題頂点１０（ｉ）を処 理要素２１　（ｍ）に割り当てて、問題グラフ５のために処理要素２１（ｍ）間 でメツセージを転送するために必要なサイクル数を少なくするので、問題グラフ ５のためのデータを処理できる速度が増加することになる。

マツピングを生成した後、システムは２番目のフェーズ、つまり、通信リンク割 当てを行う。このフェーズでは、システムは処理ノード４０にマツピングされた 問題頂点１０（ｉ）によって生成すべきメツセージと、メツセージ転送操作の連 続するメツセージ転送サイクル期間中に、他の処理ノード４０からその処理ノー ドに送られてきたメツセージを特定の通信リンク２２（ｎ）に割り当てる。割当 ての結果によって、メツセージは、第２図〜第４Ｂ図を参照して上述したように 、処理ノード４０間で転送されることが可能になる。

割当てフェーズでは、システムは連続するメツセージ転送サイクルの各々で、送 信データ・ポインタのテーブルを作成する。このテーブルはメツセージを転送す る時に使用されるものである。

本発明の１実施例では、システムに使用されるコンピュータは、第２図を参照し て上述した超並列プロセッサを備えている。第５Ａ図〜第５Ｄ図は、送信データ ・ポインタのテーブルを作る時に実行される操作を示し、第７Ａ図〜第７Ｃ図は 、システムに関連して使用されるデータ横道を示している。

Ａ、マツピング・フェーズ 一般的に、マツピング・フェーズでは、システムは問題頂点１０（ｉ）を処理ノ ード４０にランダムにマツピングすること、つまり、割り当てることから始める 。初期割当ての後、システムはすべての問題頂点１０（ｉ）に関するメツセージ を処理ノード４０間で転送するために必要な通信リンク２２（ｊ）の総数に関す る通信コスト関数を生成する。そのあと、システムは、通信コスト関数を全体的 に減少する改良マツピングを判断するために一連の繰返しを実行する。各繰返し で、システムは不安定なマツピングを生成する。つまり、問題頂点１０（ｉ）の １つまたは２つ以上がいくつかの異なる処理ノードに割り当てられて、以前の繰 返しのマツピングと所定の程度だけ異なるようなマツピングを生成する。さらに 、システムは、各繰返し時に、通信コスト関数の変化を各再割当てについて判断 する。選択した再割当ての通信コスト関数の変化がしきい値以下であれば、この 不安定は許容されるが、その変化がしきい値を越えていれば、許容されない。後 続の繰返しで、しきい値は、終了基準に従って選択された値までになるまで減少 していく。最終的マツピングは、システムによって判断されるマツピングである が、しきい値が終了基準値に達した時に存在するマツピングである。

具体的には、第５Ａ図に示すように、システム、特にホスト３６は、最初に最大 占有値と初期しきい値を判断する（ステップ１５０）。マツピングを判断する時 、システムは、処理ノード４０が複数の問題頂点１０（ｉ）を処理することを許 可するが、各処理ノード４０によって処理された問題頂点１０（ｉ）の数が所定 の最大占有値を越えていないかを確かめる。最大占有値は、例えば、各処理ノー ド４０におけるシリアル・プロセッサの数に対応づけることができるが、その場 合には、各シリアル・プロセッサ４４には１つの問題頂点１０（ｉ）を割り当て ることができる。

ホストが最大占有値と初期しきい値を判断すると、問題頂点１０（ｉ）を処理ノ ード４０にランダムにマツピングしたもの、つまり、割当てを生成する（ステッ プ１５１）。実施例では、処理配列の中の各シリアル・プロセッサ４４（ｉ）は 固有のＩＤ（識別名）をもっている。問題頂点１０（ｉ）をシリアル・プロセッ サに関連づける時、各問題頂点１０（ｉ）に固有の問題頂点ＩＤが与えられるが 、この値はランダムに選択される。問題頂点ＩＤは、その問題頂点１０（ｉ）が 関連づけられた処理ノード４０を識別するために使用される。問題頂点ＩＤには 、同じ処理ノード４０に関連づけられた他の問題頂点１０（ｉ）間で問題頂点１ ０（ｉ）を固有に識別する部分を含めることが可能であり、その部分は、問題頂 点１０（ｉ）を処理ノード４０内の特定のシリアル・プロセッサと関連づけるた めに使用することができる。ランダム・マツピングは、各処理ノード４０には、 最大でも、最大占有値に対応する問題頂点１０（ｉ）の数が割り当てられるよう に拘束されている。ホスト３６は、処理ノード４０のすべてに割り当てられた問 題頂点１０（ｉ）の数が最大占有値に一致しているかどうかを判断する（ステッ プ１５２）。

問題頂点１０（ｉ）の数が最大占有値以下である処理ノード４０については、ホ ストはゴースト頂点を生成して、各処理ノード４０の問題頂点１０（ｉ）および ゴースト頂点の数が最大占有値に一致するようにする（ステップ１５３）。以下 で明らかにするように、ゴースト頂点は後続の繰返し時に使用され、各処理ノー ド４０に割り当てられた問題頂点１０（ｉ）の数が最大占有値を越えていないか が確かめられる。同時に、ゴースト頂点は各不安定で判断された、あるいはそこ で変更された通信コスト関数には影響しない。他方、問題頂点１０（ｉ）の数が 大きくて、任意の処理ノード４０に割り当てられた数が最大占有値を越えている 時は、シリアル・プロセッサ１４　（ｉ）は上述したように複数の仮想プロセッ サをエミュレートすることができ、仮想プロセッサの各々には、固有のＩＤを割 り当てることができ、問題頂点１０（ｉ）をそれぞれのＩＤに従って仮想プロセ ッサに割り当てることができ、ゴースト頂点を問題頂点が割り当てられていない どの仮想プロセッサにも割り当てることができる。

ホスト３６は、問題頂点１０（ｉ）とゴースト頂点を各処環ノードに割り当てる と、次に、各々が問題頂点１０　（ｉ　）またはゴースト頂点を表している問題 頂点トークン２２０（第７Ａ図）を生成する（ステップ１５４）。処理ノード４ ０はマツピング・フェーズ時の後続の処理の時に問題頂点トークン２２０を使用 する。問題頂点トークン２２０はトークンによって表された問題頂点またはゴー スト頂点、表された問題頂点問題グラフ５の中でエツジ１１（Ｊ）によって結合 される問題頂点、および結合された問題頂点が割り当てられる配列２ｏ内の処理 ノード４０を指すポインタを識別する複数のフィールドをもっている。

さらに具体的に説明すると、第７Ａ図に示すように、問題頂点トークン２２０は 割り当てられたプロセッサ・ポインタ・フィールド２２１、下流側ポインタ部分 ２２２、および上流側ポインタ２２３からなっている。割り当てられたプロセッ サ・ポインタ・フィールド２２１は問題頂点１０（ｉ）が現在割り当てられてい る処理ノード４０を指しているポインタを収めている。初期状態では、割り当て られたプロセッサ・ポインタ・フィールド２２１の内容は２つの値からなってい る。一方の値は問題頂点が割り当てられた処理ノード４０のＩＤに対応しており 、もう一方の値は同じ処理ノード４０に割り当てられた他の問題頂点のうちの１ つとして問題頂点を識別しており、これらの値の組合せによって、問題グラフ５ の中の問題頂点、１ｏ（ｉ）が固有に識別される。後続の繰返しでは、割り当て られたプロセッサ・ポインタ・フィールド２２１の内容は、上述するように問題 頂点割当ての中の不安定を反映するように変化する。問題頂点トークン２２０が ゴースト頂点を表している時は、割り当てられたプロセッサ・ポインタ・フィー ルド２２１には、それが割り当てられた処理ノード４０を識別する選択値が入れ られる。

下流側ポインタ部分２２２と上流側ポインタ部分２２３は、問題グラフ５の中で それぞれ一下流側と上流側にある問題頂点１０（ｉ）を表している問題頂点トー クンを指しているポインタを収めている。理解されるように、問題グラフ５が各 エツジ上を問題頂点１０（ｉ）間を両方向にメツセージを転送できるようになっ ていれば、問題頂点トークン２２０は１つのポインタ部分を収めているだけで十 分である。

いずれの場合も、下流側ポインタ部分２２２は長さフィールド２２２と全体を符 号２２５（ｉ）で示した複数の下流側ポインタからなっている。長さフィールド ２２２は下流側部分２２２に含まれる下流側ポインタ２２５（ｉ）の数を示して いる。そこに接続されたエツジを通して問題頂点からメツセージが転送されない ように問題グラフ５がなっている場合は、下流側ポインタ部分２２２は空になっ ており、長さフィールド２２２は値がゼロになっている。長さフィールド２２２ に入っている値がゼロでないとき、トークン２２０は１つまたは２つ以上の下流 側ポインタ２２５（ｉ）をもち、その各々は２つフィールド２２６　（ｉ）と２ ２７（ｉ）をもっている。フィールド２２６（ｉ）は問題グラフ５の中で、問題 頂点トークン２２０によって表された問題頂点の下流側にある問題頂点のＩＤを 収めている。フィールド２２７（ｉ）はフィールド２２６　（ｉ）に示された問 題頂点の問題頂点トークン２２０が割り当てられている処理ノード４０を配列２ ０の中で指しているポインタを収めている。初期状態では、フィールド２２７　 （ｉ）の内容は問題頂点１０（ｉ）が割り当てら−れた処理ノード４０を指して おり、後続の繰返し時に、その内容は他の処理ノード４０への問題頂点１０（ｉ ）の割当てを反映するように変更される。

本発明の実施例では、通信リンク２２（ｍ）は処理ノード４０を多次元構造に相 互結合している。この実施例では、フィールド２２７（ｉ）の中のポインタは特 定の問題頂点トークン２２０で表された問題頂点１０（ｉ）が割り当てられてい る処理ノード１０から、フィールド２２６（ｉ）に指定された問題頂点が割り当 てられている処理ノード４゜までの多次元構造における相対的変位、つまり、ア ドレスを表している。すなわち、フィールド２２７（ｉ）の中のポインタは、問 題頂点１０（ｉ）が割り当てられた処理ノード４０の特定のシリアル・プロセッ サ４４（ｉ）またはそれによってエミュレートされた仮想プロセッサを識別する 値と一緒に、多次元構造の寸法に対応するディジット位置の数を含んでおり、ポ インタの中の各ディジット位置は多次元構造の１次元に関連づけられている。

このようなポインタでは、多次元変位に関連づけられた各ディジット位置は、処 理ノード間を通る時横切る多次元構造の次元に関連する位置に「１」の値をもち 、逆の場合にはｒＯＪの値をもっている。トークンの問題頂点１０（ｉ）が割り 当てられている処理要素２１（ｎ）から問題頂点１０（ｉ）がフィールド２２６ （ｉ）の内容によって識別されている処理要素２１（ｎ）に通信リンク２２（ｎ ｌ上を転送する必要のある回数は、ポインタの中の「１」の数に対応している。

この「１」の数は、２つの問題頂点ＬＯ（ｉ）をそれぞれの処理ノード４Ｇに割 り当てる時の通信コストに対応している。

上流側ポインタ部分２２３は長さフィールド２３０と上流側ポインタ２３１　（ ｉ）をもっている。これらは下流側ポインタ部分２２２の長さフィールド２２４ と下流側ポインタ２２５　（ｉ）と似ている。上流側ポインタ２３１　（ｉ）は フィールド２３２（ｉ）と２３３　（ｉ）をもち、これらも上述した下流側ポイ ンタ２２５　（ｉ）のフィールド２２６　（ｉ）と２２７（ｉ）に似ているが、 フィールド２２６　（ｉ）に示される問題頂点が、問題グラフ５において、問題 頂点トークン２２０に関連する問題頂点１０（ｉ）の上流側にある点が異なる。

さらに、問題頂点トークン２２０には、問題頂点１０（ｉ）を識別する問題頂点 １０フイールド２３４を含めることが可能である。問題頂点ＩＤフィールド２３ ４に入る値はシリアル・プロセッサまたはそれによってエミュレートされた特定 の仮想プロセッサのＩＤであり、問題頂点１０（ｉ）と関連づけられたものであ る。さらに、それぞれのフィールド２２６（ｉ）と２３２（ｉ）の内容はこれら の問題頂点１０（ｉ）と関連づけられた特定のシリアル・プロセッサ４４　（ｉ ）を示している。

再び第５Ａ図において、問題頂点トークン２２０を生成すると、次に、ホスト３ ６はトークン２２０が関連づけられた処理ノード４０にトークンを配列２０がロ ードすることを可能にする（ステップ１５４）。この操作において、ホスト３６ は問題頂点トークン２２０が処理ノード４０のメモリ４２にプロセッサ形式でロ ードされることを可能にし、問題頂点トークン２２０の連続するビットがメモリ ４２内の連続するアドレス可能記憶場所にシリアルにロードされる。

そのあと、ホストは処理ノード４０を各通信リンク２２（ｍ）に割り当て、その 通信リンク２２（ｍ）のランデブー・ノードとして動作させる（ステップ１５５ ）。以下で詳しく説明するように、処理ノード４０に対する問題頂点１０（ｉ） の割当てが不安定であると、ランデブー・ノードとして動作している処理ノード ４０はその不安定に仲裁して、各処理ノードに割り当てられた問題頂点１９（ｉ ）の数が最大占有値を越えないようにする。具体的には、図２に示す実施例では 、各処理ノード４０は２４の通信リンク２２（ｍ）に接続され、各ＰＥチップ４ １のルータ・ノード４５は１２のリンク２２（ｍ）に接続されている。

ホスト３６は各処理ノード４０の１２のシリアル・プロセッサ４０を指定して、 上述するような仲裁操作を実行する。

次に、ホスト３６は、処理ノード４０、特にシリアル・プロセッサ４４　（ｉ） がランダム数を並列に生成することを可能にする。このランダム数は、関連の問 題頂点１０８ｉ）の予想される再割当てで使用される通信リンク・ポインタとし て使用される（ステップ１５６）。つまり、各シリアル・プロセッサ４４（ｉ） によって生成されたランダム数の値は、シリアル・プロセッサの問題頂点１０（ ｉ）が繰返し時に再割り当てされる可能性のある通信リンク２２（ｍ）を示して おり、その結果、問題頂点１０（ｉ）が新しい処理ノード４０に再割り当てされ ることになる。

ステップ１５６生成された各通信リンク・ポインタは通信リンク２２　（ｍ）が 接続されている多次元構造の次元に対応するディジット位置の数をもっており、 ランダムに選択された位！は「１」に、その他は「０」になっている。ディジッ ト位置に「１」が入っている時は、予想される再割当てで割当てられた通信リン ク２２　（ｍ）を示している。通信リンク・ポインタは、問題頂点１０（ｉ）を 処理ノード４０にマツピングすることが予想される不安定マツピングを判断する ために使用される。

問題頂点１０　（ｉ）が繰返し時に実際に再割当てされるかどうかは、マツピン グ・フェーズで後続する処理によって決まる。問題頂点１０（ｉ）が再割当てさ れた時は、対応する問題頂点トークン２２０のフィールド２２７（ｉ）と２３３ （ｉ）に入っていて、値ｒｌＪをもつ通信リンク・ポインタのディジット位置に 対応するポインタのディジット位置の桁の値は、補数がとられる。補数がとられ てディジット位置が「１」になると、隣接の問題頂点１０（ｉ）が割り当てられ る処理ノード４０間の通信リンク２２（ｎ）の数は増加し、その結果通信コスト は増加することになる。

通信リンク・ポインタの生成をイネーブルする前に、ホスト３６は処理ノード４ ０、特にシリアル・プロセッサ４４を並列にイネーブルして、ステップ１５６で 生成されたポインタが指示している通信リンクを介して問題頂点トークン２２０ が実際に再割り当てされた時に発生する通信コストの変化を判断させる（ステッ プ１５７）。通信コストの実際の変化を判断するためには、問題グラフ５の中で 直接に結合されている問題頂点１０（ｉ）が割り当てられている処理ノード４０ 間の予想される不安定マツピングに関する変化についての情報を広範に転送する 必要がある。単純化するために、各処理ノード４０は、ホスト３６の制御を受け て、そこに割り当てられた問題頂点の再割当ての効果を、それぞれの問題頂、屯 トークン２２０のフィールド２２７（ｉ）と２３３（ｉ）に入っているポインタ とステップ１５６で生成された通信リンク・ポインタを使用して判断することに より、通信コストの変化を予想する。

ステップ１５７を実行する時、ホスト３６は処理ノード４０、特にシリアル・プ ロセッサ４４をイネーブルして、予想される再割当ての結果発生する通信コスト の変化を、問題頂点トークン２２０に関連する問題頂点１０（ｉ）の予想される 再割当ての結果として、「１」に変わるポインタ・フィールドの「ゼロ」の個数 と「ゼロ」に変わる「１」の個数を判断することによって、見積もらせる。「１ 」に変わる「ゼロ」の個数は、問題頂点１０（ｉ）の予想される再割当ての結果 として発生する通信コストの増加を示し、「１」に変わる「ゼロ」は通信コスト の減少を示している。

各種のシリアル・プロセッサ４４に割り当てられた問題頂点トークン２２０は、 ポインタ２２５（ｉ）と２３０　（ｉ）の個数が異なるので、この操作では、ホ スト３６はそこに割り当てられた問題頂点トークン２２０の中のポインタのすべ てを処理した後、各シリアル・プロセッサをディスエーブルするためにコンテキ スト・フラグ４９を使用するように処理ノード４０をイネーブルすることができ る。理解されるように、ゴースト頂点に関連づけられた問題頂点トークン２２０ はポインタ２２５または２３０をもっていないので、そのために判断された通信 コスト変化値は値がゼロになる。

そのあと、ホスト３６は、ステップ１５６で生成された通信リンク・ポインタで 指示された通信リンク２２　（ｎ）のランデブー・ノードと指定された処理ノー ドに送るメツセージを生成して転送するように処理ノード４０をイネーブルする （ステップ１６０）。各メツセージは、特定の予想される再割当てに関連づけら れた識別番号、送信元識別番号、および再割当ての通信コスト変化値を含んでい る。処理ノード４０によって受信されると、特定の通信リンク２２（ｎ）からの メツセージは、通信リンク２２（ｎ）に割り当てられたそれぞれのシリアル・プ ロセッサに関連するメモリ４２の部分に、プロセッサ形式でロードされる。特定 の通信リンク２２（ｎ）について複数のメツセージが受信された時は、そのメツ セージ識別番号に基づいて、１つのメツセージがそのまま保存される。実施例で は、メツセージ識別番号はランダム数の値であり、保存されたメツセージはメツ セージ全体の識別番号が最大値になったメツセージである。

上述したように、ランデブー・ノードは、そこに割り当てられた通信リンクに接 続された処理ノード４０間の問題頂点１０ｆｉ）の予芯される再割当てを仲裁し て、問題頂点１０（ｉ）に関連するものとゴースト頂点に関連するものとを含む 、問題頂点トークンの個数が各処理ノード４０において、最大占有値を越えてい ないかを確かめる。従って、メツセージの転送をイネーブルしたあと、ホスト３ ６はランデブー・ノードとして動作する処理ノード４０をイネーブルして、関連 の通信リンク２２（ｎ）に接続された両方の処理ノード４０から予想される再割 当てに関連するメツセージを受信したかどうかを判断させる（ステップ１６１） 。

つまり、ステップ１６１では、ホスト３６は通信リンク２２（ｎ）に関連するシ リアル・プロセッサ４４を並列にイネーブルして、受信され、メモリ４２内の関 連記憶場所にストアされたメツセージを探索させ、関連通信リンク２２（ｎ）の 両路端側の両方の処理ノード４０がらメツセージを受信したかどうかを判断させ る。関連通信リンク２２　（ｎ）の両路端側の両方の処理ノード４０から少なく とも１つのメツセージを受信したとシリアル・プロセッサ４４が判断した時は、 そのコンテキスト・フラグ４９をセットする（第２図）。そのあと、ホスト３６ はセットされたコンテキスト・フラグをもつシリアル・プロセッサ４４を並列に イネーブルして、割り当てられた通信リンク２２　（ｎ）の両路端側の処理ノー ド４０の各々からのメツセージのうち１つをランダムに選択させる（ステップ１ ６２）。

（以下余白） 上述したように、ランデブー・ノードは、通信コストの変化が所定のしきい値以 下の時だけ問題頂１点１０（ｉ）の再割当てを可能にする。これを行うために、 ホストはランデブー・ノードとして動作する処理ノード４０、具体的には、セッ トされたコンテキスト・フラグ４９をもつシリアル・プロセッサ４４をイネーブ ルして、選択したそれぞれのメツセージの中の通信コスト変化値を使用して総通 信コスト変化値を判断させる（ステップ１６３）。ステップ１６３では、コンテ キスト・フラグ４９がセットされた各シリアル・プロセッサ４４は、２つの選択 したメツセージからの通信コスト変化値の和を発生する。各シリアル・プロセッ サ４４から得られた結果は、選択したメツセージに示された問題頂点１０（ｉ） の予想される再割当てが実際に起こった時に発生する通信コストの変化を示して いる。

次に、ホスト３６はコンテキスト・フラグ４９がセットされているシリアル・プ ロセッサ４４（ｉ）がしきい値を生成し、ステップ１３６で判断された総通信コ スト変化値とそのしきい値とを比較するようにイネーブルする（ステップ１６４ ）、好ましくは、最初の繰返し時のしきい値は初期の繰返しで十分な量の問題頂 点１０（ｉ）の再割当てを可能にするだけの十分に大きな正の値に設定される。

これが望ましいのは、処理ノード４０に対する問題頂点１０（ｉ）の最初の割当 てがランダムであるためである。後続の繰返しでは、ホスト３６はその範囲を実 効的に縮小するように、しきい値を調整する。

本発明の実施例では、シリアル・プロセッサ４４（ｉ）によって生成されるしき い値と正の比較が得られるという見込みは、ホスト３６によって得られる「温度 値」Ｔとそれぞれの総通信コスト変更値に関する「ボルツマン係数」Ｂに関係し ている。特に、 Ｂ　：ｅｘｐ（−Ｃ／Ｔ） 上記において、「Ｃ」はそれぞれの総通信コスト変更値である。各再割当てはそ のボルツマン係数に等しい確率で受理されるか、拒否される。ホスト３６は再割 当てが行われると判断したシリアル・プロセッサ４４がそのコンテ干スト・フラ グ４９をセット状態に維持するようにイネーブルし、他のシリアル・プロセッサ がそのコンテキスト・フラグ４９をリセットするようにイネーブルする（ステッ プ１６５１．次に、ホスト３６はコンテキスト・フラグ４９がセットされている シリアル・プロセッサ４４をイネーブルして、関連の通信リンク２２（ｎ）に接 続された処理ノード４ｏへ転送するための問題頂点再割当てイネーブル・メツセ ージを生成させて、再割当てができる問題頂点トークン２２０を識別させる（ス テップ１６６）、さらに、ホスト３６はコンテキスト・フラグ４９がセットされ ているシリアル・プロセッサがそれらをクリアするようにイネーブルする（ステ ップ１６７）。

この時点で、処理ノード４ｏは再割当てすべき問題頂点１０（ｉ）を示している メツセージをランデブー・ノードから受信している。次のい（つかのステップ１ ７０〜１７４で、ホスト３６は処理ノード４０がそれぞれのフィールド２２７（ ｉ）と２３３　（ｉ）に入っているポインタを再割当てに照らして更新するよう にイネーブルする。これらの操作では、ホスト３６は問題頂点再割当てイネーブ ル・メツセージを受信した処理ノード４０、特に再割当てすべき問題頂点に関連 する処理ノード４０がそのコンテキスト・フラグ４９をセットするようにイネー ブルする。

次に、ホスト３６は、処理ノード４０、特にセットされたコンテキスト・フラグ ４９をもつシリアル・ノード４４（ｉ）が再割当てすべき問題頂点１０（ｉ）と 再割当てのために生成された通信リンク・ポインタを示したメツセージを生成す ることをイネーブルする（ステップ１７１）、コンテキスト・フラグ４９がセッ トされた各シリアル・プロセッサ４４　（ｉ）はそれによって維持されている問 題頂７点トークン２２０の中の各ポインタ２２５（ｉ）と２３１　（ｉ）につい て１つのメツセージを生成する。このことから理解されるように、シリアル・プ ロセッサ４４（ｉ）がゴースト頂点を処理している時は、このようなメツセージ を生成しない。これらのメツセージは、再割当ての問題頂点トークン２２０の中 にリストされている問題頭声、１０（ｉ）を処理しているシリアル・プロセッサ に通知するために使用されるので、これらのプロセッサはそれぞれフィールド２ ２７（ｉ）または２３３（ｉ）に入っているポインタを調整することができる。

ホスト３６は、各メツセージのアドレス部分を生成する際に、シリアル・プロセ ッサ４４（ｉ）が問題頂点トークン内のフィールド２２６（ｉ）または２３２（ ｉ）から問題頂点ＩＤの内容を使用することを可能にする。特に、上述したよう に、メツセージの中のアドレスは相対変位であるので、アドレスを生成する時は 、ホスト３６はシリアル・プロセッサ４４（ｉ）がそれぞれのフィールド２２６ （ｉ）と２３２　（ｉ）に入っているその識別名とシリアル・プロセッサ４４（ ｉ）の識別名の多次元部分のビット向き排他的ＯＲをとることを可能にする。ホ スト３６は処理ノード４０が生成されたメツセージを転送するようにイネーブル する（ステップ１７２）。

このようなメツセージを受信した処理ノード４ｏでは、メツセージはそのポイン タを再割当てに照らして調整する必要のある問題頂点トークン２２０を処理して いるシリアル・プロセッサ４４（ｉ）に関連するメモリ４２の部分に、プロセッ サ形式でストアされる。次に、ホスト３６は、そのようなメツセージが受信され たシリアル・プロセッサがフィールド２２７（ｉ）と２３３（ｉ）の中のポイン タを再割当てに照らして更新することを可能にする（ステップ１７３）。この操 作では、ホスト３６はメツセージが受信された各シリアル・プロセッサ４４を並 列にイネーブルして、ステップ１７２で受信されたメツセージに示されている問 題頂点に関連する問題頂点ポインタ２２５　（ｉ）と２３０（ｉｌを識別するこ とを可能にする。

次に、ホスト３６は各シリアル・プロセッサがメツセージで受信された通イ言リ ンク・ポインタを使用して、値が「１」の通信リンク・ポインタのビットに対応 する、識別されたポインタのそれぞれのフィールド２２７（ｉ）または２３３（ ｉ）の中の相対アドレスのビットの補数をとることを可能にする。ステップ１７ ３の結果は、各メツセージについて、問題頂点１０（ｉ）の再割当てを受け入れ るためにメツセージに示された問題頂点トークン２２０を指しているポインタ２ ２５（ｉｌまたは２３０（ｉ）の中の相対アドレスの値の更新値である。

さらに、ホスト３６は、再割当てされた問題頂点１０（ｉ）に関連するシリアル ・プロセッサをイネーブルして、それぞれポインタ２２５（ｉ）と２３０（ｉ） のフィールド２２７（ｉ）と２３３（ｉ）の中の相対アドレスを再割当てに照ら して更新することを可能にする（ステップ１７４）。この操作では、ホスト３６ は、再割当てすべき問題頂点１０（ｉ）をもっている各シリアル・プロセッサ４ ４（つまり、セットされたコンテキスト・フラグ４９をもつシリアル・プロセッ サ）を並列にイネーブルして、それぞれのポインタ２２５（ｉ）と２３０（ｉ） のすべてのフィールド２２７（ｉ）と２３３（ｉ）の相対アドレス内のビット位 置において、値が「１」の通信リンク・ポインタの中のビット位置に対応するビ ットの補数をとることを可能にする。ステップ１７４の結果は、問題頂点１０　 （ｉ）の再割当てを受け入れるように更新された各問題頂点トークン２２０の中 の相対アドレスである。

同時に、ホスト３６は、セットされたコンテキスト・フラグをもつシリアル・プ ロセッサ、つまり、再割当てすべき問題頂点１０（ｉ）の問題頂点トークン２２ ０をもつシリアル・プロセッサ４４（ｉ）をイネーブルして、問題頂点トークン ２２０に関連する問題頂点１０（ｉ）の再割当てを反映するように、それぞれの 割当てポインタ２２１の値を調整することを可能にする（ステップ１７５）。特 に、セットされたコンテキスト・フラグをもつシリアル・プロセッサ４４（ｉ） は、再割当てを示す通信リンク・ポインタの値を、割当てポインタ２２１の値に 加え、その結果は、問題頂点を割り当てるべき処理ノード４０の識別名からなっ ている。

それぞれの問題頂点トークン２２０を再割当てに照らして調整することをイネー ブルしたあと、ホスト３６は別の繰返しを実行すべきかどうかを判断する。本発 明の１実施例では、ホスト３６はステップ１６４での繰返し時にしきい値を生成 する際にシリアル・プロセッサ４４（ｉ）が使用する値が所定の終了基準値以下 であるかどうかに基づいてこの判断を行う（ステップ１７６）。以下でなければ 、ホストは値を小さくシ（ステップ１７７）、ステップ１５６に戻って新しい繰 返しを開始する。ホスト３６はステップ１５７〜１７７を繰返し実行し、各繰返 しの終了時にステップ１７７でしきい値を小さくしていき、これは、その繰返し で使用したしきい値が所定の終了基準値以下になる繰返しに達するまで続けられ 、以下になると、ホストはマツピング・フェーズを終了する（ステップ１８０） 。

上に示したように、好ましくは最初の繰返し時に、さらに好ましくは少なくとも 最初のいくつかの繰返し時に、問題を再割当てすべきかどうかを判断する際にス テップ１６５で使用されたしきい値は相対的に大きな正の数になっている。上述 したように、しきい値は、選択した問題頂点トークン２２０の交換を、その交換 の結果発生する通信コスト変化の値の和（前述した総通信コスト変化値）に照ら して処理ノード間の通信リンク２２（ｎ）を利用して行うことを許すべきかどう かを判断するために使用される。従って、すべての繰返しでしきい値をゼロが負 値に維持して、和を減少する場合にだけ再割当てが行われるようにする必要があ る。しかし、問題頂点トークン２２０の初期マツピングはランダムであるので（ ステップ１５１）、しきい値を連続する繰返しで初期の正値から減少するように 変化させると、しきい値をゼロか負に維持する場合よりも、最終的なマツピング が良好になる。

Ｂ９通信リンク割当てフェーズ 上述したように、問題頂点１０（ｉ）を処理ノード４０にマツピングしたものを 生成した後、システムはそこにマツピングされた問題頂点１０（ｉ）によって生 成されるメツセージと受信されるメツセージを、メツセージ転送操作の連続する メツセージ転送サイクルで特定の通信リンク２２（ｎ）に割り当てるフェーズを 実行する。これは、第２図〜第４Ｂ図を参照して上述したように、処理ノード４ ０間でメツセージを転送することを可能にするものである。割当てフェーズでは 、システムは、一連の繰返しで、送信データ・ポインタのテーブルを生成する。

これらのポインタは、連続するメツセージ転送サイクルの各々でメツセージ転送 を行う時に使用されるものである。第６Ａ図〜第６Ｃ図は割当てフェーズでシス テムが実行する操作を示している。

第６Ａ図に示すように、ホスト３６は最初に、マツピング・フェーズで生成され た問題頂点トークン２２０（第７Ａ図）を、マツピング・フェーズで判断された マツピングに従って処理ノード４０に入れるようにイネーブルする（ステップ２ ００）。各問題頂点トークン２２０はポインタ２２５（ｉ）と２３０　（ｉ）を 含んでおり、その相対アドレスは、マツピング・フェーズ時に下流側と上流側の 問題頂点１０（ｉ）がマツピングされた処理ノード４０を示している。このこと から理解されるように、システムがマツピング・フェーズから通信リング割当て フェーズに１接に移り、問題頂点トークン２２０がすでに正しい処理ノード４０ にロードされている場合には、ホストはステップ２００を実行する必要はない。

そのあと、ホストは処理ノード４０をイネーブルして全体を符号２４１　（ｉ） で示した１つまたは２つ以上のトークン（第７Ｂ図）を含むメツセージ・リスト （第７Ｂ図）を設定することを可能にする。メツセージ・トークン２４１　（ｉ ）はそれぞれの処理ノード４０で生成し、送信できるすべてのメツセージを示し ている（ステップ２０１）。

送信データ・ポインタが最初のメツセージ転送サイクルのために生成される最初 の繰返しの開始時、処理ノード４０によって送１言されるメツセージは、そこに 割り当てられた問題頂点１０（ｉ）の処理時に生成されるメツセージである。こ の時点で、各処理ノード４０についてメツセージ・トークン・リスト２４０は処 理ノード４０にマツピングされたすべての問題頂点トークン２２０に入っている 各下流側ポインタ２２５（ｉ）のメツセージ・トークン２４１　（ｉ）をもって いる。送信データ・ポインタ・テーブルが後続のメツセージ転送サイクルで生成 される後続の繰返しでは、処理ノード４０から送信されるメツセージは、他の処 理ノードから受信したメツセージを含んでいる場合があるので、メツセージ・ト ークン・リストはそのようなメツセージのメツセージ・トークン２４１　（ｉ） を含んでいる。

先に進む前に、理解を容易にするために、メツセージ・トークン・リスト２４０ の構造について説明する。

第７Ｂ図に示すように、メツセージ・トークン・リストは複数のメツセージ・ト ークン２４１　（ｉ）と、そのリスト２４０に含まれるメツセージ・トークン２ ４１（ｉｌの個数を示したカウント・フィールド２４２とからなっている。

各メツセージ・トークンは２つのフィールド、つまり問題頂点ＩＤフィールド２ ４３　（ｉ）と通信リンク・ポインタ・フィールド２４４　（ｉ）を含んでいる 。問題頂点ＩＤフィールド２４３（ｉ）の内容は、メツセージ・トークン２４Ｎ ｉ）によって表されたメツセージの送信元からなる問題頂、点１０（ｉ）を示し ている。通信リンク・ポインタ・フィールド２４４（ｉ）の内容は、処理ノード ４０から、問題頂点１０　（ｉ）がそこにマツピングされ、メツセージ・トーク ン２４１　（ｉ）で表されたメツセージを受信する予定の処理ノード４０への相 対アドレスを示している。

また、ホスト３６は処理ノードをイネーブルし、メツセージを搬送するために割 り当てられる通信リンク２２　（ｎ）を選択する際に使用するメツセージ・トー クン２４１　（ｉ）と通信リンク２２（ｎ）に関する情報がストアされるテーブ ル２６０を作成することを可能にする（ステップ２０２）。第７Ｃ図はテーブル ２６０の構造を示している。第６Ｃ図に示すように、テーブル２６０は行と列に 配列された複数のエントリ（以下、項目ともいう）２［１１ｆｉ）　（ｊ）から なる配列を含んでいる。各行のエントリ２６１　（ｉｌはメツセージ・トークン ２４１　（ｉ）の１つと関連づけられ、各列のエントリ２６１　（ｉ）　（ｊ） は通信リンク２２（ｎ）と関連づけられている。

テーブル２６０を作成する際、ホスト３６は処理ノード４０をイネーブルして、 配列内の各エントリ２６１　（ｉ）　（ｊ）に、配列エントリ２６１　（ｉ）　 （ｊ）と関連づけられたメツセージ・トークン２１４（ｉ）と通信リンク２２（ ｎ）の接続度を示した接続度値をロードすることを可能にする。

本発明の実施例では、接続度値は、（ａ）メツセージ・トークン２４１　（ｉ） に関連する行と、関連メツセージが送信される通信リンク２２　（ｎ）に関連す る列の各エントリ２６１　（ｉ）　（ｊ）ごとに、メツセージ・トークン２４１ 　（ｉ）の相対アドレスの中の「１」の個数と、配列エントリ２６１　（ｉ）　 （ｊ）に関連する通信リンクを示したメツセージ・トークン２４１　（ｉ）の個 数の和と、（ｂ）他のすべてのエントリ２６１　（ｉ）　（ｊ）については、ゼ ロからなっている。

メツセージ・トークン２４１（ｉ）の相対アドレスの中の「１」の個数は、処理 ノード４０に接続され、関連メツセージが送信される通信リンク２２（ｎ）の個 数と、通信リンク２２　（ｎ）を示すメツセージ・トークンの個数と、メツセー ジ転送サイクル時にその通信リンク経由の送信を競合するメツセージの個数を示 している。従って、本実施例では、接続度値は、一般的に、（ｉ）メツセージは 少ない通信リンクを経由してのみ送信できるので、メツセージ転送サイクル時に メツセージを通信リンクに割り当てる困難度と、（ｉｉ）通信リンクがメツセー ジ転送サイクル時に使用される確率とを結合した尺度である。テーブル２６０の 中の最低値を使用すると、システムはメツセージ転送サイクル時に通信リンクの 数を最大にする確率を向上する。

メツセージ・トークン・リスト２４０とテーブル２６０を作成すると、次に、ホ ストは各々がステップ２０３〜２０６からなる一連の繰返しを実行して、メツセ ージ転送サイクル時に通信リンク２２　（ｎ）をメツセージ・トークン２４１　 （ｉ）に割り当てる。各繰返し時に、ホスト２６は処理ノード４０をイネーブル して、メツセージ転送サイクル時に使用されるエントリを送信データ・ポインタ ・テーブルの中に作成する。特に、ホストは各処理ノードをイネーブルして、テ ーブル２６０の中で最低値をもつ配列エントリ２６１　（ｉ）　（ｊ）を選択す ることを可能にする（ステップ２０３）。次に、ホストは処理ノードをイネーブ ルして、メツセージ転送サイクル時に使用されるエントリを送信データ・ポイン タ・テーブル（第２図）を作成することを可能にする。送信データ・ポインタは 、配列エントリ２６１　（ｉ）　（ｊ）に関連する問題頂点が割り当てられたシ リアル・プロセッサ４４を、配列エントリ２６１　（ｉ）　（ｊ）に関連する特 定の通信リンク２２　（ｎ）に関係づけている。

そのあと、ホスト３６は処理ノード４０をイネーブルして、割り当てたばかりの メツセージ・トークン２４１（ｉ）に関連する行の中の配列エントリ２６１　（ ｉ）　（ｊ）の内容を削除することと、割り当てたばかりの通信リンク２２（ｎ ）に関連する列の中の配列エントリ２６１　（ｉ）　（ｊ）の内容を削除するこ とを可能にする（ステップ２０５）。次に、ホスト３６は処理ノード４０をイネ ーブルして、テーブル２６０がすべて空であるかどうかを判断することを可能に する（ステップ２０６）。処理ノード４０に空でないテーブル２６０がある時は 、ホスト３６はステップ２０３に戻り、別の繰返しを開始して別の通信リンク２ ２（ｎ）をメツセージ・トークン２４１（ｉ）に割り当てる。

そこで、ホスト３６は処理ノード４０をイネーブルしてステップ２０３〜２０６ を繰返し実行して、メツセージ転送サイクルでのテーブル内の送信データ・ポイ ンタを作成することを可能にする。これは、テーブル２６０の中のエントリ２６ １　（ｉ）　（ｊ）のすべてが空になるまで続けられ、空になると、ステップ２ １０に進む。このことから理解されるように、割り当てることができる通信リン ク２２　（ｎ）の数は処理ノード４０に接続された通信リンク２２　（ｎ）の数 になる。ステップ２０６を実行する代わりに、ホスト３６はカウンタ（図示せず ）を保持することも可能であり、その場合は、各繰返しごとにカウンタをインク リメントし、テストして、カウンタが処理ノードに接続された通信リンク２２　 （ｎ）の数に対応する値までカウントしたときにステップ２１０に進むことにな る。

（以下余白） いずれの場合も、ステップ２０３〜２０６からなるループから呂ると、ホスト３ ６は処理ノード４０をイネーブルして、連続する繰返しのステップ２０３で選択 したエントリ２６１　（ｉ）　（ｊ）に関連するメツセージ・トークン２４１　 （ｉ）の中の相対アドレスを変更して、メツセージ転送サイクル時に転送できる ようにする（ステップ２１０）。次に、ホスト３６は処理ノード４０をイネーブ ルして、フィールド２４４８ｉ）の中の相対アドレスがすべてゼロであるメツセ ージ・トークンをメツセージ・トークン・リスト２０３から削除することを可能 にする（ステップ２１１）。これにより、メツセージ転送サイクル時に最終的宛 先に送られるメツセージに関連するメツセージ・トークン・リストからメツセー ジ・トークン２４（ｉ）が削除される。

次に、ホスト３６は処理ノード４０をイネーブルして、相対アドレスがすべてゼ ロでないメツセージ・トークン２４１　（ｉ）があるかどうかを判断することを 可能にする。このようなメツセージ・トークン２４１（ｉ）はメツセージ転送サ イクル時に最終宛先に到着しないメツセージに関連づけられている。そうであれ ば、ホスト３６は処理ノードをイネーブルして、メツセージ転送サイクル時に通 信リンク２２（ｎ）に割り当てられたメツセージの削除されなかったメツセージ ・トークンを、メツセージが割り当てられた通信リンク２２（ｎ）に転送するこ とを可能にしくステップ２１３）、ステップ２０１に戻って、後続のメツセージ 転送サイクルのための処理を開始する。この処理では、処理ノード４０は、そこ に割り当てられた問題頂点１０（ｉ）によって生成されたメツセージに関連する メツセージ・トークン２４１　（ｉ）の場合とまったく同じように、メツセージ ・トークン・リスト２４０の中で受信したメツセージ・トークン２４１（ｉ）を 含んでいる。

以上から理解されるように、ステップ２１２の処理の途中で、処理ノード４０の すべては、すべての残りのメツセージ・トークン２４１　（ｉ）に関連するフィ ールド２４４　（ｉ）に入っている相対アドレスがゼロの値になっているかどう かを判断する。その場合には、残りのメツセージはすべて、その送信データ・ポ インタ・テーブルが完成したばかりの最終宛先にメツセージ転送サイクル時に転 送される。この時点で、ホストはステップ２１４に進んで、終了する。

Ｇ、まとめ システムは、その通信が一定のパターンに従った問題を超並列プロセッサが処理 する時の効率を向上する。特に、システムによれば、処理ノード間で転送される メツセージの中にアドレスを生成して、送る必要がなくなる。送信データ・ポイ ンタは、メツセージ転送操作の後続のメツセージ転送サイクル時にメツセージが 通過する経路を実効的に示している。従って、メツセージに必要とするビットが 実効的に少なくなる。これは、アドレスを含める必要がなく、従って、ルータ・ ノード１５（第２図）を高速に通過できるからである。さらに、前掲のＨｉｌｌ Ｌｓ特許に記載されているように、アドレス・ビットを解読するために必要な回 路はメツセージ転送で使用する必要がないので　メツセージ転送はさらに高速化 される。

上述したように、システムは前掲のＨｉｌｌｉｓ特許に記載された超並列プロセ ッサが、通信が不規則で、一定のパターンに従った問題を処理する場合に使用す ると、多くの利点が得られる。Ｈｉｌｌｉｓ特許に記載された超並列プロセッサ では、規則的で、最寄りの隣接通信メカニズムが用意され、”ＮＥＷＳ”通信構 成と呼ばれる規則的なパターンで通信が行われる。このようなプロセッサでは、 通信が規則的なパターンに従う問題ではシステムが必要でない場合がある。しか し、規則的な通信パターンでも、このようなプロセッサにシステムが使用できる ので、このような通信メカニズムをもたないプロセッサに関係する問題で使用す ると、大きな利点が得られる。

さらに、システムは超並列プロセッサ・アレイからなるコンピュータを備えてい ると説明してきたが、並列または非並列多重プロセッサの動作モードで動作する 適当なプログラム記憶式シリアル・プロセッサまたは多重プロセッサ・コンピュ ータを備えることも可能である。

これまでに述べてきた説明は本発明の特定の実施例に限定されるものではない。

種々変更または改良することが可能であり、その場合でも、本発明の利点の一部 または全部を達成することができる。従って、請求の範囲に記載した目的には、 本発明の精神と範囲に属するすべての変更および改良が含まれることは勿論であ る。

ＦＩＧ、５Ｂ ＦＩＧ、５Ｃ Ｆ　ＩＧ、　５Ｄ−１ ＦＩＧ、５Ｄ−２ ＦＩＧ、６Ａ ＦＩＧ、６Ｂ ＦＩＧ、６Ｃ 藺題頂セ、）−７７２２０ メ、ヒージ１−クンリスト２４０ ＦＩＧ、７Ｂ ＦＩＧ、７Ｃ 要約書 予め定めたパターンで通信リンク（２２ｎ）を介して相互接続された処理ノード （２１ｎ、　４０）間での通信を容易にするための通信パターン情報を生成して 超並列プロセッサを構成するシステムであって、このシステムはマツピング要素 および通信パターン情報生成要素を含む。マツピング要素は、各問題頂点（１０ ｉ）がマツピングされた処理ノード（２１ｎ、　４０）間での通信に関連する遅 延を表わす通信コスト関数に関連して、問題頂点（１０ｉ）を問題グラフから超 並列プロセッサの処理ノードにマツピングする。通信パターン情報生成要素は、 処理ノード（２１ｎ、　４０）にマツピングされた問題頂点（１０ｉ）に関連す る通信パターン情報を生成し、この情報を処理ノード（２１ｎ）間でのメツセー ジ転送を指示する際に使用されて、問題グラフで定義された通信リンク（２２ｎ ）を介して処理ノード（２１ｎ、　４０）間でメツセージを転送することを容易 にする。

国際調査報告

Claims (1)

1. 【特許請求の範囲】 １．所定のパターンで通信リンクを通して相互に結合されて超並列プロセッサを 構成する処理ノード間で通信を容易にするために通信パターン情報を生成するシ ステムであって、 （Ａ）それぞれの問題頂点がマッピングされた処理ノード間の通信に関連する遅 延を表している通信コスト関数に関して超並列プロセッサの処理ノード上に問題 グラフから問題頂点をマッピングするマッピング要素と、 （Ｂ）問題グラフで定義された通りに、通信リンクを通して処理ノード間のメッ セージ転送を容易にするために、処理ノード間のメッセージ転送を指示する際に 使用することを目的として、処理ノード上にマッピングされた問題頂点に関する 通信パターン情報を生成する通信パターン情報生成要素と を備えたことを特徴とするシステム。 ２．前記マッピング要素は、 （Ａ）前記問題頂点が選択的に前記処理ノードに割り当てられている現在の初期 マッピングを生成する初期マッピング生成手段と、 （Ｂ）現在のマッピングを受けて予想される不安定を生成する予想される不安定 生成手段であって、各々の不安定は問題頂点を前記処理ノードの別の処理ノード に予想される再割当てを行う予想される不安定生成手段と、 （Ｃ）前記予想される不安定生成手段に関係する通信コスト関数の変化に応じて 、該不安定生成手段によって生成された予想される不安定を選択する不安定セレ クタと、 （Ｄ）前記予想される不安定生成手段と不安定セレクタによる操作を複数の繰返 しで制御する制御要素とを備えたことを特徴とする請求の範囲第１項に記載のシ ステム。 ３．前記マッピング要素は、前記予想される不安定生成手段によって生成された 予想される不安定であって、前記不安定セレクタによって選択されたものを受け ると、新しい現在のマッピングを生成するように制御要素によって制御される不 安定生成手段をさらに備えたことを特徴とする請求の範囲第２項に記載のシステ ム。 ４．各々の予想される不安定は、問題頂点を前記処理ノードの１つから、通信リ ンクによって直接にそこに接続された前記処理ノードの別のものに予想される再 割当てを行うことからなることを特徴とする請求の範囲第２項に記載のシステム 。 ５．（Ａ）前記制御要素は初期状態の時最大占有値を生成し、 （Ｂ）該初期マッピング生成手段は、処理ノードに割り当てられた問題頂点とゴ ースト頂点の個数が前記最大占有値に一致するように、ゴースト頂点を前記処理 ノードに割り当てることを特徴とする請求の範囲第２項に記載のシステム。 ６．前記不安定セレクタは、各々が前記処理ノードの所定のものと関連づけられ た複数のランデブー・ノードを含んでおり、各ランデブー・ノードはその関連の 処理ノードに割り当てられた問題頂点に関して前記予想される不安定生成手段よ って生成された予想される不安定を選択し、各ランデブー・ノードは予想される 不安定に関して各ランデブー・ノードに関係する通信コスト関数の変化を判断し 、その変化に応じて選択的に予想される不安定をイネーブルすることを特徴とす る請求の範囲第２項に記載のシステム。 ７．各々の予想される不安定はある通信リンクを通してある処理ノードから隣接 の通信リンクに問題頂点を予想される再割り当てすることを示しており、さらに （Ａ）前記制御要素は初期状態の時最大占有値を生成し、 （Ｂ）前記初期マッピング生成手段は、処理ノードに割り当てられた問題頂点と ゴースト頂点の個数が前記最大占有値に一致するように、ゴースト頂点を前記処 理ノードに割り当て、 （Ｃ）前記予想される不安定生成手段は前記ゴースト頂点に関して予想される不 安定マッピングも生成し、（Ｄ）各々のランデブー・ノードは通信リンクによっ て相互に結合された２つの処理ノードに関連づけられており、各々のランデブー ・ノードは、各処理ノードに割り当てられた問題頂点とゴースト頂点の個数を最 大占有値に一致するように維持するために、その関連処理ノードから同数の予想 される不安定を選択することを特徴とする請求の範囲第６項に記載のシステム。 ８．各々のランデブー・ノードはその関連処理ノードの各々から１つの予想され る不安定を選択することを特徴とする請求の範囲第７項に記載のシステム。 ９．各々のランデブー・ノードは、 （Ａ）１対の予想される不安定を選択する予想される不安定セレクタであって、 その１対はその関連処理ノードの各々からの予想される不安定からなる予想され る不安定セレクタと、 （Ｂ）予想される不安定セレクタによって選択された予想される不安定の対に応 じて、通信コスト変化値を判断する通信コスト変化要素と を備えたことを特徴とする請求の範囲第７項に記載のシステム。 １０．前記制御要素はしきい値を生成し、前記ランデブー・ノードはさらに、通 信コスト変化要素によって生成された前記通信コスト変化値を前記しきい値と比 較し、それに応じて予想される不安定をイネーブルするコンパレータを備えたこ とを特徴とする請求の範囲第９項に記載のシステム。 １１．制御要素は各繰返しごとに新しいしきい値を生成することを特徴とする請 求の範囲第１０項に記載のシステム。 １２．前記マッピング要素は、 （Ａ）所定のパターンに通信リンクによって相互に結合された複数の処理ノード を備えた超並列プロセッサと、 （Ｂ）マッピング要素制御部分とを備え、該マッピング要素制御部分は、 （ｉ）前記問題頂点が選択的に前記処理ノードに割り当てられている現在の初期 マッピングを生成する初期マッピング生成手段であって、該初期マッピング生成 手段は前記問題頂点を表している問題頂点トークンを生成し、各問題頂点トーク ンがその割り当てられた処理ノードにロードされるようにイネーブルする初期マ ッピング生成手段と、 （ｉｉ）前記処理ノードをイネーブルして、現在のマッピングに応じて予想され る不安定を生成することを可能にする予想される不安定生成手段であって、各予 想される不安定は問題頂点トークンを前記処理ノードに予想される再割当てをす る予想される不安定生成手段と、 （ｉｉｉ）前記処理ノードをイネーブルして、前記予想される不安定生成手段に 応じて、さらにそれに関係する通信コスト関数の変化に応じて、処理時に生成さ れた予想される不安定を選択することを可能にする繰返し不安定セレクタと、（ ｉｖ）予想される不安定生成手段と不安定生成手段に応じて、複数の繰返しで処 理を制御する繰返し制御要素と を備えたことを特徴とする請求の範囲第１項に記載のシステム。 １３．前記マッピング要素制御部分はさらに不安定マッピング生成手段を備えて おり、該不安定マッピング生成手段は繰返し制御要素によって制御され、処理ノ ードをイネーブルして、選択された予想される不安定を相互結合通信リンクを介 して処理ノード間で再割当てすることを可能にして、後続の繰返しの処理の時に 使用する新しい現在のマッピングを生成することを特徴とする請求の範囲第１２ 項に記載のシステム。 １４．前記不安定セレクタに応じて処理を行う時、複数の処理ノードをランデブ ー・ノードとして動作するようにイネーブルし、各ランデブー・ノードは該処理 ノードのうち所定の処理ノードに関連づけられ、ランデブー・ノードはその関連 処理ノードに割り当てられた問題頂点について予想される不安定生成手段に応じ て処理する時に生成された予想される不安定を選択し、各ランデブー・ノードは それに関係する通信コスト関数の変化を、予想される不安定に関して判断して、 その判断に応じて予想される不安定をイネーブルすることを特徴とする請求の範 囲第１２項に記載のシステム。 １５．各予想される不安定は、問題頂点を１つの通信リンクを通してある処理ノ ードから隣接の通信リンクに予想される再割当てをすることを示し、（Ａ）前記 マッピング制御要素は初期状態の時最大占有値を生成し、 （Ｂ）前記初期マッピング生成手段はさらにゴースト頂点トークンを生成し、処 理ノードにロードされる問題頂点トークンとゴースト頂点トークンの数が前記最 大占有値に一致するように、ゴースト頂点トークンが前記処理ノードにロードさ れるようにイネーブルし、（Ｃ）前記予想される不安定生成手段は前記処理ノー ドをイネーブルして、前記ゴースト頂点に関して予想される不安定マッピングを 生成することを可能にし、（Ｄ）各ランデブー・ノードは通信リンクによって相 互に結合された２つの処理ノードに関連づけられており、各ランデブー・ノード は、各処理ノードに割り当てられた問題頂点とゴースト頂点の数を最大占有値に 一致するように、同数の予想される不安定をその関連処理ノードから選択するこ とを特徴とする請求の範囲第１４項に記載のシステム。 １６．各ランデブー・ノードはその関連処理ノードの各々から１つの予想される 不安定を選択することを特徴とする請求の範囲第１５項に記載のシステム。 １７．ランデブー・ノードは、 （Ａ）予想される不安定がランデブー・ノードとなるように選択された処理ノー ドをイネーブルして１対の予想される不安定であって、その１対がその関連処理 ノードの各々からの予想される不安定からなるものを選択することを可能にする 部分をイネーブルしたとき、 （Ｂ）通信コスト変更がランデブー・ノードとなるように選択された処理ノード をイネーブルして対の選択された予想される不安定を受けて通信コスト変更値を 判断することを可能にする部分をイネーブルしたとき動作することを特徴とする 請求の範囲第１５項に記載のシステム。 １８．前記マッピング要素制御部分はしきい値を生成し、前記ランデブー・ノー ドは、さらに、ランデブー・ノードとなるように選択された処理ノードをイネー ブルして、通信コスト変更要素によって生成された通信コスト変更値をしきい値 と比較することを可能にし、その比較を受けて予想される不安定をイネーブルす る部分をコンパレータがイネーブルしたとき動作することを特徴とする請求の範 囲第１７項に記載のシステム。 １９．マッピング要素制御部分は各繰返しごとに新しいしきい値を生成すること を特徴とする請求の範囲第１８項に記載のシステム。 ２０．通信パターン情報生成要素は、 （Ａ）選択された通信リンクを通して各処理ノードからメッセージの転送を容易 にするために対応づけを生成するメッセージ／通信リンク対応づけ要素と、（Ｂ ）一連の通信リンク繰返しで前記メッセージ／通信リンク対応づけ要素を制御し 、各繰返し時にメッセージ転送サイクルのために複数の通信リンクの１つの対応 づけの生成をイネーブルする通信パターン制御要素と を備えたことを特徴とする請求の範囲第１項に記載のシステム。 ２１．前記メッセージ／通信リンク対応づけ要素は、各処理ノードについて、 （Ａ）各々がメッセージ転送サイクル時に処理ノードによる転送のために使用で きるメッセージに関連する複数のエントリ（項目）からなるメッセージ・リスト と、 （Ｂ）前記メッセージ・リストの中の各エントリに関連する優先度値を生成する 優先度設定要素と、（Ｃ）前記優先度設定要素によって生成された優先度値を使 用して、前記メッセージ・リストの中のエントリを前記処理ノードに接続された 通信リンクと関連づけ、その関連づけに応じて前記通信パターン情報を生成する ための通信リンク割当て要素と を備えたことを特徴とする請求の範囲第２０項に記載のシステム。 ２２．各処理ノードにおいて、各メッセージは各処理ノードに接続された通信リ ンクのうち選択された通信リンクを経由して送信することができ、前記優先度設 定要素は、（ｉ）そこを経由してエントリのメッセージを送信できる通信リンク の数、および（ｉｉ）その通信リンクを経由して送信できるメッセージの数に関 して、各エントリと通信リンクの優先度値を生成することを特徴とする請求の範 囲第２１項に記載のシステム。 ２３．優先度設定要素によって生成される優先度値は、（ｉ）そこを経由してエ ントリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リンクを 経由して送信できるメッセージの数の和に対応しており、通信リンク割当て要素 はエントリおよび通信リンクと低優先度値との関連づけに関するパターン情報を 生成することを特徴とする請求の範囲第２２項に記載のシステム。 ２４．前記通信パターン制御要素は、さらに、前記メッセージ／通信リンク対応 づけ要素を一連のメッセージ転送サイクルの繰返しで制御し、各繰返しは複数の 通信リンク繰返しからなり、それによって複数のメッセージ転送サイクルの対応 づけの生成をイネーブルすることを特徴とする請求の範囲第２０項に記載のシス テム。 ２５．前記メッセージ／通信リンク対応づけ要素は、各処理ノードについて、 （Ａ）前のメッセージ転送サイクル時に転送されると判断されたメッセージを含 めて、各々がメッセージ転送サイクル時に処理ノードが転送のために使用できる メッセージに関連づけられた複数のエントリからなるメッセージ・リストと、 （Ｂ）前記メッセージ・リストの中の各エントリに関連づけられた優先度値を生 成する優先度設定要素と、 （Ｃ）前記優先度設定要素によって生成された優先度値を使用して、前記メッセ ージ・リストの中のエントリを前記処理ノードに接続された通信リンクと関連づ け、その関連づけに応じて前記通信パターン情報を生成する通信リンク割当て要 素と を備えたことを特徴とする請求の範囲第２４項に記載のシステム。 ２６．各処理ノードにおいて、各メッセージは各処理ノードに接続された通信リ ンクのうち選択された通信リンクを経由して送信することができ、前記優先度設 定要素は、（ｉ）そこを経由してエントリのメッセージを送信できる通信リンク の数、および（ｉｉ）通信リンクを経由して送信できるメッセージの数に関して 各エントリと通信リンクの優先度値を生成することを特徴とする請求の範囲第２ ５項に記載のシステム。 ２７．優先度設定要素によって生成される優先度値は（ｉ）そこを経由してエン トリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リンクを経 由して送信できるメッセージの数の和に対応し、通信リンク割当て要素はエント リおよび通信リンクと低優先度値との関連付けに関する通信パターン情報を生成 することを特徴とする請求の範囲第２６項に記載のシステム。 ２８．通信パターン情報生成要素は、 （Ａ）通信リンクによって所定のパターンに相互結合された複数の処理ノードを 含んでいる超並列プロセッサと、 （Ｂ）通信パターン制御部分とを備え、該通信パターン制御部分は、 （ｉ）各処理ノードから選択した通信リンクを経由してメッセージを転送するこ とを容易にするために、前記処理ノードをイネーブルして対応づけを生成するこ とを可能にするメッセージ／通信リンク対応づけ要素と、 （ｉｉ）一連の通信リンク繰返しで前記メッセージ／通信リンク対応づけ要素が 各繰返し時にメッセージ転送サイクルのために複数の通信リンクの１つの対応づ けの生成をイネーブルしたことを受けて、前記処理ノードをイネーブルして前記 処理を制御することを可能にする通信パターン制御要素と を備えたことを特徴とする請求の範囲第１項に記載のシステム。 ２９．前記メッセージ／通信リンク対応づけ要素は、（Ａ）各々がメッセージ転 送サイクル時に処理ノードが転送のために使用できるメッセージに関連づけられ た複数のエントリを含んでいるメッセージ・リストを生成することを可能にする ために前記処理ノードをイネーブルするメッセージ・リスト生成部分と、（Ｂ） 前記処理ノードをイネーブルして、前記メッセージ・リストの中の各エントリに 関連する優先度値を生成することを可能にする優先度設定要素と、（Ｃ）前記処 理ノードをイネーブルして、前記優先度設定要素によって生成された優先度値を 使用して、前記メッセージ・リストの中のエントリを該処理ノードに接続された 通信リンクと関連づけ、その関連づけに応じて前記通信パターン情報を生成する ことを可能にする通信リンク割当て要素と を備えたことを特徴とする請求の範囲第２８項に記載のシステム。 ３０．各処理ノードにおいて、各メッセージは処理ノードに接続された通信リン クのうち選択した通信リンクを経由して送信することができ、前記優先度設定要 素は該処理ノードをイネーブルして、（ｉ）そこを経由してエントリのメッセー ジを送信できる通信リンクの数および（ｉｉ）通信リンクを経由して送信できる メッセージの数に関して、各エントリと通信リンクの優先度値を生成することを 可能にすることを特徴とする請求の範囲第２９項に記載のシステム。 ３１．優先度設定要素によって制御される処理に応じて生成される優先度値は、 （ｉ）そこを経由してエントリのメッセージを送信できる通信リンクの数、およ び（ｉｉ）通信リンクを経由して送信できるメッセージの数の和に対応しており 、通信リンク割当て要素は前記処理ノードをイネーブルして、エントリおよび通 信リンクと低優先度値との関連づけに関するパターン情報を生成することを可能 にすることを特徴とする請求の範囲第３０項に記載のシステム。 ３２．前記通信パターン制御要素に応じて行われる処理は、さらに前記処理ノー ドをイネーブルして、一連のメッセージ転送サイクルで前記メッセージ／通信リ ンク対応づけ要素を処理することを可能にし、各繰返しは複数の通信リンク繰返 しからなり、それによって複数のメッセージ転送サイクルの対応づけの生成をイ ネーブルすることを特徴とする請求の範囲第２８項に記載のシステム。 ３３．前記メッセージ／通信リンク対応づけ要素は、（Ａ）前のメッセージ転送 サイクル時に転送されるものと判断されたメッセージに関連するメッセージ・ト ークンを含めて、前記処理ノードをイネーブルして、各々がメッセージ転送サイ クル時に処理ノードが転送するために使用できるメッセージに開運するメッセー ジ・トークンを含んでいる複数のエントリからなるメッセージ・リストを生成す ることを可能にするメッセージ・リスト生成部分と、 （Ｂ）前記メッセージ・リストの中の各エントリに関連づけられた優先度値を生 成する優先度設定要素と、 （Ｃ）前記優先度設定要素によって生成された優先度値を使用して、前記メッセ ージ・リストの中のエントリを前記処理ノードに接続された通信リンクと関連づ け、その関連づけに応じて前記通信パターン情報を生成する通信リンク割当て要 素と を備えたことを特徴とする請求の範囲第３２項に記載のシステム。 ３４．各処理ノードにおいて、各メッセージは処理ノードに接続された通信リン クのうち選択した通信リンクを経由して送信することができ、前記優先度設定要 素は前記処理ノードをイネーブルして、（ｉ）そこを経由してエントリのメッセ ージを送信できる通信リンクの数、および（ｉｉ）通信リンクを経由して送信で きるメッセージの数に関して、各エントリと通信リンクの優先度値を生成するこ とを可能にすることを特徴とする請求の範囲第３３項に記載のシステム。 ３５．優先度設定要素によって制御される処理を受けて生成される優先度値は、 （ｉ）そこを経由してエントリのメッセージを送信できる通信リンクの数、およ び（ｉｉ）通信リンクを経由して送信できるメッセージの数の和に対応しており 、通信リンク割当て要素は前記処理ノードをイネーブルして、エントリおよび通 信リンクと低優先度値との関連づけに関する通信パターン情報を生成することを 可能にすることを特徴とする請求の範囲第３４項に記載のシステム。 ３６．メッセージ／通信リンク対応づけ要素は、メッセージ転送サイクルのため に関連づけが生成されたあと、処理ノードをイネーブルして、その処理ノードに 関連づけられた通信リンクを経由してメッセージ・トークンを転送することを可 能にするメッセージ・トークン転送要素をさらに備えたことを特徴とする請求の 範囲第３３項に記載のシステム。 ３７．各メッセージ・トークンは宛先ポインタをもち、該メッセージ・トークン 転送要素は処理ノードをイネーブルして、そこを経由してメッセージ・トークン を転送する通信リンクに関してポインタの値を調整することを可能にすることを 特徴とする請求の範囲第３６項に記載のシステム。 ３８．それぞれの問題頂点にマッピングされた処理ノード間の通信に関連する遅 延を表した通信コスト関数に関して、問題頂点を問題グラフから超並列プロセッ サの処理ノードにマッピングするシステムであって、（Ａ）前記問題頂点が前記 処理ノードに選択的に割り当てられている現在の初期マッピングを生成する初期 マッピング生成手段と、 （Ｂ）現在のマッピングに応じてそれそれの不安定を生成し、各不安定が問題頂 点を前記処理ノードの別の処理ノードに予想される再割当てすることからなる予 想されるマッピング生成手段と、 （Ｃ）予想される不安定に関係する通信コスト関数が変化すると、それを受けて 前記予想される不安定生成手段によって生成された予想される不安定を選択する 不安定セレクタと、 （Ｄ）前記予想される不安定生成手段と不安定セレクタによる操作を複数の繰返 しで制御する制御要素とを備えたことを特徴とするシステム。 ３９．前記マッピング要素は、前記予想される不安定生成手段によって生成され 、前記不安定セレクタによって選択された予想される不安定に応じて、新しい現 在のマッピングを生成するように制御要素によって制御される不安定マッピング 生成手段を更に備えたことを特徴とする請求の範囲第３８項に記載のシステム。 ４０．各予想される不安定は、問題頂点を前記処理ノードの１つから通信リンク によって直接にそこに接続された前記処理ノードの別の処理ノードに予想される 再割当てすることを特徴とする請求の範囲第３８項に記載のシステム。 ４１．（Ａ）前記制御要素は初期状態の時最大占有値を生成し、 （Ｂ）前記初期マッピング生成手段は、処理ノードに割り当てられた問題頂点と ゴースト頂点の個数が前記最大占有値に一致するように、ゴースト頂点を前記処 理ノードに割り当てることを特徴とする請求の範囲第３８項に記載のシステム。 ４２．前記不安定セレクタは、各々が前記処理ノードのうち所定の処理ノードに 関連づけられた複数のランデブー・ノードを含んでおり、各ランデブー・ノード はその関連処理ノードに割り当てられた問題頂点に関して前記不安定生成手段に よって生成された予想される不安定を選択し、各ランデブー・ノードは予想され る不安定に関してランデブー・ノードに関係する通信コスト関数の変化を判断し 、その判断に応じて予想される不安定を選択的にイネーブルすることを特徴とす る請求の範囲第３８項に記載のシステム。 ４３．各予想される不安定は通信リンクを経由してある処理ノードから問題頂点 を隣接の通信リンクに予想される再割当てをすることからなり、 （Ａ）前記制御要素は初期状態の時最大占有値を生成し、 （Ｂ）前記初期マッピング生成手段は、処理ノードに割り当てられた問題頂点と ゴースト頂点の数が前記最大占有値に一致するように、ゴースト頂点を前記処理 ノードに割り当て、 （Ｃ）前記予想される不安定生成手段は前記ゴースト頂点に関して予想される不 安定マッピングも生成し、（Ｄ）各ランデブー・ノードは通信リンクによって相 互結合された２つの処理ノードに関連づけられており、各ランデブー・ノードは 、各処理ノードに割り当てられた問題頂点とゴースト頂点の個数を最大占有値に 一致するように維持するために、その関連処理ノードから同数の予想される不安 定を選択することを特徴とする請求の範囲第４２項に記載のシステム。 ４４．各ランデブー・ノードはその関連処理ノードの１つから１つの予想される 不安定を選択することを特徴とする請求の範囲第４３項に記載のシステム。 ４５．各ランデブー・ノードは、 （Ａ）対の予想される不安定であって、その対はその関連処理ノードの各々から の予想される不安定からなるものを選択する予想される不安定セレクタと、（Ｂ ）予想される不安定セレクタによって選択された対の予想される不安定に応じて 、通信コスト変化値を判断する通信コスト変化要素と を備えたことを特徴とする請求の範囲第４３項に記載のシステム。 ４６．前記制御要素はしきい値を生成し、前記ランデブー・ノードは通信コスト 変化要素によって生成された前記通信コスト変更値を前記しきい値と比較し、そ の結果に応じて予想される不安定をイネーブルするコンパレータをさらに備えて いることを特徴とする請求の範囲第４５項に記載のシステム。 ４７．制御要素は各繰返しごとに新しいしきい値を生成することを特徴とする請 求の範囲第４６項に記載のシステム。 ４８．それぞれの問題頂点にマッピングされた処理ノード間の通信に関連する遅 延を表した通信コスト関数に関して、問題頂点を問題グラフから超並列プロセッ サの処理ノード上にマッピングするシステムであって、 （Ａ）通信リンクによって所定パターンに相互結合された複数の処理ノードを備 えた超並列プロセッサと、 （Ｂ）マッピング要素制御部分とを備え、該マッピング要素制御部分は、 （ｉ）前記問題頂点が前記処理ノードに選択的に割り当てられている現在の初期 マッピングを生成する初期マッピング生成手段であって、該初期マッピング生成 手段は前記問題頂点を表した問題頂点トークンを生成し、各問題頂点をイネーブ ルしてその割当て処理ノードにロードされることを可能にする初期マッピング生 成手段と、 （ｉｉ）前記処理ノードをイネーブルして、現在のマッピングに応じて予想され る不安定を生成することを可能にする予想される不安定生成手段であって、該予 想される不安定は問題頂点を前記処理ノードの別の処理ノードに予想される再割 当てをする予想される不安定生成手段と、（ｉｉｉ）前記処理ノードをイネーブ ルして、前記予想される不安定に応じて、さらにそれに関係する通信コスト関数 の変化に応じて、処理時に生成された予想される不安定を選択することを可能に する不安定セレクトと、 （ｉｖ）予想される不安定生成手段と不安定セレクタに応じて処理を複数の繰返 しで制御する繰返し制御要素とを備えた ことを特徴とするシステム。 ４９．前記マッピング要素制御部分は、処理ノードをイネーブルして、選択した 予想される不安定を相互結合通信リンクを通して処理ノード間で再割当てするこ とを可能にするために繰返し制御要素によって制御されて、後続の繰返しの処理 時に使用するための新しい現在のマッピングを生成する不安定マッピング生成手 段をさらに備えたことを特徴とする請求の範囲第４８項に記載のシステム。 ５０．前記不安定セレクタに応じて処理が行われるとき、複数の処理ノードはラ ンデブー・ノードとして動作するようにイネーブルされ、各ランデブー・ノード は前記処理ノードのうち選択された処理ノードに関連づけられ、ランデブー・ノ ードはその関連処理ノードに割り当てられた問題頂点に関して予想される不安定 生成手段に応じて、処理時に生成された予想される不安定を選択し、各ランデブ ー・ノードは予想される不安定に関してランデブー・ノードに関係する通信コス ト関数の変化を判断し、それに応じて予想される不安定を選択的にイネーブルす ることを特徴とする請求の範囲第４８項に記載のシステム。 ５１．各予想される不安定は、問題頂点を通信リンクを通してある処理ノードか ら隣接の通信リンクに予想される再割当てすることからなり、 （Ａ）前記マッピング要素制御部分は初期状態のとき最大占有値を生成し、 （Ｂ）前記初期マッピング生成手段は、さらにゴースト頂点トークンを生成し、 処理ノードにロードされた問題頂点トークンとゴースト頂点の個数が前記最大占 有値に一致するように、ゴースト頂点トークンが前記処理ノードされるようにイ ネーブルし、（Ｃ）前記予想される不安定生成手段は前記ゴースト頂点に関して 前記処理ノードもイネーブルして、予想される不安定マッピングを生成すること を可能にし、（Ｄ）各ランデブー・ノードは通信リンクによって相互結合された ２つの処理ノードに関連づけられており、各ランデブー・ノードは各処理ノード に割り当てられた問題頂点とゴースト頂点の数を最大占有値に一致するように維 持するために、その関連処理ノードから同数の予想される不安定を選択すること を特徴とする請求の範囲第５０項に記載のシステム。 ５２．各ランデブー・ノードはその関連処理ノードの各々から１つの予想される 不安定を選択することを特徴とする請求の範囲第５１項に記載のシステム。 ５３．ランデブー・ノードは、 （Ａ）ランデブー・ノードとなるように選択された処理ノードをイネーブルして 、１対の予想される不安定を選択する予想される不安定のイネーブル部分であっ て、その１対がその関連処理ノードの各々からの予想される不安定からなるとき 、 （Ｂ）ランデブー・ノードとなるように選択された処理ノードをイネーブルして 、対の選択された予想される不安定に応じて通信コスト変化を判断することを可 能にする部分をイネーブルしたとき、それを受けてランデブー・ノードが動作す ることを特徴とする請求の範囲第５１項に記載のシステム。 ５４．前記マッピング要素制御部分はしきい値を生成し、ランデブー・ノードと なるように選択された処理ノードをイネーブルして、通信コスト変化要素によっ て生成された通信コスト変化値をしきい値と比較することを可能にし、その比較 に応じて予想される不安定をイネーブルする部分をコンパレータがイネーブルし たとき、それを受けて前記ランデブー・ノードがさらに動作することを特徴とす る請求の範囲第５３項に記載のシステム。 ５５．マッピング要素制御部分は各繰返しごとに新しいしきい値を生成すること を特徴とする請求の範囲第５４項に記載のシステム。 ５６．通信リンクを通して所定のパターンに相互に結合されて超並列プロセッサ を構成する処理ノード間でメッセージ転送を指示し、問題グラフで定義されたパ ターンに処理ノード上にマッピングされた問題頂点間の通信を容易にするシステ ムであって、（Ａ）選択した通信リンクを経由して各処理ノードからメッセージ を転送することを容易にするためのメッセージ／通信リンク対応づけ要素と、 （Ｂ）前記メッセージ／通信リンク対応づけ要素を一連の通信リンク繰返しで制 御し、各繰返し時にメッセージ転送サイクルのための複数の通信リンクの１つの 対応づけの生成をイネーブルする通信パターン制御要素と を備えたことを特徴とするシステム。 ５７．前記メッセージ／通信リンク対応づけ要素は、各処理ノードについて、 （Ａ）メッセージ転送サイクル時に処理ノードが転送のために使用できるメッセ ージに各々が関連づけられている複数のエントリからなるメッセージ・リストと 、 （Ｂ）前記メッセージ・リストの中の各エントリに関連する優先度値を生成する 優先度設定要素と、（Ｃ）前記優先度設定要素によって生成された優先度値を使 用して、前記メッセージ・リストの中のエントリを前記処理ノードに接続された 通信リンクに関連づけ、その関連づけに応じて前記通信パターン情報を生成する 通信リンク割当て要素と を備えたことを特徴とする請求の範囲第５５項に記載のシステム。 ５８．各処理ノードにおいて、各メッセージは処理ノードに接続された通信リン クの１つを通して送信することができ、前記優先度設定要素は（ｉ）そこを経由 してエントリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リ ンクを通して送信できるメッセージの数に関して、各エントリと通信リンクの優 先度値を生成することを特徴とする請求の範囲第５７項に記載のシステム。 ５９．優先度設定要素によって生成される優先度値は（ｉ）そこを経由してエン トリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リンクを通 して送信できるメッセージの数の和に対応しており、通信リンク割当て要素はエ ントリおよび通信リンクと低優先度値との関連づけに関する通信パターン情報を 生成することを特徴とする請求の範囲第５８項に記載のシステム。 ５０．前記通信パターン制御要素は、さらに、前記メッセージ／通信リンク対応 づけ要素を一連のメッセージ転送サイク繰返しで制御し、各々の繰返しは複数の 通信リンク繰返しからなり、これによって複数のメッセージ転送サイクルの対応 づけの生成をイネーブルすることを特徴とする請求の範囲第５６項に記載のシス テム。 ６１．前記メッセージ／通信リンク対応づけ要素は、各処理ノードについて、 （Ａ）前にメッセージ転送サイクル時に転送されたと判断されたメッセージを含 めて、メッセージ転送サイクル時に処理ノードが転送ために使用できるメッセー ジに各々が関連づけられた複数のエントリからなるメッセージ・リストと、 （Ｂ）前記メッセージ・リストの中の各エントリに関連づけられた優先度値を生 成する優先度設定要素と、 （Ｃ）前記優先度設定要素によって生成された優先度値を使用して、前記メッセ ージ・リストの中のエントリを前記処理ノードに接続された通信リンクに関連づ け、その関連づけに応じて前記通信パターン情報を生成する通信リンク割当て要 素と を備えたことを特徴とする請求の範囲第６０項に記載のシステム。 ６２．各処理ノードにおいて、各メッセージは処理ノードに接続された通信リン クの１つを通して送信することができ、前記優先度設定要素は（ｉ）そこを経由 してエントリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リ ンクを通して送信できるメッセージの数に関して、各エントリと通信リンクの優 先度値を生成することを特徴とする請求の範囲第６１項に記載のシステム。 ６３．優先度設定要素によって生成される優先度値は（ｉ）そこを経由してエン トリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リンクを通 して送信できるメッセージの数の和に対応しており、通信リンク割当て要素はエ ントリおよび通信リンクと低優先度値との関連づけに関する通信パターン情報を 生成することを特徴とする請求の範囲第５２項に記載のシステム。 ６４．通信リンクを通して所定のパターンに相互に結合されて超並列プロセッサ を構成する処理ノード間でメッセージ転送を指示し、問題グラフで定義されたパ ターンに処理ノード上にマッピングされた問題頂点間の通信を容易にするシステ ムであって、（Ａ）通信リンクによって所定のパターンに相互に結合された複数 の処理ノードからなる超並列プロセッサと、 （Ｂ）通信パターン制御部分とを備え、該通信パターン制御部分は、 （ｉ）各処理ノードから選択した通信リンクを経由してメッセージを転送するこ とを容易にするために、前記処理ノードをイネーブルして対応づけを生成するこ とを可能にするメッセージ／通信リンク対応づけ要素と、 （ｉｉ）一連の通信リンク繰返しで前記メッセージ／通信リンク対応づけ要素が 各繰返し時にメッセージ転送サイクルのために複数の通信リンクの１つの対応づ けの生成をイネーブルしたことを受けて、前記処理ノードをイネーブルして前記 処理を制御することを可能にする通信パターン制御要素と を備えたことを特徴とするシステム。 ６５．前記メッセージ／通信リンク対応づけ要素は、（Ａ）前記処理ノードをイ ネーブルして、各々がメッセージ転送サイクル時に処理ノードが転送するために 使用できるメッセージに関連づけられた複数のエントリからなるメッセージ・リ ストを生成することを可能にするメッセージ・リスト生成部分と、（Ｂ）前記処 理ノードをイネーブルして、前記メッセージ・リストの中の各エントリに関連づ けられた優先度値を生成することを可能にする優先度設定要素と、 （Ｃ）前記処理ノードをイネーブルして、前記優先度設定要素によって生成され た優先度値を使用して前記メッセージ・リストの中のエントリを該処理ノードに 接続された通信リンクに関連づけ、その関連づけに応じて前記通信パターン情報 を生成することを可能にする通信リンク割当て要素と を備えたことを特徴とする請求の範囲第６４項に記載のシステム。 ６６．各処理ノードにおいて、各メッセージは処理ノードに接続された通信リン クの１つを通して送信することができ、前記優先度設定要素は（ｉ）そこを経由 してエントリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リ ンクを通して送信できるメッセージの数に関して、各エントリと通信リンクの優 先度値を生成することを特徴とする請求の範囲第６５項に記載のシステム。 ６７．優先度設定要素によって生成される優先度値は（ｉ）そこを経由してエン トリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リンクを通 して送信できるメッセージの数の和に対応しており、通信リンク割当て要素はエ ントリおよび通信リンクと低優先度値との関連づけに関する通信パターン情報を 生成することを特徴とする請求の範囲第６６項に記載のシステム。 ６８．前記通信パターン制御要素に応じて行われる処理は、さらに前記処理ノー ドをイネーブルして、一連のメッセージ転送サイクルで前記メッセージ／通信リ ンク対応づけ要素を処理することを可能にし、各繰返しは複数の通信リンク繰返 しからなり、それによって複数のメッセージ転送サイクルの対応づけの生成をイ ネーブルすることを特徴とする請求の範囲第６４項に記載のシステム。 ６９．前記メッセージ／通信リンク対応づけ要素は、（Ａ）前のメッセージ転送 サイクル時に転送されるものと判断されたメッセージに関連するメッセージ・ト ークンを含めて、前記処理ノードをイネーブルして、各々がメッセージ転送サイ クル時に処理ノードが転送するために使用できるメッセージに関連するメッセー ジ・トークンを含んでいる複数のエントリからなるメッセージ・リストを生成す ることを可能にするメッセージ・リスト生成部分と、 （Ｂ）前記メッセージ・リストの中の各エントリに関連づけられた慶先度値を生 成する優先度設定要素と、 （Ｃ）前記優先度設定要素によって生成された優先度値を使用して、前記メッセ ージ・リストの中のエントリを前記処理ノードに接続された通信リンクと関連づ け、その関連づけに応じて前記通信パターン情報を生成する通信リンク割当て要 素とを備えたことを特徴とする請求の範囲第６８項に記載のシステム。 ７０．各処理ノードにおいて、各メッセージは処理ノードに接続された通信リン クの１つを適して送信することができ、前記優先度設定要素は（ｉ）そこを経由 してエントリのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リ ンクを通して送信できるメッセージの数に関して、各エントリと通信リンクの優 先度値を生成することを特徴とする請求の範囲第６９項に記載のシステム。 ７１．優先度設定要素によって生成される優先度値は（ｉ）そこを通してエント リのメッセージを送信できる通信リンクの数、および（ｉｉ）通信リンクを通し て送信できるメッセージの数の和に対応しており、通信リンク割当て要素はエン トリおよび通信リンクと低優先度値との関連づけに関する通信パターン情報を生 成することを特徴とする請求の範囲第７０項に記載のシステム。 ７２．メッセージ／通信リンク対応づけ要素は、さらに、あるメッセージ転送サ イクルについて関連づけが生成されたあと、処理ノードをイネーブルして、処理 ノードに関連する通信リンクを通してメッセージ・トークンを転送することを可 能にするメッセージ・トークン転送要素を備えたことを特徴とする請求の範囲第 ６９項に記載のシステム。 ７３．各メッセージ・トークンは宛先ポインタをもち、前記メッセージ・トーク ン転送要素は処理ノードをイネーブルして、そこを通してメッセージ・トークン を転送する通信リンクに関してポインタの値を調整することを可能にすることを 特徴とする請求の範囲第７２項に記載のシステム。