JPH0583175B2 - - Google Patents

Info

Publication number
JPH0583175B2
JPH0583175B2 JP1322222A JP32222289A JPH0583175B2 JP H0583175 B2 JPH0583175 B2 JP H0583175B2 JP 1322222 A JP1322222 A JP 1322222A JP 32222289 A JP32222289 A JP 32222289A JP H0583175 B2 JPH0583175 B2 JP H0583175B2
Authority
JP
Japan
Prior art keywords
groove
wafer
reinforcing material
semiconductor wafer
holding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1322222A
Other languages
English (en)
Other versions
JPH03181131A (ja
Inventor
Yasushi Yoshimura
Tsutomu Sato
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naoetsu Electronics Co Ltd
Original Assignee
Naoetsu Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Naoetsu Electronics Co Ltd filed Critical Naoetsu Electronics Co Ltd
Priority to JP1322222A priority Critical patent/JPH03181131A/ja
Priority to KR1019900015439A priority patent/KR940007059B1/ko
Priority to US07/590,806 priority patent/US5154873A/en
Priority to EP90120470A priority patent/EP0432422B1/en
Priority to DE69029510T priority patent/DE69029510T2/de
Publication of JPH03181131A publication Critical patent/JPH03181131A/ja
Publication of JPH0583175B2 publication Critical patent/JPH0583175B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304Mechanical treatment, e.g. grinding, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67326Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D1/00Working stone or stone-like materials, e.g. brick, concrete or glass, not provided for elsewhere; Machines, devices, tools therefor
    • B28D1/005Cutting sheet laminae in planes between faces
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B28WORKING CEMENT, CLAY, OR STONE
    • B28DWORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67326Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls
    • H01L21/6733Horizontal carrier comprising wall type elements whereby the substrates are vertically supported, e.g. comprising sidewalls characterized by a material, a roughness, a coating or the like

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mining & Mineral Resources (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体ウエハの補強材形成方法およ
び装置に関する。
さらに詳しくは、トランジスタ、ダイオード等
のデイスクリート素子(個別素子)等として利用
されるシリコン(Si)単結晶の円板形等からなる
半導体ウエハからデイスクリート素子用基板を製
造する際に、半導体ウエハを2分割切断加工する
工程において半導体ウエハの周縁へ当板となる補
強材を形成する方法と装置とに関する。
(従来の技術) 従来、本出願人は、シリコン単結晶の消耗低減
等を目的として、中央部に不純物が拡散されてい
ない不純物未拡散層を有し両面に不純物が拡散さ
れた不純物拡散層を有する半導体ウエハを、厚み
幅の略中心部から切断し、各半導体ウエハの夫々
の切断面を新な不純物を拡散するための不純物未
拡散層とするデイスクリート素子用基板の製造方
法等を先に提案している(特願昭63−126591号)。
さらに、前記製造方法における半導体ウエハの
切断工作について、工作効率の確保、切断端の損
傷防止等を目的として、半導体ウエハの周縁にカ
ーボン、シリコン等で形成された当板を固着して
行なう技術についても先に提案しれている(時願
平1−137037号)。
従来、前述の本出願人の先提案において、半導
体ウエハの周縁に当板を固着する手段としては、
例えばウエハキヤリアに並列した半導体ウエハの
周縁上部に当板を一枚ずつ接着剤で固着していく
ことが行なわれている。
(発明が解決しようとする課題) 前述の従来の半導体ウエハの周縁に接着する当
板はカーボンやシリコン等から成るので比較的コ
スト高であり、また、当板を接着する作業は手作
業に頼る部分が多く、この為に作業効率が悪く、
接着強度不足や寸法精度、接着剤の流下等、加工
精度の点でも問題を生じることがあつた。
本発明はこのような問題点を解決するためにな
されたものであり、その課題は、半導体ウエハの
当板となる補強材を安価な材質に換え、これを半
導体ウエハに対して高精度、高い作業効率にて形
成せしめる補強材形成方法とこれを実施するに好
適な装置を提供するこである。
(課題を解決するための手段) 前述の課題を達成するための、本発明に係る半
導体ウエハの補強材形成方法は、両面に不純物の
拡散層を形成し、厚み幅の中心から2分割に切断
する半導体ウエハを垂直状に保持すると共に、該
ウエハの下部周縁を所要粘性の硬化性樹脂を充填
させた円弧状の凹溝型内に嵌入させ、上記凹溝型
内の樹脂を硬化させてウエハ下部周縁部に沿う補
強材を形成した後、この補強材を凹溝型内より脱
型させるものである。
また、本発明に係る半導体ウエハの補強材形成
装置は、複数枚の半導体ウエハを一定の間隔で垂
直状に並列保持するウエハキヤリアの底部開口に
対して組み込んで該キヤリア内に保持される半導
体ウエハの下部周縁を差し込む凹溝型を備え、前
記凹溝型には各半導体ウエハの下部周縁を個々に
嵌入させる補強材成形用の円弧状凹溝をウエハの
保持間隔と対応させて形成すると共に、これら凹
溝の両端部に断面V形の保持溝部を同凹溝の円弧
に沿わせて形成し、この保持溝部の中心を上記凹
溝の中心に一致させたものである。
さらに、上記した装置における円弧状凹溝両端
の保持溝部を別部材によつて構成し、この保持溝
部材を上下移動調節自在に支持してもよい。
(作用) 前述した半導体ウエハの補強材形成方法では、
垂直状に保持した半導体ウエハの下部周縁を所定
粘性の硬化性樹脂を充填させた凹溝型内に嵌入さ
せると、上記ウエハの下部周縁が粘性の有る樹脂
内に押し込まれる形で挿入され、その挿入部にお
ける、周囲の樹脂が盛り上がると同時に、垂直状
のウエハ表面と樹脂との当接面は、樹脂の粘性と
表面張力の関係で逆鋭角に保たれる。
その後、凹溝型内の樹脂を硬化させて凹溝型内
から脱型させると、半導体ウエハの下部周縁に沿
つて硬化樹脂による円弧状の補強材がウエハ周縁
を包み込む形態で固着して形成される。
また、半導体ウエハの補強材形成装置によれ
ば、ウエハキヤリアによつて垂直状に並列保持さ
れる複数の半導体ウエハは、上記ウエハキヤリア
によつて保持されると同時に、夫々の下部周縁が
ウエハキヤリアの底部開口部に対して組み込まれ
た凹溝型の円弧状凹溝内に対して個々に嵌入され
る。
その場合、各円弧状凹溝内に嵌入される半導体
ウエハは、該凹溝両端に形成される保持溝部のV
字谷部に落ち込んで凹溝内の中心部に位置合わせ
される。
さらに、保持溝部部材を別部材によつて構成
し、上下方向へ移動調節自在に支持することによ
れば、上記保持溝部部材を移動調節することによ
つて凹溝内に対するウエハ下部周縁の嵌入深度が
可変調節される。
(発明の効果) 本発明の半導体ウエハの補強材形成方法は、垂
直状に保持した半導体ウエハの下部周縁を凹溝型
内に嵌入させた状態で、そのウエハの下部周縁に
沿つて比較的安価な硬化性樹脂から成る補強材を
包む様に固着形成するものである。従つて、従来
の半導体ウエハの補強材となる当板の様に、比較
的高価なカーボンやシリコンを用いて形成したも
のを用意し、これを専用治具等を用いてウエハの
周縁部に対して手作業にて接着するものと比較す
ると、補強材形成作業の効率を向上させることが
できると共に、コストダウンを実現することがで
き、さらに、接着剤の流下や接着強度不足を無く
し、必要な加工精度を安定して確保することが可
能である。
また、半導体ウエハの周縁に沿つて形成される
補強材は、ウエハ周縁の両縁部を包み込んで合理
的に補強され、さらに、ウエハ周縁と補強材樹脂
との当接面は、硬化前における樹脂の粘性と表面
張力とによつて逆鋭角に保たれた状態で硬化形成
されるので、半導体ウエハを2分割に切断した後
にウエハ周縁部に固着する補強材を特定の薬液で
容易に剥離することができる利点がある。
また、本発明に係る半導体ウエハの補強材形成
装置は、複数枚の半導体ウエハをウエハキヤリア
で垂直状に並列保持し、これらウエハの下部周縁
を凹溝型の円弧状凹溝内に対して個々に差し込
み、該凹溝両端部の保持溝部でもつてウエハの下
部周縁を凹溝の中央に保持する様にしたものであ
るから、一度に複数枚の半導体ウエハの周縁部に
対して、硬化樹脂製の補強材を両面の肉厚を均等
にして包む様に形成することができる。
さらに、円弧状凹溝両端の保持溝部を別部材に
よつて構成し、この保持溝部材を上下移動調節自
在に支持することによれば、凹溝内に対するウエ
ハ下部周縁の嵌入深さを調節して、補強材に対す
るウエハ周縁の埋め込み形態を変更することが可
能となる。
(実施例) 以下、本発明に係る半導体ウエハの補強材形成
方法および装置の実施例を第1図から第10図に
基づいて説明する。
まず、本発明に係る半導体ウエハの補強材形成
装置について説明する。
補強材形成装置Aは半導体ウエハWの下部周縁
に沿つて樹脂製の補強材aを形成するものであつ
て、複数の半導体ウエハWを垂直状に並列保持す
るウエハキヤリアA1と、このウエハキヤリアA1
の底部開口に対して組み込む凹溝型A2とから構
成してある。
ウエハキヤリアA1は接着が全く効かない材質、
例えば四ふつ化エチレン樹脂からなり、半導体ウ
エハWを収容する四面よりなる枠体1の両側板部
1a内面にはウエハWを垂直に差し込むスリツト
2を一定の間隔を置いて形成してあり、このスリ
ツト2にウエハWの周縁を差し込みながら同キヤ
リアA1内に複数枚のウエハWを垂直状態で並列
規制する様に構成されている。
そして、上記ウエハキヤリアA1の両側板部1
aを下方へ向けて折曲させて脚部1cを形成する
ことによつて、両脚部1c間にキヤリアA1全長
にわたる開口1bが形成してあり、この開口1b
内に凹溝型A2を嵌合させて組み込む様になつて
いる。
凹溝型A2はウエハキヤリアA1と同様に接着の
効かない材質にて成り、基板3上の中央に沿つて
ウエハキヤリアA1底部の開口1b内に嵌合して
組み込む型部4を凸設し、この型部4の上面に上
記ウエハキヤリアA1によつて保持される半導体
ウエハWの下部周縁を差し込む凹溝5をウエハの
並列間隔と対応させて凹設すると共に、型部4を
固定する基板3上にはウエハキヤリアA1の脚部
下端を差し込み嵌合させる結合溝10が凹設して
ある。
上記した型部4の上面はウエハWと略同径又は
それ以上の円弧面が形成され、この円弧面に沿つ
て、各補強材aの形成用の樹脂を充填する凹溝5
が円弧状に形成してある。また、凹溝5は第6図
及び第9図にて示す様に、断面をウエハWの厚さ
よりも十分に広い台形状に形成して、ウエハキヤ
リアA1によつて垂直状に保持されるウエハWの
下部周縁を嵌入する様に構成する。
さらに、上記各凹溝5の両端部にはウエハWの
周縁を下から支える断面V字形の保持溝部6を形
成してある。
保持溝部6は第7図、第8図にて示す様に、外
側から内側へ向けてテーパ状に溝を深める断面V
字形の溝であり、型部4の両側面に沿つてねじ7
止めされる板部材8の上面に凹溝5の円弧に沿う
様に形成し、また、該保持溝6の中心は凹溝5の
中心に一致させてある。而して、ウエハキヤリア
A1によつて夫々垂直状に保持されるウエハWの
下部周縁が保持溝部6のV字溝に当接することに
より、ウエハW下部周縁は凹溝5内の中央に嵌入
した状態で下から支持される。
各凹溝5は、後述する様に硬化性の樹脂を充填
硬化させることにより半導体ウエハWの周縁に沿
つて補強材aを形成するものである。従つて、上
記した様に断面V字形の保持溝部6でウエハWの
周縁部を凹溝5の中央に保持することにより、ウ
エハWの周縁部に沿つて補強材aを精度良く形成
することができる。
また、型部両側に取付けられる板部材8はねじ
7を緩めることによつて上下方向に移動調節する
ことが可能である。従つて、板部材8の上下移動
でもつて凹溝5内に対する半導体ウエハWの下部
周縁の嵌入深度を調節し、これによつて補強材a
に対するウエハ周縁の埋め込み状態を変化させえ
ことが可能である。
第3図にて示すA2′は凹溝型の別の実施例を示
す。
この凹溝型A2′は凹溝5′の底部の曲率半径を半
導体ウエハWの半径よりも小さくして凹溝5′中
央部の深さを増大させたものであり、これによつ
てウエハWの周縁部に沿つて形成される補強材
a′が中央部で幅広く形成される様に構成してあ
る。
凹溝5′の両端部には第4図及び第5図にて示
す如き保持溝部6′が形成されている。
上記した様に補強材a′中央部の幅を拡く形成し
た半導体ウエハWは、補強材a′の途中まで切り込
んで2枚に切断分割する場合において、2分割さ
れたウエハWを、幅拡く残される補強材a′を介し
て強く連結しておくことができる。従つて、2枚
に切断したウエハWを、切り残される補強材a′を
介して連結した状態で2枚一度に回収する排分離
回収方法に特に適したものとなる。
また、上記した凹溝型A2′は、基板3の下面か
ら凹溝5′の底面に至る中子体9が凹溝5′内に対
して少量だけ出没する様に嵌装してあり、凹溝
5′内で硬化形成された補強材a′をこの中子体9
を取り外し下から押し上げることにより、凹溝
5′内面に付着する補強材a′を剥離させて凹溝
5′からウエハWに直接負荷を加えることなく幅
広状の補強材a′を確実に脱型させることができ
る。
また、上記凹溝5′の両端には第4図及び第5
図にて示す様なV字形の保持溝部6′が凹溝5′の
円弧を延長する形で形成されている。
次に、本発明に係る半導体ウエハの補強材形成
方法の実施例について説明する。
この実施例では前述した補強材形成装置Aを用
いて行なわれる。
半導体ウエハWは、シリコン単結晶の円板形等
からなり、中央部に不純物が拡散されていない不
純物未拡散層を有し両面に不純物が拡散された不
純物拡散層を有するものである。
上記した如き複数枚の半導体ウエハWは、オリ
フラW′を上にした状態で補強材形成装置Aのウ
エハキヤリアA1内のスリツト2に一定間隔を置
いて並列保持される。この時この状態において、
ウエハキヤリアA1の各ウエハWは、下部周縁を
両側部のスリツト2に嵌入すると共に、両側の周
縁をウエハキヤリアの両側板部1aによつて挟持
されることによつて、垂直状態でガタ付くことな
く保持されている。
一方、上記ウエハキヤリアA1の開口1bに対
して組み込む凹溝型A2の各凹溝5内には補強材
aを形成する材料となる硬化性樹脂を充填する。
硬化性樹脂は、例えば熱硬化性のエポキシ樹脂に
タルク等の粘性増加材を混合させて、凹溝5内に
充填した際に流出しない程度の粘性を与えたもの
を用い、充填用の治具等を利用して空気の閉塞に
注意しながら各凹溝5の上限まで充填する(第6
図)。
次いで、上記凹溝型A2の型部4に対してウエ
ハWを収納したウエハキヤリアA1の開口1bを
上から嵌合させて、該キヤリアA1の脚部1c下
端を凹溝型A2の結合溝10内に差し込むことに
より、ウエハキヤリアA1と凹溝型A2とを組み合
わせ、これによつて、ウエハキヤリアA1内に収
納されていた各半導体ウエハWの下部周縁を凹溝
型A2の各凹溝5内に対してウエハWの自重若し
くは上方からの適度な加圧を与えることにより嵌
入させる(第1図)。
この時、各半導体ウエハWの下部周縁は凹溝5
両端部の両保持溝部6のV字溝内に嵌合され下か
ら保持され、凹溝5内の中央に位置合わせされた
状態で、該凹溝5内に充填される樹脂内に押し込
まれる形で所定の深さbだけ挿入される。
半導体ウエハWの下部周縁が凹溝5内の樹脂内
に挿入されると、樹脂が上方に盛り上がると同時
に樹脂の十分な粘性と表面張力によつて、ウエハ
周縁部の表面と樹脂との当接面とが成す角θが逆
鋭角に形成され、この状態のままに保たれる(第
9図)。
また、凹溝5内に対するウエハW下部周縁の嵌
入深度は、前述の如く凹溝型A2の板部材8を上
下に移動して保持溝部6の高さを変えることによ
つて任意に調節することができ、これによつて、
凹溝5内にて形成される補強材aに対するウエハ
周縁の接着縁の上下方向の幅を任意に決定するこ
とができる。
上記した様に組み合わせた補強材形成装置A
は、所定温度の雰囲気中にて各凹溝5内の樹脂を
加熱硬化させる。
凹溝5内の樹脂が硬化すると、該凹溝5内に嵌
入されるウエハWの下部周縁に沿つて補強材Aが
固着した状態で形成され、ウエハキヤリアA1
基板3より引き上げ等しくして各凹溝5内で形成
された補強材aを脱型させる。
尚、補強材aと凹溝5との剥離性は、前記した
様に凹溝側の部材を剥離性の高い材質にて形成す
ることによつて確保できるが、凹溝5の内面に離
型剤の被膜を形成することによつても良好な剥離
性を得ることができる。
半導体ウエハW周縁に形成された樹脂製の補強
剤aは第9図にて示す様にウエハWの周縁の両面
を包む様に形成される。
凹溝型A2から脱型した半導体ウエハWは2分
割する為に切断工程に移行し、ウエハキヤリア
A1及び凹溝型A2は繰り返して使用される。
以上の様な補強材の形成方法によれば、半導体
ウエハWをウエハキヤリアA1に収納したままで、
手作業による工程を加えることなくウエハWの下
部周縁に対して樹脂製の補強材aを形成すること
ができる。従つて、手先業による不合理を削減し
て高い精度にて補強材aを形成すると共に、従来
発生していた接着剤の流出やハンドリング中によ
る破損を低減することができる。
切断工程において、前記半導体ウエハWは厚さ
幅の中心からダイヤモンドカツタ等によつて2分
割に切断されるが、切断最後の箇所となるウエハ
W下部周縁は第9図にて示す様に補強材aによつ
て両面から包む様に補強されているので、切断時
の負荷によつて端部が破損してしまうのを効果的
に防止することができる。
また、切断工程が済むと、不要となつた補強材
aは2分割されたウエハWから取り除く為に接着
部分に剥離液を含浸させるが、ウエハW下部周縁
と補強材aとの接着部は第9図にて示した様に逆
鋭角θに形成されているので剥離液が接着面に含
浸し易く、さらに、補強材aに加わる外力が補強
材aを剥離させようとする力として都合良く作用
するので、ウエハWから補強材aを簡単に剥離さ
せることができる利点がある。
尚、上記した様にウエハWの補強材aがウエハ
W周縁の両面部を包む様に形成されると、ウエハ
W周縁の両面に補強材aが突出する。従つて、ウ
エハWを2分割に切断する工程において、ウエハ
W片面の全域を真空保持することは出来ないが、
補強材aを避けた部分を真空保持することでも何
らの支障もなく切断できることが実証されてい
る。
本発明の補強材形成方法によれば第10図にて
示す様に、2枚(若しくは2枚以上)重ね合わせ
た半導体ウエハWの下部周縁に対して補強材a″を
形成することも可能である。
さらに、半導体ウエハWを補強材aごと2分割
する場合と、補強材aの一部を切り残し、2枚連
結した状態のウエハWを一度に回収する場合とが
有るが、前者の場合は、前述した補強材形成装置
Aの凹溝5で形成される補強材aの様に均一幅に
形成し、また、後者の場合は凹溝型A2′の凹溝
5′にて形成される補強材a′の様に切断端となる
中央部の幅を大きくすることによつて対応するこ
とができる。且又、補強材aによる補強範囲を広
くしたい場合や、補強材aをオリフラW′部分に
沿つて形成したい場合も凹溝型の凹溝の形態を変
えることで対応する。又通常のウエハに対しては
ウエハキヤリアは市販品のもので適用可能である
が、前述の様な2枚同時成形や特別に厚いウエハ
又はウエハ外周部により、範囲を広く当板を形成
する場合には特別に成形したウエハキヤリアを用
いるのがよい。
【図面の簡単な説明】
第1図は本発明に係る半導体ウエハの補強板形
成装置にウエハを嵌入した状態を示す正面図、第
2図は同装置の凹溝型を示す平面図、第3図は凹
溝の中央部を深く形成した凹溝型を示す正面図、
第4図は同装置の保持溝部を示す正面図、第5図
は同保持溝部の正面図、第6図は凹溝の断面図、
第7図は第1図の装置における保持溝部の側面
図、第8図は同保持溝部の正面図、第9図は凹溝
内にて補強材を形成する状態を示す縦断面図、第
10図は2枚重ね合わせたウエハに補強材を形成
する状態の縦断面図である。 図中、A:補強材形成装置、A1:ウエハキヤ
リア、A2,A2′:凹溝型、a,a′:補強材、W:
半導体ウエハ、5,5′:凹溝、6,6′:保持溝
部。

Claims (1)

  1. 【特許請求の範囲】 1 両面に不純物の拡散層を形成し、厚み幅の中
    心から2分割に切断する半導体ウエハを垂直状に
    保持すると共に、該ウエハの下部周縁を所要粘性
    の硬化性樹脂を充填させた円弧状の凹溝型内に嵌
    入させ、上記凹溝型内の樹脂を硬化させてウエハ
    下部周縁部に沿う補強材を形成した後、この補強
    材を凹溝型内より脱型させる半導体ウエハの補強
    材形成方法。 2 複数枚の半導体ウエハを一定の間隔で垂直状
    に並列保持するウエハキヤリアの底部開口に組み
    込んで該キヤリア内に保持される各半導体ウエハ
    の下部周縁を差し込む凹溝型を備え、前記凹溝型
    には各半導体ウエハの下部周縁を個々に嵌入させ
    る補強材成形用の円弧状凹溝をウエハの保持間隔
    と対応させて形成すると共に、これら凹溝の両端
    部に断面V形の保持溝部を同凹溝の円弧に沿わせ
    て形成し、この保持溝部の中心を上記凹溝の中心
    に一致させた半導体ウエハの補強材形成装置。 3 円弧状凹溝両端の保持溝部を別部材によつて
    構成し、この保持溝部部材を上下移動調節自在に
    支持した請求項2記載の半導体ウエハの補強材形
    成装置。
JP1322222A 1989-12-11 1989-12-11 半導体ウエハの補強材形成方法および装置 Granted JPH03181131A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP1322222A JPH03181131A (ja) 1989-12-11 1989-12-11 半導体ウエハの補強材形成方法および装置
KR1019900015439A KR940007059B1 (ko) 1989-12-11 1990-09-28 반도체웨이퍼의 슬라이스용 베이스의 부착방법과 그 장치 및 베이스의 부착구조
US07/590,806 US5154873A (en) 1989-12-11 1990-10-01 Method and apparatus for mounting slice base on wafer of semiconductor
EP90120470A EP0432422B1 (en) 1989-12-11 1990-10-25 Method and apparatus for mounting slice base on wafer of semiconductor
DE69029510T DE69029510T2 (de) 1989-12-11 1990-10-25 Methode und Einrichtung zum Montieren einer Schneidstütze auf einem Halbleiter-Wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1322222A JPH03181131A (ja) 1989-12-11 1989-12-11 半導体ウエハの補強材形成方法および装置

Publications (2)

Publication Number Publication Date
JPH03181131A JPH03181131A (ja) 1991-08-07
JPH0583175B2 true JPH0583175B2 (ja) 1993-11-25

Family

ID=18141308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1322222A Granted JPH03181131A (ja) 1989-12-11 1989-12-11 半導体ウエハの補強材形成方法および装置

Country Status (5)

Country Link
US (1) US5154873A (ja)
EP (1) EP0432422B1 (ja)
JP (1) JPH03181131A (ja)
KR (1) KR940007059B1 (ja)
DE (1) DE69029510T2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074442A (en) * 1994-10-28 2000-06-13 Shin-Etsu Handotai Co., Ltd. Method of separating slice base mounting member from wafer and jig adapted therefor
JP4419321B2 (ja) * 2000-12-26 2010-02-24 株式会社デンソー スパークプラグの製造方法
DE10223937A1 (de) * 2002-05-29 2004-01-15 Wacker Siltronic Ag Zweischichtverklebung von Sägehilfen auf Siliciumeinkristallstäben
JP4038679B2 (ja) * 2003-05-13 2008-01-30 住友電気工業株式会社 半導体レーザーバーの固定用治具
DE10359260A1 (de) * 2003-12-17 2005-07-21 Conti Temic Microelectronic Gmbh Elektronisches Gerät sowie Verfahren zum Bonden eines elektronischen Geräts
CN101524877B (zh) * 2008-11-25 2011-08-31 河南鸿昌电子有限公司 一种切割半导体晶片的固定方法
CN110299316B (zh) * 2019-07-24 2024-03-01 常州时创能源股份有限公司 一种可承载半片的硅片花篮

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4261781A (en) * 1979-01-31 1981-04-14 International Business Machines Corporation Process for forming compound semiconductor bodies
JPS6085538A (ja) * 1983-10-18 1985-05-15 Nec Kansai Ltd 半導体製造方法
JPH07118473B2 (ja) * 1987-07-14 1995-12-18 九州電子金属株式会社 半導体ウエ−ハの製造方法
FR2629008B1 (fr) * 1988-03-23 1991-10-11 Commissariat Energie Atomique Procede et dispositif de clivage d'une plaquette de silicium
JPH01293613A (ja) * 1988-05-23 1989-11-27 Naoetsu Denshi Kogyo Kk ディスクリート素子用基板及びその製造方法

Also Published As

Publication number Publication date
EP0432422A3 (en) 1991-12-11
US5154873A (en) 1992-10-13
KR940007059B1 (ko) 1994-08-04
DE69029510D1 (de) 1997-02-06
JPH03181131A (ja) 1991-08-07
EP0432422A2 (en) 1991-06-19
EP0432422B1 (en) 1996-12-27
DE69029510T2 (de) 1997-05-22
KR910013534A (ko) 1991-08-08

Similar Documents

Publication Publication Date Title
US11784138B2 (en) Wafer processing with a protective film and peripheral adhesive
US5964646A (en) Grinding process and apparatus for planarizing sawed wafers
TWI470727B (zh) 附有接著劑之晶片的製造方法
EP0578351A1 (en) Elastic foamed sheet and wafer-polishing jig using the sheet
US20080054507A1 (en) Manufacturing Miniature Structured Elements with Tool Incorporating Spacer Elements
KR102556421B1 (ko) 단결정 패드 전사 방법
JPH0583175B2 (ja)
TW201208810A (en) A splicing technique for fixed abrasives used in chemical mechanical planarization
US20130264836A1 (en) Semiconductor Die Collet and Method
CN106952846B (zh) 一种上蜡用晶片承载盘及其使用方法
CN1263088C (zh) 一种处理半导体晶片的方法和所用的半导体晶片的衬底
KR20180111520A (ko) 수지 시트의 분단 장치 및 분단 방법
JPS6325893B2 (ja)
EP0845329B1 (en) Method and apparatus for polishing a thin plate
KR100584947B1 (ko) 패턴 형성을 위한 소프트 몰드 및 그를 이용한 패턴 형성방법
JP2023501104A (ja) キャビティを備えたプレートキャリヤを有するロール・ツー・プレートインプリントプロセスのための装置
EP1126952B1 (en) Belt for polishing semiconductors
JPH0231788Y2 (ja)
JP2892190B2 (ja) ウェーハの製造方法
US20240009673A1 (en) Work mat for supporting laboratory vessels
JPH0677186A (ja) ウェーハの研磨板及び研磨装置
JP2892191B2 (ja) ウェーハの製造方法
JP2004117585A (ja) 光導波路の製造方法
JPH0691055B2 (ja) 半導体ウエハの外周補強部の形成方法
JPH0624201B2 (ja) 半導体ウエハの当板固着方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees