JPH0582146B2 - - Google Patents

Description

【発明の詳細な説明】

［発明の目的］ （産業上の利用分野） 本発明はＣ−MOC ICにより構成したＳ−
RAMのように動作時に対し、非動作時（メモリ
ーバツクアツプ時）の消費電流が著しく少なくな
るような負荷を乾電池で昇圧して使用するような
場合に最適DC−DCコンバータに関する。 （従来の技術） 第３図は一般的なDC−DCコンバータである。
第３図は発振トランジスタQ₁がONしたときにト
ランジスタQ₁のコレクタと電源V_cc間のコイルL₁
の１次側コイルに電圧を蓄え、トランジスタQ₁
がOFFしたときにコイルL₁に蓄えられた電圧を
昇圧出力として導出する、いわゆるフライバツク
方式と呼ばれるものである。基本的にこの回路は
バイアス電流源I₁、昇圧用のコイルL₁、DCカツ
ト用コンデンサC₁、検出用ダイオードD₁、平滑
用コンデンサC₂で電源V_ccの電圧以上に昇圧でき
る。負荷の変動、電源V_ccの変動によつて昇圧し
た出力電圧V₀が大きく変動するため、トランジ
スタQ₁のベース電流I_B1を制御し、コレクタ電流
I_C1を制御することによつて昇圧した出力電圧V₀
を設定値に一定に保つためにツエナーダイオード
ZD₁、抵抗R₁、トランジスタQ₂による負帰還回
路を追加している。 トランジスタQ₁のコレクタ、エミツタ間の飽
和電圧V_(sat)＝０、コイルL₁の損失＝０、ダイオ
ードD₁の順方向電圧V_F1＝０、コイルL₁の２次側
への正帰還ロス＝０なる理想的な状態において、
出力電流I₀を流すためのトランジスタQ₁のベース
電流I_B1を求めてみる。トランジスタQ₁の電流増
幅率をh_FE1、コイルL₁のインダクタンスはＬ、発
振周波数を、出力電圧をV₀、負荷電流をI₀、ト
ランジスタQ₁のコレクタ電流をI_C1とすると、

【化】 となる。負荷電流I₀を使用最大に流すには式(1)に
示すI₀→I_0(MAX)とおき、計算した電流I_B1(MAX)の電
流をトランジスタQ₁のベースに流す必要がある。
バイアス電流源I₁の値はI₁≧I_B1(MAX)に設定しなけ
ればならない。 たとえばV_cc＝1.5v，V₀＝5v，I_0(MAX)＝10mA，
Ｌ＝200μH，＝50KHz，h_FE1＝50とすると、
I_B1(MAX)は、 式(1)でI₀＝I_0(MAX)として解くと、

【化】 となり、I₁は2mA必要となる。 上記した条件で、出力電力をP₀、入力電力を
P_INとして変換効率ηを求めてみると、 η＝P₀／P_IN＝V₀I₀／V₀I₀＋V_ccI₁ ……(2) ＝５×10×10^-3／５×10×10^-3＋1.5×２×10^-3＝0.9
4 となり、変換効率は94％である。 同一の条件で負荷が軽くなり、I₀＝10mAから
１／５００の20μAになつたときの効率ηは式(2)より η＝５×20×10^-6／５×20×10^-6＋1.5×２×10^-3＝0
.032 となり、3.2％である。 上記した具体的からも明らかなように、最大の
負荷状態で最大の効率となり、負荷が軽くなるに
ともなつて効率が極端に低下することとなる。 （発明が解決しようとする問題点） 上記した従来のDC−DCコンバータは重負荷時
と軽負荷時の変換効率が著しく低下する問題があ
つた。 本発明は上記した問題点を除去し、軽負荷状態
でも変換効率を大幅に向上したDC−DCコンバー
タを提供する。 ［発明の構成］ （問題点を解決するための手段） 本発明のDC−DCコンバータは上記した目的を
達成するために、発振トランジスタの出力を昇圧
トランスの１時側のコイルに接続し、入力を前記
昇圧トランスに２次側のコイルに接続し、前記発
振トランジスタの発振により昇圧出力を導出する
昇圧用の発振回路と、この発振回路が出力する電
圧を電荷として蓄積して平滑化し、負荷に供給す
る平滑用コンデンサと、前記発振回路の出力電圧
の最高設定値を検出する第１の電圧検出手段と、
前記発振回路の出力電圧の最低設定値を検出する
第２の電圧検出手段と、この第２の電圧検出手段
が出力電圧の最低設定値を検出すると前記発振回
路を動作し、前記第１の電圧検出手段が出力電圧
の最高設定値を検出すると前記発振回路の動作を
停止するように制御する間欠発振手段と、前記発
振回路の出力電圧が常に設定値を保持するように
前記発振回路のバイアスに負帰還をかけて前記発
振回路を連続的に発振させる連続発振手段と、前
記間欠発振手段または前記連続発振手段のいずれ
か一方を駆動状態に設定する切換手段とを具備す
ることを特徴とするものである。 （作用） すなわち、本発明では、切換手段により、間欠
発振手段または連続発振手段のいずれか一方を駆
動状態に設定する。どちらを駆動状態に設定する
かは、DC−DCコンバータに接続された負荷の消
費電力に応じて決定し、例えば負荷電流が予め定
めた値より低くなつたとき間欠発振手段を駆動状
態に、その他の場合は連続発振手段を駆動状態に
設定する。そして間欠発振状態が駆動状態になつ
ているときは、第２の電圧検出手段が発振回路の
出力電圧の最低設定値を検出したとき発振回路を
動作し、第１の電圧検出手段が出力電圧の最高設
定値を検出したとき発振回路の動作を停止するよ
うに制御を実行する。すなわち、発振回路の出力
電圧が最高設定値になると、発振回路の動作を一
旦停止し、この後、出力電圧が最高設定定置から
最低設定定置になるまではコンデンサに蓄積され
た電荷だけで負荷を駆動させる。また、発振回路
の出力電圧が最低設定値になると、再び発振回路
を動作させ、出力電圧が最低設定値から最高設定
値になるまでこの状態を維持して、コンデンサの
充電を行う。これにより、本願発明によれば、軽
負荷時でのDC−DCコンバータの入出力電力の変
換効率を改善できる。 （実施例） 以下、本考案の一実施例につき図面を参照して
詳細に説明する。 第１図において、１は発振用のトランジスタ
Q₁、バイアス電流源I₁、昇圧用のコイルL₁、DC
カツト用コンデンサC₁、検波用ダイオードD₁、
平滑用コンデンサC₂、電源V_ccから構成する従来
と同様な構成のコンバータである。２はトランジ
スタQ_H1〜Q_H6、抵抗R_H1、R_H2、ダイオードD_H1〜
D_H3から構成する最高電圧検出部、３はトランジ
スタQ_L1〜Q_L6、抵抗R_L1、R_L4、ダイオードD_L1〜
D_L3から構成する最低電圧検出部である。ダイオ
ードD₂は最高および最低の電圧検出部２，３と
共通使用する。４はトランジスタQ_S1〜Q_S3、抵抗
R_S1、スイツチSW₁で構成するスイツチ部、５は
最高電圧検出部２およびトランジスタQ₂、抵抗
R₂で構成するネガテイブフイードバツク部であ
る。 スイツチSW₁がオンのときトランジスタQ_S3は
オンするのでバイアス電流源I₁もオンし、トラン
ジスタQ₁のベースをバイアスする。最高電圧検
出部２はスイツチSW₁のオンにともなつてオンす
るため、トランジスタQ₂、抵抗R₁とともにネガ
テイブフイードバツク部５となり、コンバータ１
の昇圧電圧V₀を設定値に保つ。 以下、コンバータ１の出力端子V_putに導出する
出力電圧V₀が設定値より低い場合あるいは高い
場合について考える。その前に最高電圧検出部２
のトランジスタQ_H2はQ_H1に比してN₁倍のエミツ
タ面積を有している。トランジスタQ_H2は抵抗
R_H1を介して共通スタツク（抵抗R_H2、ダイオー
ドD_H1〜D_H3）に、トランジスタQ_H1は直接共通ス
タツク（R_H2，D_H1，〜D_H3）に接続している。ト
ランジスタQ_H1，Q_H2のベースは共通接続とし、
ダイオードD₂を介して出力電圧V_putに接続し、ト
ランジスタQ_H1のコレクタはトランジスタQ_H3，
Q_H4で構成する電流ゲイン１のカレントミラーの
出力に、トランジスタQ_H2のコレクタはカレント
ミラーの入力に接続している。 コンバータ１の出力電圧V₀が設定値より低い
場合は、トランジスタQ_H2のコレクタ電流I_CH2が
トランジスタQ_H1のコレクタ電流I_CH1より大きい
ため、トランジスタQ_H4は飽和状態となり、トラ
ンジスタQ_H5，Q_H6にはベース電流が流れずカツ
トオフの状態である。出力電圧V₀が設定値を越
えると、トランジスタQ_H1，Q_H2のコレクタ電流
I_CH1，I_CH2の関係は、I_CH1＞I_CH2となり、トランジ
スタQ_H5，Q_H6にベース電流が供給され、トラン
ジスタQ_H5，Q_H6はオンする。トランジスタQ_H5の
コレクタ電流によりトランジスタQ₂を能動状態
とし、トランジスタQ₁のベース電流を減らし結
果として出力電圧V₀を降下させるよう負帰還が
かかる。各トランジスタの増幅率が十分大きく、
ベース電流が無視できるとすると、出力電圧V₀
は設定値で落着くこととなる。この設定値での
V₀をV_0(H)とすると、この値は次式で求められる。 V_0(H)＝２（R_H2）V_T＋lnN／R_H1＋V_F2＋V_BEH1＋V_BEH1＋V
_FH1＋V_FH2＋V_FH3……(3) 但し、V_F2はダイオードD₂の順方向電圧、
V_BEH1はトランジスタQ_H1のベース、エミツタ間電
圧、V_FH1〜V_FH3はダイオードD_H1〜D_H3の順方向電
圧である。 次にスイツチSW₁をオフした場合につき考え
る。スイツチSW₁をオフにすると、トランジスタ
Q_S3がオフし、コンバータ部１のバイアス電流源
I₁が零となる。トランジスタQ₁はオフし、コンバ
ータ１は発振を停止する。スイツチSW₁をオンか
らオフに切換えた瞬間はコンデンサC₂にスイツ
チSW₁がオン状態にあつたときの電荷を蓄えてい
るので、出力電圧V₀は式(3)で設定したV_0(H)の電
圧から徐々に低下してゆく。このスピードは負荷
電流I₀とコンデンサC₂の容量値出決定する。 スイツチSW₁をオフする寸前はトランジスタ
Q_H6がオンしていることによりトランジスタQ_S2も
オンしている。トランジスタQ_S1はオフの状態と
なつており、スイツチSW₁をオンした瞬間に最高
電圧検出回路２はオフする。 最低電圧検出器３はカレントミラーを構成する
トランジスタQ_L3，Q_L4の入出力の接続が最高電
圧検出器２のトランジスタQ_H3，Q_H4と逆になつ
ているだけの違いで他の部分は全く同一の構成と
なつている。したがつて最低電圧検出器３は出力
電圧V₀の減電圧を検出できる。コンバータ１の
出力電圧V₀が下がりトランジスタQ_L1のコレクタ
電流I_CL1がトランジスタQ_L2のコレクタ電流I_CL1よ
りも減ろうとしたときトランジスタQ_L2にベース
電流が供給され、トランジスタQ_L5にコレクタ電
流が、トランジスタQ_L6，Q_S1にベース電流が流れ
る。このときトランジスタQ_L6，Q_L5は正帰還ル
ープとなつており、トランジスタQ_Lsは一気にオ
ン状態となり、トランジスタQ_S1も一気にオンす
る。但し、トランジスタQ_L5，Q_L6のコレクタ電
流は抵抗R_L3，R_L4によつて制御される。 コンバータ１の出力電圧V₀の最低電圧V_0(L)は
次式で求められる。 V_0(L)＝２（R_L2）V_T＋lnN₂／R_L1＋V_F2＋V_BEL1＋V_FL1＋V
_FL2＋V_FL3……(4) トランジスタQ_S1がオンするとトランジスタQ_S3
もオンし、トランジスタQ₁もオンし発振する。
出力電圧V₀はV_0(L)から徐々に昇圧することとな
る。出力電圧V₀がV_0(ON)まで昇圧すると再びトラ
ンジスタQ₁はオフする。 コンバータ１はスイツチSW₁がオンからオフに
設定されたときは間欠的にオン（発振）、オフ
（休止）し第２図に示すように出力電圧V₀の波形
は鋸歯状波となる。 次にコンバータ１が動作期間中T_C(ON)と非動作
期間中T_C(OFF)について求めてみる。コンバータ１
の発振周波数ｆはｆ＞１／T_C(ON)とする。T_C(ON)の
期間はコンデンサC₂を充電する期間であり、ダ
イオードD₁の順方向電圧を０、インピーダンス
を０の理想状態で考えると、コンデンサC₂のイ
ンピーダンスは充電時十分低く０に近いのでトラ
ンジスタQ₁は能力最大のコレクタ電流I_C1(MAX)を
流す。ダイオードD₁に流れる平均電流をI_D1とす
ると、 I_IC(MAX)＝I_B1(MAX)・h_FE＝I₁・h_FE （V_0(H)＋V_0L／２）I_D1＝１／２Ｌ・I² _CI(MAX)・ｆ ＝１／２Ｌ（I₁h_FE）²・ｆ I_D1＝Ｌ（I₁・h_FE）²／V_0(H)＋V_0(L)・ｆ コンデンサC₂の電荷量Ｑは Ｑ＝I_D1・T_C(ON)＝C₂（V_0(H)−V_0(L)） ∴T_C(ON)＝C₂／I_D1（V_0(H)−V_0(L)）＝C²（V_0(H)＋V_0(L
)）（V_0(H)＋V_0(L)）／Ｌ（I₁・h_FE）²・ｆ……(5) 但し、このときI_D1》I_Dと考え、負荷電流I₀を無
視したときのコンデンサC₂の電荷量Ｑは Ｑ＝I₀・T_C(OFF) ＝C₂（V_0(H)−V_0(L)） となる。非動作期間T_C(OFF)を求めると次のように
なる。 T_C(OFF)＝C₂／I₀（V_0(H)−V_0(L)） ……(6) また、変換効率ηは η＝P₀／P₀＋P_LOSS＝１／２（V_0(H)＋V_0(L)）I₀／１／
２（V_0(H)＋V_0(L)）I₀＋V_CC（T_C(ON)／T_C(ON)＋T_C(OFF)
）・I₁……(7) となる。式(5)〜(7)は従来と同様コンバータ１以外
の回路のロスを非常に少なく無視できるものと
し、さらにトランジスタQ₁のコレクタ、エミツ
タ電圧V_cc(sat)＝０、コイルL₁の損失＝０、ダイオ
ードD₁のV_F1＝０、コイルL₁の２次側正帰還ロス
＝０なる理想状態で計算したものである。 以下、具体的に例を挙げて説明する。V_cc＝
1.5v，V₀＝V_0(H)＝5v，Ｌ＝200μH，ｆ＝50KHz、
h_FE1＝50と従来と同一の条件とし、さらにI₁＝
2mA，V_0(L)＝4.5v，I₀＝20μA， C₂＝100μFとして計算する。 動作時間T_C(ON)は式(5)より T_C(ON)＝ 100×10^-6×（５＋4.5）×（５−4.5）／200×10^-6×
（２×10^-3×50）²×50×10³＝4.8［ms］ となり、非動作時間T_C(OFF)は式(6)より T_C(OFF)＝100×10^-6×（５−4.5）／20×10^-6＝2.5［se
c］ となる。さらに変換効率ηは式(7)より η＝0.5×（５＋4.5）×20×10^-6／0.5×（５＋4.5）×
20×10^-6＋1.5×（4.8×10^-3／4.8×10^-3＋2.5）×２×
10^-3＝94［％］ となる。このように従来の具体例では最大負荷状
態I₀＝10mAから1/500の軽負荷I₀＝20μAになる
とη＝3.2％と著しく低下するのに対し、本考案
の例では軽負荷時にコンバータ１を間欠的に発振
させることによつて、η＝94％とほぼ重負荷時並
の効率を高めることができる。 上述したように間欠動作中のコンバータ１の出
力電圧V₀はV_0(H)からV_0(L)の間で鋸歯状的に変動
する。つまりリツプルが大きい状態となるが、負
荷によつては何ら問題とせずに使用できるものも
多い。例えば、Ｃ−MOS ICのプロセスで形成し
たＳ−RAMは動作時に比べ、メモリーバツクア
ツプ時は電源電流が極端に少なくなり、またこの
とき電源電圧リツプルが少々大きくてもバツクア
ツプできる。Ｓ−RAMは消費電流が少なくて済
むことから乾電池使用の場合が多い。乾電池の本
数を削減して動作させたいときはDC−DCコンバ
ータを使用することになる。この場合Ｓ−RAM
の動作時は連続発振状態とし、Ｓ−RAMのメモ
リーをバツクアツプしているときは間欠発振状態
とすることにより、常にDC−DCコンバータの変
換効率の高い状態で使用できることから、結果と
して大幅に乾電池の寿命を伸すことができる。 ［発明の効果］ 以上記載したように本発明のDC−DCコンバー
タによれば、軽負荷時にコンバータの動作を間欠
発振状態に設定することによつて、軽負荷時の変
換効率を大幅に向上できる。

【図面の簡単な説明】

第１図は本発明の一実施例を説明するための回
路図、第２図は第１図の動作を説明する波形図、
第３図は従来の回路図である。 １……コンバータ、２……最高電圧検出部、３
……最低電圧検出部、４……スイツチ部、５……
ネガテイブフイ−ドバツグ部。

Claims (1)

【特許請求の範囲】
1. １ 発振トランジスタの出力を昇圧トランスの１
   次側のコイルに接続し、入力を前記昇圧トランス
   の２次側のコイルに接続し、前記発振トランジス
   タの発振により昇圧出力を導出する昇圧用の発振
   回路と、この発振回路が出力する電圧を電荷とし
   て蓄積して平滑化し、負荷に供給する平滑用コン
   デンサと、前記発振回路の出力電圧の最高設定値
   を検出する第１の電圧検出手段と、前記発振回路
   の出力電圧の最低設定値を検出する第２の電圧検
   出手段と、この第２の電圧検出手段が出力電圧の
   最低設定値を検出すると前記発振回路を動作し、
   前記第１の電圧検出手段が出力電圧の最高設定値
   を検出すると前記発振回路の動作を停止するよう
   に制御する間欠発振手段と、前記発振回路の出力
   電圧が常に設定値を保持するように前記発振回路
   のバイアスに負帰還をかけて前記発振回路を連続
   的に発振する連続発振手段と、前記間欠発振手段
   または前記連続発振手段のいずれか一方を負荷の
   消費電力に応じて駆動状態に設定する切換手段と
   を具備することを特徴とするDC−DCコンバー
   タ。