JPH0581060B2 - - Google Patents

Info

Publication number
JPH0581060B2
JPH0581060B2 JP60227470A JP22747085A JPH0581060B2 JP H0581060 B2 JPH0581060 B2 JP H0581060B2 JP 60227470 A JP60227470 A JP 60227470A JP 22747085 A JP22747085 A JP 22747085A JP H0581060 B2 JPH0581060 B2 JP H0581060B2
Authority
JP
Japan
Prior art keywords
layer
light
semiconductor device
semiconductor
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60227470A
Other languages
Japanese (ja)
Other versions
JPS6286751A (en
Inventor
Yoshifumi Masuda
Yoshihiro Ootsuka
Hisao Nagao
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60227470A priority Critical patent/JPS6286751A/en
Publication of JPS6286751A publication Critical patent/JPS6286751A/en
Publication of JPH0581060B2 publication Critical patent/JPH0581060B2/ja
Granted legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光が照射されて使用される半導体装
置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device that is used while being irradiated with light.

〔従来の技術〕[Conventional technology]

光電変換機能を有する従来のバイポーラ型の半
導体装置は、第6図に示すように、NPNトラン
ジスタ1及びPNPトランジスタ2が第2メタル
層3により遮光されている。しかし、チツプ周辺
部4、パツト周辺部5、及び半導体装置の端面6
には、上記第2メタル層3が設けられていない。
これは、例えばチツプ周辺部4については、半導
体装置の仕上げ時において特殊な回転砥石でチツ
プ周辺部4を分割カツトする所謂ダイシングの際
に、第2メタル層3のメタルにより上記回転砥石
が目詰まりするのを回避するためである。また、
ボンデングパツト周辺部5については、ワイヤボ
ンデイング時に、上記第2メタル層3とワイヤと
が短絡するのを回避するためである。
In a conventional bipolar semiconductor device having a photoelectric conversion function, as shown in FIG. 6, an NPN transistor 1 and a PNP transistor 2 are shielded from light by a second metal layer 3. However, the chip peripheral area 4, the pad peripheral area 5, and the end face 6 of the semiconductor device
, the second metal layer 3 is not provided.
This is because, for example, regarding the chip peripheral part 4, during so-called dicing, in which the chip peripheral part 4 is cut into parts using a special rotary grindstone during the finishing of a semiconductor device, the rotary grindstone is clogged by the metal of the second metal layer 3. This is to avoid doing so. Also,
The reason for the bonding pad peripheral portion 5 is to avoid short-circuiting between the second metal layer 3 and the wire during wire bonding.

従つて、これらの部位では光が入射して吸収さ
れ、光電変換が行われる。これにより発生された
少数キヤリアの一部は、再結合せずに移動して有
効領域7に侵入する。上記少数キヤリアによる光
電流の大半は、NPNトランジスタ1及びPNPト
ランジスタ2等の素子を形成するN型エピタキシ
ヤル層1a,2aとP型基板8との接合部に形成
された寄生ホトダイオード10に注入される。
Therefore, light enters and is absorbed in these parts, and photoelectric conversion is performed. A portion of the minority carriers generated thereby move and enter the effective area 7 without being recombined. Most of the photocurrent due to the minority carriers is injected into the parasitic photodiode 10 formed at the junction between the N-type epitaxial layers 1a, 2a and the P-type substrate 8, which form elements such as the NPN transistor 1 and the PNP transistor 2. Ru.

この寄生ホトダイオード10とNPNトランジ
スタ1及びPNPトランジスタ2との接続は、そ
れぞれ第7図のaとbに示したようになつてい
る。このため、上記の光電流により上記各素子に
誤動作を誘発されることがあつた。このとき、上
記少数キヤリアは、N型エピタキシヤル層1a,
2aの電位が高インピーダンス電位であるほど注
入され易く、各素子の誤動作を引き起こす可能性
が高くなる。また、例えばシリコン中では、光は
入射点からの距離に指数関数的に反比例して減衰
するため、光の入射位置に近い素子ほど光電流の
影響を受け易くなる。
The parasitic photodiode 10 is connected to the NPN transistor 1 and the PNP transistor 2 as shown in a and b of FIG. 7, respectively. For this reason, the photocurrent may induce malfunctions in each of the elements. At this time, the minority carriers are in the N-type epitaxial layer 1a,
The higher the impedance potential of 2a, the easier it is to be injected, and the more likely it is that each element will malfunction. Furthermore, in silicon, for example, light is attenuated exponentially and inversely proportional to the distance from the point of incidence, so elements closer to the position of light incidence are more susceptible to the effects of photocurrent.

従つて、従来の半導体装置では、光電変換によ
り生じる光電流の影響を回避するため、各素子の
有効領域7の位置と入射光の減衰距離とを考慮し
て、チツプ周辺部4の幅は十分な広さに設定され
ている。しかし、このような構造では、半導体装
置のチツプサイズが大型化されるという欠点を有
することになる。
Therefore, in conventional semiconductor devices, in order to avoid the influence of photocurrent caused by photoelectric conversion, the width of the chip peripheral area 4 is set to be sufficient, taking into consideration the position of the effective area 7 of each element and the attenuation distance of incident light. It is set to a spacious size. However, such a structure has the disadvantage that the chip size of the semiconductor device becomes large.

そこで、上記の問題点を解消したものとして、
第8図に示す半導体装置が先に提案(特願昭59−
248352号)されている。この半導体装置は、チツ
プ周辺部4に電気的に短絡されたダミーホトダイ
オード9を形成したものである。即ち、チツプ周
辺部4の幅を十分にとることなく、上記ダミーホ
トダイオード9の機能により不要な光電流を打ち
消すようになつている。
Therefore, in order to solve the above problems,
The semiconductor device shown in Figure 8 was first proposed (patent application 1983-
No. 248352). This semiconductor device has a dummy photodiode 9 electrically short-circuited around the chip periphery 4. That is, unnecessary photocurrent is canceled out by the function of the dummy photodiode 9 without ensuring a sufficient width of the chip peripheral area 4.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

ところが、上記の構造では、チツプ周辺部4の
構造が複雑となり、製造工程の増加を来しコスト
高を招来するという問題を有している。
However, the above structure has a problem in that the structure of the chip peripheral portion 4 is complicated, which increases the number of manufacturing steps and increases costs.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係る半導体装置は、上記の課題を解決
するために、半導体を基板として基板上に形成さ
れたエピタキシヤル半導体層により各素子の一部
を構成する複数の素子を形成すると共に、これら
の素子上に遮光用メタル層を形成してなるバイポ
ーラ型の半導体装置において、以下の手段を講じ
ている。
In order to solve the above problems, a semiconductor device according to the present invention uses a semiconductor as a substrate and forms a plurality of elements constituting a part of each element using an epitaxial semiconductor layer formed on the substrate. In a bipolar semiconductor device in which a light-shielding metal layer is formed on an element, the following measures are taken.

即ち、遮光用メタル層が形成されずに外部から
の光入射が可能な部位の周辺には、前記エピタキ
シヤル半導体層を低インピーダンス電位に接続さ
せる素子を形成した。
That is, an element for connecting the epitaxial semiconductor layer to a low impedance potential was formed around a portion where no light-shielding metal layer was formed and light could enter from the outside.

〔作用〕[Effect]

上記の構成によれば、装置製造上、遮光用メタ
ル層が形成できない部位の周辺に、入射光による
光電流の影響を受けないエピタキシヤル半導体層
が低インピーダンス電位に接続された素子が形成
されることにより、入射光の減衰距離を考慮する
必要や、ダミーホトダイオードを設ける必要がな
く、結果として、装置の小型化および製造工程の
簡素化を招来することができる。
According to the above configuration, an element is formed in which an epitaxial semiconductor layer that is not affected by photocurrent due to incident light is connected to a low impedance potential around a region where a light-shielding metal layer cannot be formed due to device manufacturing. This eliminates the need to consider the attenuation distance of incident light and the need to provide a dummy photodiode, resulting in miniaturization of the device and simplification of the manufacturing process.

〔実施例〕 本発明の一実施例を第1図に基づいて以下に説
明する。
[Example] An example of the present invention will be described below based on FIG.

本実施例に係るバイポーラ型の半導体装置は、
P型基板11内にN型エピタキシヤル層12が形
成され、さらに、このN型エピタキシヤル層12
内にN+層13が形成されており、上記N型エピ
タキシヤル層12の一部とN+層の表面とがP型
基板11の表面に現れた構造の半導体積層部14
を有している。この半導体積層部14上には、絶
縁性の酸化膜15、第1メタル層16、PIQ層1
7、及び第2メタル層18が順に積層して形成さ
れており、これにより上部積層体22が形成され
ている。以上の構造により、寄生ホトダイオード
19及び酸化膜コンデンサ20が形成される。
The bipolar semiconductor device according to this embodiment is
An N-type epitaxial layer 12 is formed within the P-type substrate 11, and further, this N-type epitaxial layer 12
A semiconductor laminated portion 14 has a structure in which an N + layer 13 is formed therein, and a part of the N type epitaxial layer 12 and the surface of the N + layer appear on the surface of the P type substrate 11.
have. On this semiconductor stack 14, an insulating oxide film 15, a first metal layer 16, a PIQ layer 1
7 and the second metal layer 18 are sequentially stacked to form an upper stacked body 22. With the above structure, the parasitic photodiode 19 and the oxide film capacitor 20 are formed.

また、半導体装置の端部と上記酸化膜コンデン
サー20との間はチツプ周辺部21となつてお
り、このチツプ周辺部21表面の中程までが上記
第2メタル層18にて覆われている。
Furthermore, a chip peripheral area 21 is formed between the end of the semiconductor device and the oxide film capacitor 20, and the second metal layer 18 covers the surface of the chip peripheral area 21 up to the middle.

さらに、上記酸化膜コンデンサ20のN型エピ
タキシヤル層12は、例えば、電源電圧電位、
GND(グランド)電位、定電圧回路出力電圧電
位、あるいは回路内における出力インピーダンス
の低い電位等の低インピーダンス電位に接続され
た構造となつている。上記チツプ周辺部21の幅
は入射光による光電流による影響を考慮した広い
寸法とすることなく、通常必要とされる寸法に設
定されている。
Furthermore, the N-type epitaxial layer 12 of the oxide film capacitor 20 has, for example, a power supply voltage potential,
It has a structure in which it is connected to a low impedance potential such as a GND (ground) potential, a constant voltage circuit output voltage potential, or a potential with low output impedance in the circuit. The width of the chip peripheral portion 21 is not set to a wide dimension in consideration of the influence of photocurrent caused by incident light, but is set to a normally required dimension.

尚、上記のようにチツプ周辺部21の酸化膜コ
ンデンサ20は、N型エピタキシヤル層12が低
インピーダンス電位に接続されるものとして選択
的に配置されているものである。
As described above, the oxide film capacitor 20 in the chip peripheral area 21 is selectively placed so that the N-type epitaxial layer 12 is connected to a low impedance potential.

上記の構成において、本半導体装置では、酸化
膜コンデンサ20等、第2メタル層18により遮
光された部位は光の影響を直接受けることがな
い。一方、チツプ周辺部21及び半導体積層部1
4の端面など第2メタル層18により遮光されて
いない部位からは光が入射され、これにより光電
変換が行われる。この光電変換により生じた少数
キヤリアは光電流となつて寄生ホトダイオード1
9に注入される。しかし、N型エピタキシヤル層
12が低インピーダンス電位となつているため、
上記光電流により半導体装置の動作には何ら影響
を受けることがない。
In the above configuration, in this semiconductor device, the portions such as the oxide film capacitor 20 that are shielded from light by the second metal layer 18 are not directly affected by light. On the other hand, the chip peripheral area 21 and the semiconductor stacked area 1
Light is incident from a portion not shielded by the second metal layer 18, such as the end face of the semiconductor device 4, and photoelectric conversion is thereby performed. The minority carriers generated by this photoelectric conversion become photocurrent and are transferred to the parasitic photodiode 1.
Injected into 9. However, since the N-type epitaxial layer 12 has a low impedance potential,
The photocurrent does not affect the operation of the semiconductor device in any way.

上記の半導体装置と同様の構成にて入射光によ
る影響を阻止する機能を備えた他の半導体装置の
例としては、第2図乃至第5図に示すものがあ
る。第2図に示す半導体装置は、P型基板11内
にN型エピタキシヤル層12及びP+層23と、
N型エピタキシヤル層12、P層24,24及び
打ち込みP領域25とを形成した半導体積層部1
4を有している。この半導体積層部14上に、酸
化膜15、第1メタル層16……、PIQ層17、
及び第2メタル層18から成る上部積層体22が
形成されている。このような構造により、拡散抵
抗26及びイオン打込抵抗27が形成される。
Examples of other semiconductor devices having the same structure as the above semiconductor device and having a function of blocking the influence of incident light are shown in FIGS. 2 to 5. The semiconductor device shown in FIG. 2 includes an N-type epitaxial layer 12 and a P + layer 23 in a P-type substrate 11,
Semiconductor stack 1 in which an N-type epitaxial layer 12, P layers 24, 24, and implanted P region 25 are formed.
It has 4. On this semiconductor stack 14, an oxide film 15, a first metal layer 16..., a PIQ layer 17,
An upper laminate 22 is formed of the second metal layer 18 and the second metal layer 18. With such a structure, the diffused resistor 26 and the ion implanted resistor 27 are formed.

第3図に示す半導体装置は、P型基板11、N
型エピタキシヤル層12、P+層23、N+層1
3,13から成る半導体積層部14上に、上部積
層体22が形成されたものである。かかる構造に
よりNPNトランジスタ28が形成される。
The semiconductor device shown in FIG.
type epitaxial layer 12, P + layer 23, N + layer 1
An upper stacked body 22 is formed on a semiconductor stacked section 14 made up of semiconductor stacked parts 3 and 13. This structure forms the NPN transistor 28.

第4図に示す半導体装置は、P型基板11、N
型エピタキシヤル層12、P+層23、N+層1
3,13から成る半導体積層部14上に上部積層
体22を形成し、これによりダイオード29を形
成したものである。
The semiconductor device shown in FIG.
type epitaxial layer 12, P + layer 23, N + layer 1
An upper laminate 22 is formed on the semiconductor laminate 14 made up of 3 and 13, and a diode 29 is thereby formed.

また、第5図に示す半導体装置は、P型基板1
1、N型エピタキシヤル層12、P+層23、及
びN+層13から成る半導体積層部14上に、上
部積層体22を形成した構造であり、これによ
り、接合容量コンデンサ30が形成されたもので
ある。
Further, the semiconductor device shown in FIG. 5 has a P-type substrate 1
1. A structure in which an upper laminate 22 is formed on a semiconductor laminate 14 consisting of an N-type epitaxial layer 12, a P + layer 23, and an N + layer 13, and thereby a junction capacitor 30 is formed. It is something.

以上に述べた半導体装置はいずれも、その各N
型エピタキシヤル層12が、低インピーダンス電
位と接続されていることにより、光電流の影響が
阻止されている。
All of the semiconductor devices described above have their respective N
The influence of photocurrents is prevented by connecting the type epitaxial layer 12 to a low impedance potential.

尚、上記の素子はチツプ周辺部21のみなら
ず、パツド周辺部等の光が入射し得る部位にも形
成されるものであり、その各エピタキシヤル層が
回路の低インピーダンス電位に接続されることに
より、上記の光電流に対する防御機能を発揮し得
るものである。
The above elements are formed not only in the chip peripheral area 21 but also in areas where light can enter, such as the pad peripheral area, and each epitaxial layer thereof is connected to the low impedance potential of the circuit. This makes it possible to exhibit the above-mentioned protective function against photocurrent.

〔発明の効果〕〔Effect of the invention〕

本発明に係る半導体装置は、以上のように、遮
光用メタル層が形成されずに外部からの光入射が
可能な部位の周辺には、前記エピタキシヤル半導
体層を低インピーダンス電位に接続させる素子を
形成した構成である。
As described above, the semiconductor device according to the present invention includes an element that connects the epitaxial semiconductor layer to a low impedance potential around a portion where a light shielding metal layer is not formed and light can enter from the outside. This is the formed configuration.

これにより、外部から入射する光によつて生じ
た光電流により各素子に誤動作が誘発されるとい
つた悪影響を阻止することができ、動作の安定化
を図ることができる。
This makes it possible to prevent adverse effects such as inducing malfunctions in each element due to photocurrent generated by light incident from the outside, and to stabilize the operation.

さらに、入射光の減衰を考慮し、半導体装置の
端部と素子との距離、即ちチツプ周辺部の幅を広
くとる必要がなく、そのため半導体装置が大型化
されるといつたこともなくなる。また、上記チツ
プ周辺部など光の入射部位付近には、ダミーホト
ダイオードを設けることにより構造が複雑化され
るといつたこともなくなり、小型かつ低コストに
て製造することができる等の効果を奏する。
Furthermore, in consideration of the attenuation of incident light, there is no need to increase the distance between the end of the semiconductor device and the element, that is, the width of the chip periphery, so that the size of the semiconductor device does not increase. In addition, by providing a dummy photodiode near the light incident area such as the periphery of the chip, the structure is not complicated and can be manufactured in a small size and at low cost. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示す要部説明図、
第2図乃至第5図はそれぞれ他の実施例を示す要
部説明図、第6図は従来例を示す要部説明図、第
7図a,bはNPNトランジスタとホトダイオー
ド、及びPNPトランジスタとホトダイオードと
の接続を示す従来例の回路図、第8図は先願例を
示す要部説明図である。 11はP型基板、12はN型エピタキシヤル
層、14は半導体積層部、20は酸化膜コンデン
サ、21はチツプ周辺部、22は上部積層体、2
6は拡散抵抗、27はイオン打込抵抗、28は
NPNトランジスタ、29はダイオード、30は
接合容量コンデンサである。
FIG. 1 is an explanatory diagram of main parts showing one embodiment of the present invention,
Figures 2 to 5 are explanatory diagrams of main parts showing other embodiments, Figure 6 is an explanatory diagram of main parts showing a conventional example, and Figures 7a and b are an NPN transistor and a photodiode, and a PNP transistor and a photodiode. FIG. 8 is a circuit diagram of a conventional example showing the connection with the conventional example, and FIG. 11 is a P-type substrate, 12 is an N-type epitaxial layer, 14 is a semiconductor stack, 20 is an oxide film capacitor, 21 is a chip peripheral area, 22 is an upper stack, 2
6 is a diffusion resistance, 27 is an ion implantation resistance, 28 is a
An NPN transistor, 29 a diode, and 30 a junction capacitor.

Claims (1)

【特許請求の範囲】 1 半導体を基板として基板上に形成されたエピ
タキシヤル半導体層により各素子の一部を構成す
る複数の素子を形成すると共に、これらの素子上
に遮光用メタル層を形成してなるバイポーラ型の
半導体装置において、 遮光用メタル層が形成されずに外部からの光入
射が可能な部位の周辺には、前記エピタキシヤル
半導体層を低インピーダンス電位に接続させる素
子を形成したことを特徴とする半導体装置。
[Scope of Claims] 1 A semiconductor substrate is formed with an epitaxial semiconductor layer formed on the substrate to form a plurality of elements constituting a part of each element, and a light-shielding metal layer is formed on these elements. In a bipolar semiconductor device consisting of a semiconductor device, an element for connecting the epitaxial semiconductor layer to a low impedance potential is formed around a portion where a light shielding metal layer is not formed and light can enter from the outside. Characteristic semiconductor devices.
JP60227470A 1985-10-11 1985-10-11 Semiconductor device Granted JPS6286751A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60227470A JPS6286751A (en) 1985-10-11 1985-10-11 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60227470A JPS6286751A (en) 1985-10-11 1985-10-11 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS6286751A JPS6286751A (en) 1987-04-21
JPH0581060B2 true JPH0581060B2 (en) 1993-11-11

Family

ID=16861384

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60227470A Granted JPS6286751A (en) 1985-10-11 1985-10-11 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS6286751A (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3039930B2 (en) * 1988-06-24 2000-05-08 株式会社日立製作所 MIS capacitance connection method

Also Published As

Publication number Publication date
JPS6286751A (en) 1987-04-21

Similar Documents

Publication Publication Date Title
US4318115A (en) Dual junction photoelectric semiconductor device
JPS6358380B2 (en)
US5629550A (en) Photodiode built-in semiconductor device with dummy photodiode
JP3726416B2 (en) Optical sensor integrated circuit device
JPH0581060B2 (en)
JP2000277621A (en) Semiconductor device
US8120078B2 (en) Photodiode structure
JP2579989B2 (en) Electrostatic discharge protection device
JP2978507B2 (en) Semiconductor storage device
JP3748946B2 (en) Semiconductor device with built-in photodiode
JP2852222B2 (en) Optical semiconductor integrated circuit device
JP3794606B2 (en) Junction capacitance for light receiving element
JPH02194558A (en) Semiconductor device and manufacture thereof
JP2000200892A (en) Semiconductor device with built-in photodiode
JPH0691226B2 (en) Semiconductor integrated circuit
JPH0527990B2 (en)
JPS60235452A (en) Semiconductor integrated circuit device
JPH01239876A (en) Semiconductor device
JPH0391958A (en) Photodiode monolithically formed with bipolar cmos device
JPH04239171A (en) Semiconductor device
JPS6285466A (en) Semiconductor integrated circuit
JPS59152662A (en) Ic for photosensor
JPH04303973A (en) Light-receiving element for solid state relay
JPH02151080A (en) Photo transistor
JPS60253258A (en) Semiconductor integrated circuit device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term