JP2000200892A - Semiconductor device with built-in photodiode - Google Patents

Semiconductor device with built-in photodiode

Info

Publication number
JP2000200892A
JP2000200892A JP7335063A JP33506395A JP2000200892A JP 2000200892 A JP2000200892 A JP 2000200892A JP 7335063 A JP7335063 A JP 7335063A JP 33506395 A JP33506395 A JP 33506395A JP 2000200892 A JP2000200892 A JP 2000200892A
Authority
JP
Japan
Prior art keywords
wiring
light
photodiode
electrode
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7335063A
Other languages
Japanese (ja)
Inventor
Osamu Shiroma
修 城間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP7335063A priority Critical patent/JP2000200892A/en
Priority to PCT/JP1996/003749 priority patent/WO1997023909A1/en
Publication of JP2000200892A publication Critical patent/JP2000200892A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a semiconductor device equipped with a built-in photodiode and a circuit element coated with a light blocking film, where the light blocking film and cross wirings are made to coexist without increasing multilayered wirings in the number of layers. SOLUTION: A semiconductor chip is equipped with a photodiode and a circuit element, and the semiconductor chip is covered with a light blocking film 12 formed of an aluminum wiring layer excluding the photodiode. An opening is provided to a part of the light blocking film 12 deposited on the circuit element to serve as a cross wiring section 16, a cross electrode 18 is formed of a wiring layer at the same level with the light blocking film 12, and a cross wiring consisting of first electrode wirings 17a and 17c and an electrode wiring 17b can be realized by an interlayer connection. A dummy photodiode is arranged under the cross wiring section to absorb an excess incident light.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光信号受光用のホ
トダイオードを内蔵し不要な光を遮蔽する遮光膜を持つ
半導体装置の、多層配線構造に関する。
[0001] 1. Field of the Invention [0002] The present invention relates to a multi-layer wiring structure of a semiconductor device having a built-in photodiode for receiving an optical signal and having a light shielding film for shielding unnecessary light.

【0002】[0002]

【従来の技術】赤外線などによる光信号伝達手段の受信
側、又は光ピックアップ装置の光信号読み取り装置など
では、受光用のホトダイオードをその周辺回路と共に集
積化した半導体装置が用いられるようになってきた。I
C化した装置は、個別部品でハイブリッド化したものに
比べてコストダウンが期待でき、また外部電磁界による
雑音に対して強いというメリットを有する。
2. Description of the Related Art On the receiving side of an optical signal transmitting means using infrared rays or the like or an optical signal reading device of an optical pickup device, a semiconductor device in which a photodiode for light reception is integrated together with its peripheral circuit has been used. . I
The C-type device has the advantages that cost reduction can be expected as compared with a device hybridized with individual components, and that it is more resistant to noise due to an external electromagnetic field.

【0003】上記ホトダイオード内蔵半導体装置は、ホ
トダイオードとNPNトランジスタ等とが共存するた
め、周辺回路への光入射による余分な光電流が生じない
よう、ホトダイオード部分以外の領域を入射光から遮断
する必要がある。このような遮光手段としては、半導体
集積回路の多層配線技術を利用して、最上層のアルミ配
線で前記周辺回路部分を被覆する方法が最も簡便である
(例えば特願平4ー287582号)。
In the above-described semiconductor device with a built-in photodiode, since a photodiode and an NPN transistor coexist, it is necessary to block a region other than the photodiode portion from incident light so that an extra photocurrent due to light incident on a peripheral circuit does not occur. is there. As such a light shielding means, the method of covering the peripheral circuit portion with the uppermost aluminum wiring by using a multilayer wiring technology of a semiconductor integrated circuit is the simplest (for example, Japanese Patent Application No. 4-287584).

【0004】図5にその半導体装置を示す。同図におい
て、1は半導体チップ、2は遮光膜、3は電極パッド
部、4はホトダイオード部、5は回路素子部である。回
路素子部5の全ては遮光膜2により覆われ、ホトダイオ
ード部4は光入射のために開口されている。電極パッド
部3内には遮光膜3と短絡しないように互い違いに重な
り合うようにして外部接続用の電極パッドが配置されて
いる。遮光膜2は多層配線構造の最上層の配線層からな
り、遮光膜の下部で、遮光膜より下層の配線層により回
路素子部5の各素子の電気的接続が成されている。
FIG. 5 shows the semiconductor device. In the figure, 1 is a semiconductor chip, 2 is a light shielding film, 3 is an electrode pad portion, 4 is a photodiode portion, and 5 is a circuit element portion. The entire circuit element section 5 is covered with the light shielding film 2, and the photodiode section 4 is opened for light incidence. Electrode pads for external connection are arranged in the electrode pad portion 3 so as to alternately overlap with each other so as not to short-circuit with the light shielding film 3. The light-shielding film 2 is formed of the uppermost wiring layer of the multilayer wiring structure. Under the light-shielding film, each element of the circuit element portion 5 is electrically connected by a wiring layer below the light-shielding film.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、遮光膜
2が多層配線構造の最上層を占有することにより、電極
配線に利用できる配線層が少なくなる。その顕著な例が
2層配線構造であり、第2層目を遮光膜2の形成に消費
することは、第1層目の配線層だけで素子間接続を行わ
なければならないことを意味する。すると多層配線特有
のクロス接続ができなくなり、パターン設計が困難にな
ると言う欠点があった。
However, since the light-shielding film 2 occupies the uppermost layer of the multilayer wiring structure, the number of wiring layers available for electrode wiring decreases. A prominent example is a two-layer wiring structure, and consuming the second layer for forming the light-shielding film 2 means that element-to-element connection must be performed only with the first wiring layer. Then, the cross connection peculiar to the multilayer wiring cannot be performed, and there is a disadvantage that the pattern design becomes difficult.

【0006】単純に配線層の数を3層、4層と多くすれ
ば問題解決にはなるが、内蔵する素子数とチップサイズ
に見合った配線層の数があり、これらに対して配線層の
数を増加することは、それだけコスト高になる欠点があ
る。また、高不純物濃度の拡散領域を配線の一部として
用いることである程度のクロス配線が可能ではあるが、
配線抵抗が大きいために限界がある。
The problem can be solved by simply increasing the number of wiring layers to three or four. However, there is a number of wiring layers corresponding to the number of built-in elements and the chip size. Increasing the number has the disadvantage of being more costly. Although a certain degree of cross wiring is possible by using a diffusion region with a high impurity concentration as a part of the wiring,
There is a limit due to high wiring resistance.

【0007】[0007]

【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、回路素子部の一部に遮光膜を開
口した交差配線部を形成し、該交差配線部で遮光膜と同
じ配線層を利用してクロス配線を行うと共に、前記開口
を通して入射する不要光を、前記交差配線部の下部に設
けたダミーホトダイオードで吸収することにより他の回
路素子への悪影響をも排除したものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and has an intersection wiring portion having a light shielding film formed in a part of a circuit element portion. A cross-wiring is performed using the same wiring layer, and unnecessary light incident through the opening is absorbed by a dummy photodiode provided below the cross-wiring portion, thereby eliminating adverse effects on other circuit elements. It is.

【0008】[0008]

【発明の実施の形態】以下に本発明の実施の形態を図面
を参照しながら詳細に説明する。図1は本発明の半導体
装置のチップの一部を示す拡大平面図、図2は図1のA
A線断面図、図3は半導体チップの全体を示す平面図で
ある。先ず図3を参照して、11はホトダイオード素子
と他の周辺回路素子とを一体化した半導体チップ、12
はアルミ電極配線で形成した遮光膜、13は電極パッド
部、14はホトダイオード部、15は回路素子部であ
る。遮光膜12は回路素子部15の略全部を被覆し、半
導体チップ11最外周のスクライブライン近傍まで拡張
され、ホトダイオード部4は光入射のために開口されて
いる。電極パッド部13は、詳細に図示していないが、
その内部にアルミ電極配線によって外部接続用のボンデ
ィングパッドが設けられ、ボンディングパッドと遮光膜
とが短絡しないよう、そして半導体チップ11表面を露
出しないよう、多層配線構造を用いて互いの端部が重な
り合うようになっている。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is an enlarged plan view showing a part of a chip of a semiconductor device of the present invention, and FIG.
FIG. 3 is a plan view showing the entire semiconductor chip. First, referring to FIG. 3, reference numeral 11 denotes a semiconductor chip integrating a photodiode element and other peripheral circuit elements;
Is a light-shielding film formed of aluminum electrode wiring, 13 is an electrode pad portion, 14 is a photodiode portion, and 15 is a circuit element portion. The light-shielding film 12 covers substantially the entire circuit element portion 15 and extends to the vicinity of the scribe line on the outermost periphery of the semiconductor chip 11, and the photodiode portion 4 is opened for light incidence. Although the electrode pad section 13 is not shown in detail,
Bonding pads for external connection are provided therein by aluminum electrode wiring, and their ends overlap with each other using a multilayer wiring structure so that the bonding pads and the light-shielding film are not short-circuited and the surface of the semiconductor chip 11 is not exposed. It has become.

【0009】回路素子部15にはNPNトランジスタ、
抵抗などの能動素子、受動素子が多数形成されており、
遮光膜12の下部で、遮光膜12より下層の配線層によ
り(遮光膜が第2層目であれば第1層目の配線層によ
り)周辺回路を構成すべく各素子間の電気的接続を行っ
ている。そして、回路素子部15を被覆する遮光膜12
の一部を開口することにより交差配線部16を形成す
る。
An NPN transistor,
Many active elements and passive elements such as resistors are formed,
Under the light-shielding film 12, electrical connection between each element is formed by a wiring layer below the light-shielding film 12 (or by a first wiring layer if the light-shielding film is the second layer). Is going. Then, the light shielding film 12 covering the circuit element portion 15
Are formed to form a cross wiring portion 16.

【0010】交差配線部16の拡大平面図が図1であ
る。図1を参照して、遮光膜12を開口したことにより
第1層目の配線層で形成した電極配線17a、17b、
17cが露見し、遮光膜12と同じく第2層目の配線層
で形成した交差電極18が層間絶縁膜に形成したスルー
ホールを介して電極配線17a、17cに層間接続され
ている。そして、交差電極18が電極配線17bと層間
絶縁膜を介してクロスすることにより、電極配線17
a、17cと電極配線17bとのクロス配線が行われ
る。各電極配線17a、17b、17cは絶縁膜上を延
在して所望の回路素子と接続されている。
FIG. 1 is an enlarged plan view of the cross wiring portion 16. Referring to FIG. 1, electrode wirings 17a and 17b formed in the first wiring layer by opening light-shielding film 12 are provided.
17c is exposed, and the cross electrode 18 formed of the second wiring layer like the light shielding film 12 is interlayer-connected to the electrode wirings 17a and 17c via through holes formed in the interlayer insulating film. Then, the crossing electrode 18 crosses the electrode wiring 17b via the interlayer insulating film, thereby forming the electrode wiring 17b.
Cross wiring between the electrodes 17a and 17b and the electrode wiring 17b is performed. Each of the electrode wirings 17a, 17b, 17c extends on the insulating film and is connected to a desired circuit element.

【0011】交差配線部16の下部には、それより大き
な面積のダミーのホトダイオードDーPDを配置してい
る。図2は図1のAA線断面図である。図2を参照し
て、21はP型のシリコン半導体基板、22は基板21
の上に気相成長により形成したN型のエピタキシャル層
を貫通するP+型の分離領域、23は分離領域により形
成された島領域である。ダミーのホトダイオードDーP
Dは、P型のシリコン半導体基板21とP+分離領域2
2をアノード、島領域23のN型層(N+埋め込み層2
7を含め)をカソードとして構成するものである。分離
領域22の表面にはアノード電極24を配置して接地電
位GNDを、島領域23にはN+コンタクト領域25を
介してカソード電極26により+5Vの如き電源電位V
CCを印加する。この電位印加で前記ダミーホトダイオ
ードD−PDを逆バイアスして空乏層を発生させる。
尚、27はN+埋め込み層、28aはシリコン酸化膜な
どの絶縁膜、28bはシリコン酸化膜、シリコン窒化膜
等の層間絶縁膜、28cは同じくシリコン酸化膜、シリ
コン窒化膜等のパッシベーション皮膜である。第2層目
の配線層で遮光膜12と交差電極18が形成され、交差
電極18が層間絶縁膜のスルーホールを介して電極配線
17a、17cを接続し、そして電極配線17bとクロ
スしている。各絶縁膜28a、28b、28cは透光性
であり、この半導体チップ11は透光性の樹脂でモール
ドされる。アルミ製の遮光膜12は遮光性である。
A dummy photodiode D-PD having a larger area is arranged below the intersection wiring portion 16. FIG. 2 is a sectional view taken along line AA of FIG. Referring to FIG. 2, reference numeral 21 denotes a P-type silicon semiconductor substrate;
Is a P + type isolation region penetrating an N type epitaxial layer formed by vapor phase growth on the substrate, and 23 is an island region formed by the isolation region. Dummy photodiode DP
D is a P-type silicon semiconductor substrate 21 and a P + isolation region 2
2 as an anode, an N-type layer (N + buried layer 2
7) as a cathode. An anode electrode 24 is disposed on the surface of the isolation region 22 to supply a ground potential GND, and a power supply potential V such as +5 V is supplied to the island region 23 by a cathode electrode 26 via an N + contact region 25.
Apply CC. The application of this potential reverse biases the dummy photodiode D-PD to generate a depletion layer.
Here, 27 is an N + buried layer, 28a is an insulating film such as a silicon oxide film, 28b is an interlayer insulating film such as a silicon oxide film and a silicon nitride film, and 28c is a passivation film such as a silicon oxide film and a silicon nitride film. The light-shielding film 12 and the cross electrode 18 are formed in the second wiring layer, and the cross electrode 18 connects the electrode wirings 17a and 17c via through holes in the interlayer insulating film and crosses the electrode wiring 17b. . Each of the insulating films 28a, 28b, 28c is translucent, and the semiconductor chip 11 is molded with a translucent resin. The light-shielding film 12 made of aluminum is light-shielding.

【0012】遮光膜に12に交差配線部16という開口
部を設けたことにより遮光できない光は、その下部の島
領域23に入射される。入射された光は、ダミーホトダ
イオードD−PDが形成する空乏層、あるいは空乏層両
側のN型又はP型半導体層で光電流に変換され、該光電
流は拡散によりアノード電極24またはカソード電極2
6に回収される。従って前記光電流が他の回路素子へ流
れ込むことによる誤動作やラッチアップを防止できる。
Light that cannot be shielded by providing the light-shielding film 12 with the opening called the cross wiring portion 16 is incident on the island region 23 below the light-shielding film. The incident light is converted into a photocurrent by a depletion layer formed by the dummy photodiode D-PD, or an N-type or P-type semiconductor layer on both sides of the depletion layer, and the photocurrent is diffused to the anode electrode 24 or the cathode electrode 2.
Collected in 6. Therefore, malfunction and latch-up due to the photocurrent flowing into another circuit element can be prevented.

【0013】遮光膜12は接地するので、場合によって
はアノード電極24と層間接続しても良い。またアノー
ド電極24は島領域23周囲の分離領域24に沿ってで
きるだけ延在させる。この時遮光膜12と層間接続しな
がら延在させると、交差配線部16から入射した光がシ
リコン表面と遮光膜12の裏面とで反射を繰り返す多重
反射光を遮光できる。但し第1層目の電極配線17の延
在を妨げることはしない。尚、遮光膜12はダミーホト
ダイオードを形成する島領域23の、分離領域22の端
より内側まで延在させて、分離領域22を露見させな
い。
Since the light-shielding film 12 is grounded, the light-shielding film 12 may be connected to the anode electrode 24 in some cases. The anode electrode 24 extends as much as possible along the isolation region 24 around the island region 23. At this time, if the light is extended while being connected to the light-shielding film 12 between the layers, it is possible to shield the multi-reflected light, which is repeatedly reflected on the silicon surface and the back surface of the light-shielding film 12, from the intersection wiring portion 16. However, the extension of the first-layer electrode wiring 17 is not prevented. The light-shielding film 12 extends from the end of the isolation region 22 to the inside of the island region 23 forming the dummy photodiode so that the isolation region 22 is not exposed.

【0014】図4は、回路素子の代表としてのNPNト
ランジスタと、ホトダイオード部14に形成したホトダ
イオード素子PDの構造を示す断面図である。同図にお
いて、30は島領域23の表面に形成したP型のベース
領域、31はベース領域30の表面に形成したN+型の
エミッタ領域、32は島領域23の表面に形成したN+
型のコレクタコンタクト領域である。図2と同じ部分に
は同じ符号を伏して説明を省略する。ホトダイオードP
Dの上部の遮光膜12だけが開口され、回路素子上は遮
光膜12が延在する。遮光膜12の下で第1層目の電極
配線17が素子間接続を行っている。ホトダイオードP
Dの構造は基本的にダミーホトダイオードPDと全く同
一である。
FIG. 4 is a cross-sectional view showing the structure of an NPN transistor as a representative of a circuit element and a photodiode element PD formed in the photodiode section 14. In the figure, reference numeral 30 denotes a P-type base region formed on the surface of the island region 23, 31 denotes an N + type emitter region formed on the surface of the base region 30, and 32 denotes an N + type formed on the surface of the island region 23.
Mold collector contact area. The same parts as those in FIG. Photodiode P
Only the light-shielding film 12 above D is opened, and the light-shielding film 12 extends over the circuit element. Under the light-shielding film 12, a first-layer electrode wiring 17 performs inter-element connection. Photodiode P
The structure of D is basically exactly the same as that of the dummy photodiode PD.

【0015】以上に説明した本発明の半導体装置によれ
ば、遮光膜12と同じレベルのアルミ配線層を交差電極
18として利用するので、第1層目の電極配線17のク
ロス接続を行うことができる。従って配線のパターン設
計が容易になる。また多層配線の層の数を増加せずに済
むので、コストダウンが可能である。そして、交差配線
部16の下部にダミーホトダイオードDーPDを配置す
ることにより、交差配線部16を通過した入射光を回収
し、他の回路素子へ流さないようにすることで回路素子
の誤動作を防止する。
According to the semiconductor device of the present invention described above, the same level of the aluminum wiring layer as the light-shielding film 12 is used as the crossing electrode 18, so that the first-layer electrode wiring 17 can be cross-connected. it can. Therefore, wiring pattern design becomes easy. Further, since the number of layers of the multilayer wiring does not need to be increased, the cost can be reduced. By arranging the dummy photodiode D-PD below the cross wiring section 16, the incident light passing through the cross wiring section 16 is collected, and is prevented from flowing to other circuit elements, thereby preventing a malfunction of the circuit element. To prevent.

【0016】尚、ホドダイオードPD、ダミーホトダイ
オードDーPDの構造は上記実施例に限られるものでは
なく、例えば島領域23表面にベース領域30と同じく
P型のアノード領域を拡散形成し、該アノード領域と島
領域23とのPN接合をホトダイオードとした構成でも
良い。
The structures of the photodiode PD and the dummy photodiode D-PD are not limited to those of the above-described embodiment. For example, a P-type anode region is formed by diffusion on the surface of the island region 23 in the same manner as the base region 30. A configuration in which a PN junction between the region and the island region 23 is a photodiode may be used.

【0017】[0017]

【発明の効果】以上に説明した通り、本発明によれば遮
光膜12と同レベルの配線層を交差電極18に利用する
ので、クロス配線のために配線層を1つ増加せずに済む
という利点を有する。従って電極配線のパターン設計が
容易になり、且つコスト高を招かないという利点を持
つ。
As described above, according to the present invention, a wiring layer at the same level as the light-shielding film 12 is used for the crossing electrode 18, so that it is not necessary to add one wiring layer for cross wiring. Has advantages. Therefore, there is an advantage that the pattern design of the electrode wiring becomes easy and the cost is not increased.

【0018】更に交差配線部16の下部にダミーホトダ
イオードD−PDを配置することにより、余分な光入射
による光電流を回収し、他の回路素子の誤動作を防止で
きる利点を有する。
Further, by arranging the dummy photodiode D-PD below the intersection wiring portion 16, there is an advantage that a photocurrent due to extra incident light can be collected and malfunction of other circuit elements can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を説明するための平面図である。FIG. 1 is a plan view for explaining the present invention.

【図2】本発明を説明するための断面図である。FIG. 2 is a cross-sectional view for explaining the present invention.

【図3】本発明を説明するための平面図である。FIG. 3 is a plan view for explaining the present invention.

【図4】本発明を説明するための断面図である。FIG. 4 is a cross-sectional view for explaining the present invention.

【図5】従来例を説明するための平面図である。FIG. 5 is a plan view for explaining a conventional example.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】半導体チップの一部に形成したホトダイオ
ード部と、 前記半導体チップの他の部分に形成した回路素子部と、 前記回路素子部の各々の素子を接続する多層配線層と、 前記ホトダイオード部を除くように前記半導体チップの
表面を被覆する遮光膜と、 前記遮光膜の一部に前記遮光膜を除去して形成した、交
差配線部と、 前記交差配線部で、前記多層配線により交差する電極配
線と、 前記交差配線部の下部に設けたダミーのホトダイオード
と、を具備することを特徴とするホトダイオード内蔵半
導体装置。
A photodiode portion formed in a part of the semiconductor chip; a circuit element portion formed in another portion of the semiconductor chip; a multilayer wiring layer connecting each element of the circuit element portion; A light-shielding film covering the surface of the semiconductor chip so as to remove the portion; an intersection wiring portion formed by removing the light-shielding film on a part of the light-shielding film; A semiconductor device with a built-in photodiode, comprising: an electrode wiring to be formed; and a dummy photodiode provided below the intersection wiring portion.
【請求項2】前記多層配線が2層構造であり、前記遮光
膜が第2層目の配線層で形成したことを特徴とする請求
項1記載のホトダイオード内蔵半導体装置。
2. The semiconductor device with a built-in photodiode according to claim 1, wherein said multilayer wiring has a two-layer structure, and said light-shielding film is formed by a second wiring layer.
JP7335063A 1995-12-22 1995-12-22 Semiconductor device with built-in photodiode Pending JP2000200892A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7335063A JP2000200892A (en) 1995-12-22 1995-12-22 Semiconductor device with built-in photodiode
PCT/JP1996/003749 WO1997023909A1 (en) 1995-12-22 1996-12-20 Integrated circuit incorporating photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7335063A JP2000200892A (en) 1995-12-22 1995-12-22 Semiconductor device with built-in photodiode

Publications (1)

Publication Number Publication Date
JP2000200892A true JP2000200892A (en) 2000-07-18

Family

ID=18284349

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7335063A Pending JP2000200892A (en) 1995-12-22 1995-12-22 Semiconductor device with built-in photodiode

Country Status (1)

Country Link
JP (1) JP2000200892A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318947A (en) * 2005-05-10 2006-11-24 Rohm Co Ltd Light-receiving device and electronic equipment using the same
JP2007027318A (en) * 2005-07-14 2007-02-01 Fujifilm Holdings Corp Solid-state imaging device and endoscope
JP2008182214A (en) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd Semiconductor device
JP7493225B2 (en) 2020-07-30 2024-05-31 コーデンシ株式会社 Semiconductor integrated circuit device and optical sensor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006318947A (en) * 2005-05-10 2006-11-24 Rohm Co Ltd Light-receiving device and electronic equipment using the same
JP2007027318A (en) * 2005-07-14 2007-02-01 Fujifilm Holdings Corp Solid-state imaging device and endoscope
JP2008182214A (en) * 2006-12-27 2008-08-07 Semiconductor Energy Lab Co Ltd Semiconductor device
JP7493225B2 (en) 2020-07-30 2024-05-31 コーデンシ株式会社 Semiconductor integrated circuit device and optical sensor

Similar Documents

Publication Publication Date Title
US8363136B2 (en) Solid-state imaging device, method of fabricating solid-state imaging device, and camera
JP2925943B2 (en) Semiconductor device with built-in photodiode
JP2000200892A (en) Semiconductor device with built-in photodiode
EP0590598A1 (en) Semiconductor photodiode comprising a light shielding layer
US6566728B1 (en) Semiconductor device
JP3748946B2 (en) Semiconductor device with built-in photodiode
JP3342291B2 (en) Integrated circuit with built-in photodiode
JPH10289994A (en) Optical sensor integrated circuit device
JP2852222B2 (en) Optical semiconductor integrated circuit device
US6417560B1 (en) Semiconductor device
WO1997023909A1 (en) Integrated circuit incorporating photodiode
US5148249A (en) Semiconductor protection device
JP3172253B2 (en) Optical semiconductor device
JPH0360073A (en) Optical semiconductor device
JP2560846B2 (en) Optical semiconductor device
JP2000200893A (en) Integrated circuit equipped with built-in photodiode
JPH09321271A (en) Integrated circuit with built-in photodiode
JPH05326907A (en) Optical conductor device
JP2864684B2 (en) Semiconductor integrated circuit
JPH0369173A (en) Photocoupler
JP3138057B2 (en) Optical semiconductor device
JPH03229467A (en) Photosemiconductor device
JP3724923B2 (en) Semiconductor device
JPH09181290A (en) Semiconductor device with built-in photoreceptor element
JP3384690B2 (en) Optical semiconductor integrated circuit