JPH09321271A - Integrated circuit with built-in photodiode - Google Patents

Integrated circuit with built-in photodiode

Info

Publication number
JPH09321271A
JPH09321271A JP8139200A JP13920096A JPH09321271A JP H09321271 A JPH09321271 A JP H09321271A JP 8139200 A JP8139200 A JP 8139200A JP 13920096 A JP13920096 A JP 13920096A JP H09321271 A JPH09321271 A JP H09321271A
Authority
JP
Japan
Prior art keywords
photodiode
light
dummy
island
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8139200A
Other languages
Japanese (ja)
Inventor
Osamu Shiroma
修 城間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8139200A priority Critical patent/JPH09321271A/en
Publication of JPH09321271A publication Critical patent/JPH09321271A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Light Receiving Elements (AREA)

Abstract

PROBLEM TO BE SOLVED: To use polyimide resin and prevent entry of light due to multipath reflection by placing a dummy island adjacent to a photodiode and disposing a vent of polyimide resin above the dummy island. SOLUTION: A dummy island 26 is placed adjacent to a photodiode 24a. A semiconductor chip is covered with a shielding film 23 made of an aluminum wiring layer. An opening 35 for incident optical signals is formed in the shielding film 23 above the photodiode 24a, and a vent 27 of polyimide resin is formed above the dummy island 26. The dummy island 26 is reverse-biased to form a dummy photodiode. This construction absorbs light entering through the opening 25 and the vent 27, and prevents it from reaching the internal circuit.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、光信号受光用のホ
トダイオードと信号処理用の回路素子とを具備し層間絶
縁膜としてポリイミド系の樹脂を用いたホトダイオード
内蔵集積回路の、直接及び多重反射的な光入射による誤
動作防止に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a direct and multi-reflection type integrated circuit having a photodiode for receiving an optical signal and a circuit element for signal processing and using a polyimide resin as an interlayer insulating film. Preventing malfunction due to incident light.

【0002】[0002]

【従来の技術】赤外線などによる光信号伝達手段の受信
側、又は光ピックアップ装置の光信号読み取り装置など
では、受光用のホトダイオードをその周辺回路と共に集
積化した半導体装置が用いられるようになってきた。I
C化した装置は、個別部品でハイブリッド化したものに
比べてコストダウンが期待でき、また外部電磁界による
雑音に対して強いというメリットを有する。
2. Description of the Related Art On the receiving side of an optical signal transmitting means by infrared rays or the like, or an optical signal reading device of an optical pickup device, a semiconductor device in which a photodiode for receiving light is integrated with its peripheral circuits has come to be used. . I
The C-ized device has the advantages that cost reduction can be expected and the device is more resistant to noise due to an external electromagnetic field, as compared with a device hybridized with individual parts.

【0003】上記ホトダイオード内蔵半導体装置は、ホ
トダイオードとNPNトランジスタ等とが共存するた
め、周辺回路への光入射による余分な光電流が生じない
よう、ホトダイオード部分以外の領域を入射光から遮断
する必要がある。このような遮光手段としては、半導体
集積回路の多層配線技術を利用して、最上層のアルミ配
線で前記周辺回路部分を被覆する方法が最も簡便である
(例えば特願平4ー287582号)。
In the above-described semiconductor device with a built-in photodiode, since the photodiode and the NPN transistor coexist, it is necessary to block the region other than the photodiode portion from the incident light so that an extra photocurrent due to the incident light on the peripheral circuit does not occur. is there. As such a light shielding means, the method of covering the peripheral circuit portion with the uppermost aluminum wiring by using a multilayer wiring technology of a semiconductor integrated circuit is the simplest (for example, Japanese Patent Application No. 4-287584).

【0004】図5にその集積回路の一例を示す。図5に
おいて、1は半導体チップ、2は遮光膜、3は電極パッ
ド、4はホトダイオード、5は回路素子である。回路素
子5の上部は遮光膜2により覆われ、ホトダイオード4
は光入射のために開口されている。電極パッド3内には
遮光膜3と短絡しないように互い違いに重なり合うよう
にして外部接続用の電極パッドが配置されている。
FIG. 5 shows an example of the integrated circuit. In FIG. 5, 1 is a semiconductor chip, 2 is a light shielding film, 3 is an electrode pad, 4 is a photodiode, and 5 is a circuit element. The upper portion of the circuit element 5 is covered with the light shielding film 2, and the photodiode 4
Is opened for light incidence. Electrode pads for external connection are arranged in the electrode pads 3 so as to alternately overlap with each other so as not to short-circuit with the light shielding film 3.

【0005】図6に部分断面図を示す。図6において、
6はP型の半導体基板、7はエピタキシャル層をP+分
離領域8で分離して形成したN型の島領域、9は回路素
子としての島領域7の一つに形成したNPNトランジス
タ、10は絶縁膜である。ホトダイオード4は島領域7
をカソード、基板6と分離領域8をアノードとし、島領
域7表面にはN+型のカソードコンタクト領域11を設
けている。この集積回路は全体として2層の多層配線構
造を採用しており、遮光膜2は2層目のアルミ配線層か
らなり、遮光膜2の下部で、1層目の配線層によりカソ
ード電極12や、回路素子5の各素子の電気的接続用の
配線が形成されている。NPNトランジスタ9は、コレ
クタとなる島領域7の表面にP型のベース領域13とN
+型のエミッタ領域14を形成したものである。15は
N+型のコレクタコンタクト領域、16はN+埋め込み
層である。
FIG. 6 shows a partial sectional view. In FIG.
6 is a P-type semiconductor substrate, 7 is an N-type island region formed by separating an epitaxial layer with a P + isolation region 8, 9 is an NPN transistor formed in one of the island regions 7 as a circuit element, and 10 is an insulating It is a film. Photodiode 4 is island area 7
Is a cathode, the substrate 6 and the isolation region 8 are anodes, and an N + type cathode contact region 11 is provided on the surface of the island region 7. This integrated circuit employs a two-layer multilayer wiring structure as a whole, and the light-shielding film 2 is composed of a second aluminum wiring layer. The wiring for electrical connection of each element of the circuit element 5 is formed. The NPN transistor 9 has a P-type base region 13 and an N-type on the surface of the island region 7 serving as a collector.
The + type emitter region 14 is formed. Reference numeral 15 is an N + type collector contact region, and 16 is an N + buried layer.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、外部か
ら入射する光は、基板に対して垂直に入射するばかりで
なく、斜め方向からも入射する。また、光はシリコン表
面を通過するばかりでなく、反射率の異なる部分(シリ
コンとシリコン酸化膜との界面など)で反射を生じる。
そのため図7に示すように、斜めに入射した光17が遮
光膜2の裏面側とシリコン表面で反射され、これが複数
回繰り返されて(多重反射と称する)、ホトダイオード
以外の領域に侵入する事がある。侵入した光がシリコン
内部に達すれば望まない光電流が発生し、これが回路素
子5の誤動作を招く欠点があった。
However, light incident from the outside enters the substrate not only vertically but also obliquely. In addition, light not only passes through the silicon surface but also reflects at portions having different reflectivities (such as an interface between silicon and a silicon oxide film).
Therefore, as shown in FIG. 7, the obliquely incident light 17 is reflected by the back surface side of the light-shielding film 2 and the silicon surface, and this is repeated a plurality of times (referred to as multiple reflection) to enter the area other than the photodiode. is there. If the penetrating light reaches the inside of the silicon, an undesired photocurrent is generated, which has a disadvantage that the circuit element 5 malfunctions.

【0007】また、多層配線の層間絶縁膜として安価な
ポリイミド系樹脂を用いたい要望がある。しかしポリイ
ミド系樹脂は表面を一定面積以上のアルミ電極で被覆す
ると樹脂から発生するガスによりアルミ電極が膨れる現
象がある。そのためアルミ電極が大面積で覆う場合は一
定面積毎にガス抜き用の孔を配置する必要があり、この
孔から光が漏れるので層間絶縁膜として利用できない欠
点があった。
There is also a demand for using an inexpensive polyimide resin as an interlayer insulating film of a multilayer wiring. However, when the surface of the polyimide resin is covered with an aluminum electrode having a certain area or more, there is a phenomenon that the aluminum electrode swells due to the gas generated from the resin. Therefore, when the aluminum electrode is covered with a large area, it is necessary to arrange a gas vent hole for each constant area, and light leaks from this hole, so that it cannot be used as an interlayer insulating film.

【0008】[0008]

【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、ホトダイオードに隣接してダミ
ーアイランドを配置し、ダミーアイランドの上部まで遮
光膜で被覆することにより、上記多重反射による入射光
をダミーアイランドで捕獲するものである。また、ポリ
イミド絶縁膜のガス抜き孔を前記ダミーアイランド上に
配置することにより、占有面積を増大することなく層間
絶縁膜としてポリイミド系樹脂を用いることができる構
造を提案するものである。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and a dummy island is disposed adjacent to a photodiode, and a light-shielding film covers the upper portion of the dummy island to achieve the multiple reflection. The incident light from is captured by the dummy island. Another object of the present invention is to propose a structure in which a polyimide resin can be used as an interlayer insulating film without increasing the occupied area by arranging the gas vent holes of the polyimide insulating film on the dummy islands.

【0009】さらに、ダミーアイランド上に電極を配置
し、該電極を遮光膜と層間接続させながら延在させるこ
とにより、多重反射光が通過できる隙間を無くし、内部
回路まで到達しない構造を提供するものである。
Further, by providing an electrode on the dummy island and extending the electrode while interlayer-connecting it with the light-shielding film, there is provided a structure that eliminates a gap through which multiple reflected light can pass and does not reach an internal circuit. Is.

【0010】[0010]

【発明の実施の形態】以下に本発明の一実施例を図面を
参照しながら詳細に説明する。図1は本発明の集積回路
を示す断面図である。図1を参照して、21は半導体チ
ップ、22は外部接続用のボンディングパッド、23は
半導体チップ21のほぼ全表面を被覆する遮光膜、24
a、24b、24cはホトダイオード、25はホトダイ
オード24a、24b、24cの各々の上部に形成した
遮光膜23の開口部、26はホトダイオード24a、2
4b、24cの周囲を取り囲むダミーアイランド、27
はダミーアイランド26上部の遮光膜23に形成したガ
ス抜き孔である。回路素子は図示していないが、ダミー
アイランド26の周囲に配置している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional view showing an integrated circuit of the present invention. Referring to FIG. 1, 21 is a semiconductor chip, 22 is a bonding pad for external connection, 23 is a light-shielding film that covers almost the entire surface of the semiconductor chip 21, 24
a, 24b and 24c are photodiodes, 25 is an opening of the light shielding film 23 formed on each of the photodiodes 24a, 24b and 24c, and 26 is the photodiodes 24a and 2c.
Dummy islands surrounding 4b and 24c, 27
Is a gas vent hole formed in the light shielding film 23 above the dummy island 26. Although not shown, the circuit elements are arranged around the dummy island 26.

【0011】図2は図1のAA先断面図である。31は
P型の半導体基板、32は基板の上にエピタキシャル成
長法で形成したN型のエピタキシャル層を分離して複数
の島領域33に形成するP+型の分離領域である。ホト
ダイオード24aは、島領域33をカソード、基板31
および分離領域32をアノードとして構成している。島
領域33表面にはN+型のカソードコンタクト領域34
aを形成し、カソードコンタクト領域34a表面にカソ
ード電極35aを配置し、カソード電極34aは内部回
路の信号入力端子に接続されている。島領域33を区画
する分離領域32の表面にはアノード電極36aを配置
してアノードに接地電位(GND)を印可している。
FIG. 2 is a sectional view taken along the line AA of FIG. Reference numeral 31 is a P-type semiconductor substrate, and 32 is a P + -type isolation region for separating an N-type epitaxial layer formed on the substrate by an epitaxial growth method to form a plurality of island regions 33. The photodiode 24a includes the island region 33 as a cathode, the substrate 31
The isolation region 32 is configured as an anode. An N + type cathode contact region 34 is formed on the surface of the island region 33.
The cathode electrode 35a is formed on the surface of the cathode contact region 34a, and the cathode electrode 34a is connected to the signal input terminal of the internal circuit. An anode electrode 36a is arranged on the surface of the isolation region 32 that divides the island region 33 to apply a ground potential (GND) to the anode.

【0012】ホトダイオード24aとは別の島領域33
には回路素子として受動素子、能動素子が形成されてい
る。一例としてNPNトランジスタ37を示した。NP
Nトランジスタ37は島領域33をコレクタとし、島領
域33表面に形成したP型のベース領域38、ベース領
域38の表面に形成したN+型エミッタ領域39、およ
び島領域33表面に形成したコレクタコンタクト領域4
からなる。41はN+型の埋め込み層である。
An island region 33 different from the photodiode 24a
Passive elements and active elements are formed as circuit elements. The NPN transistor 37 is shown as an example. NP
The N-transistor 37 uses the island region 33 as a collector, and has a P-type base region 38 formed on the surface of the island region 33, an N + type emitter region 39 formed on the surface of the base region 38, and a collector contact region formed on the surface of the island region 33. Four
Consists of Reference numeral 41 is an N + type buried layer.

【0013】NPNトランジスタ37等の回路素子と、
ホトダイオード24aとの間にはダミーアイランド26
を配置する。ダミーアイランド26は素子形成用の島領
域33と同じくエピタキシャル層を分離領域32により
分離した領域である。そしてダミーアイランド26の表
面にカソード領域34bを形成し、該カソード領域34
bのカソード電極35bに+5Vの如き逆バイアスとな
る電源電位(VCC)を印可して、ダミーアイランド2
6をカソード、基板31と分離領域32をアノードとす
るダミーのホトダイオードを構成する。
Circuit elements such as NPN transistor 37,
A dummy island 26 is provided between the photodiode 24a and the photodiode 24a.
Place. The dummy island 26 is a region in which the epitaxial layer is separated by the separation region 32 like the island region 33 for element formation. Then, a cathode region 34b is formed on the surface of the dummy island 26, and the cathode region 34b is formed.
Applying a reverse bias power supply potential (VCC) such as + 5V to the cathode electrode 35b of the dummy island 2
A dummy photodiode having 6 as a cathode and the substrate 31 and the isolation region 32 as an anode is formed.

【0014】エピタキシャル層表面はシリコン酸化膜4
2で被覆されており、その表面をアルミニウム電極43
が延在して各回路素子を電気的に接続し、集積回路網を
構成している。この例では2層配線構造を採用してい
る。2層配線構造の内、上層(2層目)の電極層は酸化
膜上のほぼ全面を被覆して遮光膜23を形成する。第1
層目の電極配線と第2層目の電極配線(遮光膜23)と
はポリイミド系の樹脂からなる層間絶縁膜44で層間絶
縁する。遮光膜23のうち、ホトダイオード24aの上
部は光信号入射のためにホトダイオード24aを構成す
る島領域の大きさと同程度の大きさで開口している。更
に、遮光膜23のうちダミーアイランド26の上部に
は、4μ×4μ程度の大きさの、層間絶縁膜として用い
たポリイミド系樹脂のガス抜き用の孔27を形成してい
る。
The surface of the epitaxial layer is a silicon oxide film 4.
2 is covered with aluminum electrode 43
Extend to electrically connect each circuit element to form an integrated circuit network. In this example, a two-layer wiring structure is employed. In the two-layer wiring structure, the upper (second) electrode layer covers almost the entire surface of the oxide film to form the light shielding film 23. First
The electrode wiring of the second layer and the electrode wiring of the second layer (light-shielding film 23) are interlayer-insulated by an interlayer insulating film 44 made of a polyimide resin. In the light shielding film 23, the upper portion of the photodiode 24a is opened to have a size similar to the size of the island region forming the photodiode 24a for the incidence of an optical signal. Further, in the light-shielding film 23, on the dummy island 26, a hole 27 for degassing the polyimide resin used as the interlayer insulating film is formed with a size of about 4 μ × 4 μ.

【0015】図3はホトダイオード24a部分の拡大断
面図である。図中実線が拡散領域を、1点鎖線が第1層
目の電極を、点線が第2層目の電極を各々示している。
ホトダイオード24aとダミーアイランド26とを区画
する分離領域32は、他の素子を区画するときの線幅よ
り大きく、約50μ程度の線幅で設計している。これは
ホトダイオード24aの開口部25と内部の回路素子と
をできるだけ離間させる目的である。さらに分離領域3
2の表面に形成したアノード電極36aは、ホトダイオ
ード24a、24bのカソード電極35aが延在する部
分を除いて、分離領域32のほぼ全表面にコンタクトさ
せながら延在させている。分離領域32上においてカソ
ード電極35bを屈曲させると、カソード電極35aと
アノード電極36aとの隙間を侵入する光が内部深くま
で伝搬しにくい構造となる。
FIG. 3 is an enlarged sectional view of the photodiode 24a portion. In the figure, the solid line indicates the diffusion region, the alternate long and short dash line indicates the first layer electrode, and the dotted line indicates the second layer electrode.
The isolation region 32 for partitioning the photodiode 24a and the dummy island 26 is designed to have a line width of about 50 μ, which is larger than the line width for partitioning other elements. This is for the purpose of separating the opening 25 of the photodiode 24a and the internal circuit element as far as possible. Further separation area 3
The anode electrode 36a formed on the surface of No. 2 is extended while contacting almost the entire surface of the isolation region 32, except for the portions where the cathode electrodes 35a of the photodiodes 24a and 24b extend. When the cathode electrode 35b is bent on the separation region 32, it becomes a structure in which the light penetrating the gap between the cathode electrode 35a and the anode electrode 36a does not easily propagate deep inside.

【0016】遮光膜23はホトダイオード24a、24
b上部で除去されて光入射用の開口部25を形成し、ダ
ミーアイランド26上部で部分的に除去されてガス抜き
孔27を形成する。そのガス抜き孔27に隣接して、ダ
ミーアイランド26のカソードコンタクト領域34bを
配置し、カソード電極35bを形成する。カソード電極
35bとカソードコンタクト領域34bは、ガス抜き孔
27に対して光の侵入を好まない方向、即ち内部回路側
に延在させる。そして、カソード電極35bはポリイミ
ド系の層間絶縁膜44に形成したするホールを介して遮
光膜23に接続している。つまり遮光膜には電源電位V
CCのような固定電位を与える。前記スルーホールはカ
ソード電極35bが延在するほぼ全長にわたり形成す
る。
The light-shielding film 23 is made up of photodiodes 24a, 24.
The upper part b is removed to form the light incident opening 25, and the dummy island 26 is partially removed to form the gas vent hole 27. The cathode contact region 34b of the dummy island 26 is arranged adjacent to the gas vent hole 27, and the cathode electrode 35b is formed. The cathode electrode 35b and the cathode contact region 34b extend in a direction in which light does not enter the gas vent hole 27, that is, in the internal circuit side. The cathode electrode 35b is connected to the light shielding film 23 through a hole formed in the polyimide-based interlayer insulating film 44. That is, the light source film has a power supply potential V
Apply a fixed potential like CC. The through hole is formed over almost the entire length of the cathode electrode 35b.

【0017】図4はダミーアイランド26付近を示す拡
大断面図である。図中同じ箇所には同じ符号を伏して説
明を省略する。ホトダイオード24a上部の開口部25
から斜めに入射し、遮光膜23の裏面で反射を繰り返し
てダミーアイランド26へ入射した光50は、ダミーア
イランド26内に入射されれば、ダミーアイランドが形
成するダミーのホトダイオードの光電流として捕獲さ
れ、アノード電極36aとカソード電極35b間の光電
流となるので内部回路へ流出することはない。また、光
50はシリコン表面で一部がシリコン内部に入射され、
残りは反射されるというように、多重反射を繰り返すこ
とで徐々に減衰するので、分離領域32の線幅をある程
度の大きさに形成しておけば、内部の回路素子に到達す
る前にほとんどの光50を前記ダミーホトダイオードで
捕獲することができる。
FIG. 4 is an enlarged sectional view showing the vicinity of the dummy island 26. In the figure, the same parts are denoted by the same reference numerals and the description thereof will be omitted. Opening 25 above photodiode 24a
The light 50 that is obliquely incident from the light source and is repeatedly reflected on the back surface of the light shielding film 23 and is incident on the dummy island 26 is captured as a photocurrent of a dummy photodiode formed by the dummy island 26 when incident on the dummy island 26. , The photocurrent is generated between the anode electrode 36a and the cathode electrode 35b, so that it does not flow out to the internal circuit. Further, the light 50 is partially incident on the silicon surface at the silicon surface,
Since the rest is reflected, it is gradually attenuated by repeating multiple reflections. Therefore, if the line width of the separation region 32 is formed to a certain size, most of it will reach before reaching the internal circuit elements. The light 50 can be captured by the dummy photodiode.

【0018】また、分離領域32上にアノード電極36
aを設けたことにより、光50が侵入できる隙間をアノ
ード電極36aと遮光膜23との間の層間絶縁膜44の
膜厚になるので、前記隙間を狭めることができる。これ
と同時に、アノード電極36aを分離領域32の幅いっ
ぱいまで、島領域にかかる程度にまで拡張することによ
り、分離領域32に入射される光51を減少させること
ができる。分離領域32で発生した光電流は拡散によっ
て空乏層に到達する拡散電流になるので、反応速度が遅
く、ホトダイオード24aの高速化を阻害するが、この
ようにアノード電極36aを拡張することで、前記拡散
電流を低減できる。
An anode electrode 36 is formed on the isolation region 32.
By providing a, the thickness of the interlayer insulating film 44 between the anode electrode 36a and the light shielding film 23 becomes a gap through which the light 50 can enter, so that the gap can be narrowed. At the same time, the light 51 incident on the separation region 32 can be reduced by expanding the anode electrode 36a to the full width of the separation region 32 to such an extent as to cover the island region. Since the photocurrent generated in the isolation region 32 becomes a diffusion current that reaches the depletion layer by diffusion, the reaction speed is slow and the speedup of the photodiode 24a is hindered. However, by expanding the anode electrode 36a in this manner, The diffusion current can be reduced.

【0019】更に、ダミーアイランド26のカソード電
極34bを、スルーホールを介して遮光膜23に層間接
続することにより多層配線間の隙間つまり光52が入り
込む隙間を塞ぐことができる。従って前記スルーホール
は長く延在させた方が前記光52の侵入を阻む効果が高
くなるが、これは後で述べるガス抜き効果との兼ね合い
となる。
Further, the cathode electrode 34b of the dummy island 26 is interlayer-connected to the light-shielding film 23 through the through hole, so that the gap between the multilayer wirings, that is, the gap where the light 52 enters can be closed. Therefore, if the through hole is extended longer, the effect of blocking the invasion of the light 52 becomes higher, but this is in balance with the degassing effect described later.

【0020】ダミーアイランド26上に形成したガス抜
き孔27から侵入する光53に対しても、ダミーアイラ
ンドが形成するダミーのホトダイオード26が光電流と
して吸収することになる。また、カソード電極35bと
遮光膜23とを層間接続したことによる遮蔽効果も同様
に得られる。従って、カソード電極35bとスルーホー
ルはガス抜き孔27を取り囲むように形成するのが遮蔽
効果は最も高くなる。しかしガス抜きの効果はなくな
る。ここで、ポリイミド樹脂から発生するガスは光の様
に直進性を持つものではないので、要は1カ所でも周囲
のポリイミド樹脂と連続していれば良い。従って、例え
ば前記スルーホールをコの字形とし、開いた部分をホト
ダイオード24a側に向けると効果的である。
The light 53 entering from the gas vent hole 27 formed on the dummy island 26 is also absorbed as a photocurrent by the dummy photodiode 26 formed by the dummy island. In addition, the shielding effect due to the interlayer connection between the cathode electrode 35b and the light shielding film 23 can be similarly obtained. Therefore, the shielding effect is highest when the cathode electrode 35b and the through hole are formed so as to surround the gas vent hole 27. However, the degassing effect disappears. Here, since the gas generated from the polyimide resin does not have straightness like light, it suffices that it be continuous with the surrounding polyimide resin even at one place. Therefore, for example, it is effective to form the through hole in a U shape and direct the open portion toward the photodiode 24a.

【0021】ガス抜き孔27は、ポリイミド樹脂が一定
量以上アルミに被覆される毎に1個配置する必要があ
る。従ってホトダイオード24a周囲のダミーアイラン
ド26上に形成したガス抜き孔27で不足する場合は、
適宜ダミーアイランド26と同等の構造を配置しその上
にガス抜き孔を配置すればよい。
It is necessary to provide one gas vent hole 27 every time a certain amount or more of polyimide resin is covered with aluminum. Therefore, when the gas vent hole 27 formed on the dummy island 26 around the photodiode 24a is insufficient,
A structure equivalent to the dummy island 26 may be appropriately arranged and a gas vent hole may be arranged thereover.

【0022】[0022]

【発明の効果】以上に説明した通り、本発明によればダ
ミーアイランド26で多重反射による光50を吸収する
ので、該光50による内部の回路素子の誤動作を防止で
きる利点を有する。さらに、カソード電極35bを層間
接続させることにより、多重反射光が入り込む隙間を塞
ぐことができるので、内部への侵入を更に効果的に防止
できる利点を有する。
As described above, according to the present invention, since the light 50 due to the multiple reflection is absorbed by the dummy island 26, the malfunction of the internal circuit element due to the light 50 can be prevented. Furthermore, by connecting the cathode electrode 35b to the interlayer, it is possible to close the gap into which the multiple reflected light enters, which has an advantage that the invasion into the inside can be more effectively prevented.

【0023】そして、ダミーアイランド26上にポリイ
ミド樹脂のガス抜き孔27を配置することにより、ダミ
ーアイランド26が開口部25からの光51、51を吸
収する役割と、ガス抜き孔27からの光52を吸収する
役割の2つを果たすので、例えばガス抜き孔1個に対し
て1つのダミーアイランドを配置するような設計に比べ
て、ダミーアイランドの個数を減らすことができ、チッ
プ面積を縮小することができる。
By arranging the polyimide resin gas vent hole 27 on the dummy island 26, the dummy island 26 plays a role of absorbing the light 51, 51 from the opening 25 and the light 52 from the gas vent hole 27. Since it plays a dual role of absorbing the gas, the number of dummy islands can be reduced and the chip area can be reduced as compared with, for example, a design in which one dummy island is arranged for each gas vent hole. You can

【0024】更に斯様な設計により安価なポリイミド樹
脂を用いることができるので、製品のコストダウンにも
寄与することができる。
Further, since such a design allows the use of an inexpensive polyimide resin, it can contribute to the cost reduction of the product.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明を説明するための平面図である。FIG. 1 is a plan view for explaining the present invention.

【図2】図1のAA線部分断面図である。FIG. 2 is a partial cross-sectional view taken along the line AA of FIG.

【図3】本発明を説明するための拡大平面図である。FIG. 3 is an enlarged plan view for explaining the present invention.

【図4】本発明を説明するための拡大断面図である。FIG. 4 is an enlarged sectional view for explaining the present invention.

【図5】従来例を説明するための平面図である。FIG. 5 is a plan view for explaining a conventional example.

【図6】従来例を説明するための断面図である。FIG. 6 is a cross-sectional view for explaining a conventional example.

【図7】従来例を説明するための拡大断面図である。FIG. 7 is an enlarged cross-sectional view for explaining a conventional example.

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの一部に形成したホトダイ
オードと、 前記半導体チップの他の部分に形成した回路素子と、 前記ホトダイオードに隣接して、前記回路素子との間に
形成したダミーアイランドと、 前記回路素子の素子間接続を行う電極配線層と、 前記電極配線層の上を被覆するポリイミド系の層間絶縁
膜と、 表面で前記回路素子上部および前記ダミーアイランド上
部の前記層間絶縁膜表面を被覆する遮光膜と、 前記ホトダイオード上部に形成した光入射用の前記遮光
膜の開口部と、 前記ダミーアイランド上部に形成した前記遮光膜のガス
抜き孔とを具備することを特徴とするホトダイオード内
蔵集積回路。
1. A photodiode formed on a part of a semiconductor chip, a circuit element formed on another part of the semiconductor chip, and a dummy island formed adjacent to the photodiode and between the circuit element and the photodiode. An electrode wiring layer for connecting elements of the circuit element, a polyimide-based interlayer insulating film covering the electrode wiring layer, and a surface covering the surface of the interlayer insulating film on the circuit element upper part and the dummy island upper part. A light-shielding film, an opening formed in the light-shielding film for light incidence formed on the photodiode, and a gas vent hole for the light-shielding film formed on the dummy island. .
【請求項2】 前記ダミーアイランドが前記ホトダイオ
ードの周囲を囲むことを特徴とする請求項1記載のホト
ダイオード内蔵集積回路。
2. The integrated circuit with a built-in photodiode according to claim 1, wherein the dummy island surrounds the photodiode.
【請求項3】 前記ダミーアイランドが逆バイアスされ
てダミーのホトダイオードを構成することを特徴とする
請求項1記載のホトダイオード内蔵集積回路。
3. The integrated circuit with a built-in photodiode according to claim 1, wherein the dummy island is reversely biased to form a dummy photodiode.
【請求項4】 前記ダミーアイランド表面に電極を形成
し、該電極をスルーホールを介して前記遮光膜に層間接
続すると共に、前記遮光膜を前記ガス抜き孔近傍の光入
射を望まない側に配置したことを特徴とする請求項1記
載のホトダイオード内蔵集積回路。
4. An electrode is formed on the surface of the dummy island, the electrode is interlayer-connected to the light shielding film through a through hole, and the light shielding film is arranged near the gas vent hole on the side where light incidence is not desired. The integrated circuit with a built-in photodiode according to claim 1, wherein:
JP8139200A 1996-05-31 1996-05-31 Integrated circuit with built-in photodiode Pending JPH09321271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8139200A JPH09321271A (en) 1996-05-31 1996-05-31 Integrated circuit with built-in photodiode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8139200A JPH09321271A (en) 1996-05-31 1996-05-31 Integrated circuit with built-in photodiode

Publications (1)

Publication Number Publication Date
JPH09321271A true JPH09321271A (en) 1997-12-12

Family

ID=15239895

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8139200A Pending JPH09321271A (en) 1996-05-31 1996-05-31 Integrated circuit with built-in photodiode

Country Status (1)

Country Link
JP (1) JPH09321271A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218457A (en) * 2008-03-12 2009-09-24 Panasonic Corp Optical semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009218457A (en) * 2008-03-12 2009-09-24 Panasonic Corp Optical semiconductor device

Similar Documents

Publication Publication Date Title
KR101934864B1 (en) Through silicon via structure, methods of forming the same, image sensor including the through silicon via structure and methods of manufacturing the image sensor
KR101396671B1 (en) Solid-state imaging device
JP2008251713A (en) Semiconductor photosensor
CN102637705A (en) Semiconductor device manufacturing method
US7821092B2 (en) Semiconductor device
US20020005906A1 (en) Solid state image pick-up device
US20130203207A1 (en) Photoelectric conversion device and method of manufacturing the same
JP2925943B2 (en) Semiconductor device with built-in photodiode
JP3342291B2 (en) Integrated circuit with built-in photodiode
EP0590598A1 (en) Semiconductor photodiode comprising a light shielding layer
JPH09321271A (en) Integrated circuit with built-in photodiode
JP3546955B2 (en) Semiconductor device
JP2006294963A (en) Solid imaging element
JP2852222B2 (en) Optical semiconductor integrated circuit device
US6417560B1 (en) Semiconductor device
JP3748946B2 (en) Semiconductor device with built-in photodiode
JP2000200892A (en) Semiconductor device with built-in photodiode
JP3172253B2 (en) Optical semiconductor device
JP3157274B2 (en) Optical semiconductor device
JP3629360B2 (en) Manufacturing method of light receiving element with built-in circuit
JP2560846B2 (en) Optical semiconductor device
JP3384690B2 (en) Optical semiconductor integrated circuit
JPH1065134A (en) Photosemiconductor integrated circuit
WO1997023909A1 (en) Integrated circuit incorporating photodiode
JP2000200893A (en) Integrated circuit equipped with built-in photodiode

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070123