JPH1065134A - Photosemiconductor integrated circuit - Google Patents

Photosemiconductor integrated circuit

Info

Publication number
JPH1065134A
JPH1065134A JP8217427A JP21742796A JPH1065134A JP H1065134 A JPH1065134 A JP H1065134A JP 8217427 A JP8217427 A JP 8217427A JP 21742796 A JP21742796 A JP 21742796A JP H1065134 A JPH1065134 A JP H1065134A
Authority
JP
Japan
Prior art keywords
light
shielding film
photodiode
dummy
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8217427A
Other languages
Japanese (ja)
Inventor
Tsuyoshi Takahashi
強 高橋
Satoshi Kaneko
智 金子
Toshiyuki Okoda
敏幸 大古田
Osamu Shiroma
修 城間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP8217427A priority Critical patent/JPH1065134A/en
Publication of JPH1065134A publication Critical patent/JPH1065134A/en
Pending legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PROBLEM TO BE SOLVED: To enable working the application of polyimide resin and also avoiding the mis-operation due to the light coming through the vent holes by a method, wherein dummy islands are arranged adjacent to the main bodies of photodiodes while arranging vent holes in the dummy islands. SOLUTION: Dumny islands 27 are arranged adjacent to photodiodes 23, 24, 25. Further, the upper part of a semiconductor chip is covered with a light barrier film 22. On the other hand, the flare stopping film 22 on the upper part of these photodiodes 23, 24, 25 as well as the upper part of the dummy islands 27 are respectively arranged with photosignal incoming spertures and the gas vent holes 27. In such a constitution, the dummy islands 27 are reverse biased to be dummy photodiodes, while the photocurent generated by the light coming through the gas vent holes 28 is absorbed by arranging the gas vent holes adjacent to the contacts 29 so as not to reach the inner circuit.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、光信号受光用のフ
ォトダイオードと信号処理用の回路素子とを具備し層間
絶縁膜としてポリイミド系の樹脂を用いたフォトダイオ
ード内蔵型の光集積回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an optical integrated circuit with a built-in photodiode, comprising a photodiode for receiving an optical signal and a circuit element for signal processing, and using a polyimide resin as an interlayer insulating film. It is.

【0002】[0002]

【従来の技術】赤外線などによる光信号伝達手段の受信
側、又は光ピックアップ装置の光信号読み取り装置など
では、受光用のフォトダイオードをその周辺回路と共に
集積化した半導体装置が用いられるようになってきた。
IC化した装置は、個別部品でハイブリッド化したもの
に比べてコストダウンが期待でき、また外部電磁界によ
る雑音に対して強いというメリットを有する。
2. Description of the Related Art On a receiving side of an optical signal transmitting means using infrared rays or the like, or an optical signal reading device of an optical pickup device, a semiconductor device in which a photodiode for receiving light is integrated with its peripheral circuit has been used. Was.
An IC-based device has the advantages that cost reduction can be expected as compared with a device that is hybridized with individual components, and that it is more resistant to noise due to an external electromagnetic field.

【0003】上記フォトダイオード内蔵半導体装置は、
フォトダイオードとNPNトランジスタ等とが共存する
ため、周辺回路への光入射による余分な光電流が生じな
いよう、フォトダイオード部分以外の領域を入射光から
遮断する必要がある。このような遮光手段としては、半
導体集積回路の多層配線技術を利用して、最上層のアル
ミ配線で前記周辺回路部分を被覆する方法が最も簡便で
ある(例えば特願平4ー287582号)。
The above-described semiconductor device with a built-in photodiode includes:
Since the photodiode and the NPN transistor coexist, it is necessary to block a region other than the photodiode portion from the incident light so as not to generate an extra photocurrent due to light incident on the peripheral circuit. As such a light shielding means, the method of covering the peripheral circuit portion with the uppermost aluminum wiring by using a multilayer wiring technology of a semiconductor integrated circuit is the simplest (for example, Japanese Patent Application No. 4-287584).

【0004】図3にその集積回路の一例を示す。図3に
おいて、1は半導体チップ、2は遮光膜、3は電極パッ
ド、4はフォトダイオード、5は回路素子である。回路
素子5の上部は遮光膜2により覆われ、フォトダイオー
ド4は光入射のために開口されている。電極パッド3内
には遮光膜3と短絡しないように互い違いに重なり合う
ようにして外部接続用の電極パッドが配置されている。
FIG. 3 shows an example of the integrated circuit. In FIG. 3, 1 is a semiconductor chip, 2 is a light shielding film, 3 is an electrode pad, 4 is a photodiode, and 5 is a circuit element. The upper part of the circuit element 5 is covered with the light shielding film 2, and the photodiode 4 is opened for light incidence. Electrode pads for external connection are arranged in the electrode pads 3 so as to alternately overlap with each other so as not to short-circuit with the light shielding film 3.

【0005】図4に部分断面図を示す。図4において、
6はP型の半導体基板、7はエピタキシャル層をP+分
離領域8で分離して形成したN型の島領域、9は回路素
子として島領域7の一つに形成したNPNトランジス
タ、10は絶縁膜である。フォトダイオード4は島領域
7をカソード、基板6と分離領域8をアノードとし、島
領域7表面にはN+型のカソードコンタクト領域11を
設けている。この集積回路は全体として2層の多層配線
構造を採用しており、遮光膜2は2層目のアルミ配線層
からなり、遮光膜2の下部で、1層目の配線層によりカ
ソード電極12や、回路素子5の各素子の電気的接続用
の配線が形成されている。NPNトランジスタ9は、コ
レクタとなる島領域7の表面にP型のベース領域13と
N+型のエミッタ領域14を形成したものである。15
はN+型のコレクタコンタクト領域、16はN+埋め込
み層である。
FIG. 4 shows a partial sectional view. In FIG.
Reference numeral 6 denotes a P-type semiconductor substrate, 7 denotes an N-type island region formed by separating an epitaxial layer by a P + isolation region 8, 9 denotes an NPN transistor formed as one of the island regions 7 as a circuit element, and 10 denotes an insulating film. It is. The photodiode 4 uses the island region 7 as a cathode, the substrate 6 and the isolation region 8 as anodes, and has an N + type cathode contact region 11 on the surface of the island region 7. This integrated circuit employs a two-layer multilayer wiring structure as a whole, and the light-shielding film 2 is composed of a second aluminum wiring layer. The wiring for electrical connection of each element of the circuit element 5 is formed. The NPN transistor 9 has a P-type base region 13 and an N + -type emitter region 14 formed on the surface of an island region 7 serving as a collector. Fifteen
Is an N + type collector contact region, and 16 is an N + buried layer.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、外部か
ら入射する光は、基板に対して垂直に入射するばかりで
なく、斜め方向からも入射する。また、光はシリコン表
面を通過するばかりでなく、反射率の異なる部分(シリ
コンとシリコン酸化膜との界面など)で反射を生じる。
そのため図5に示すように、斜めに入射した光17が遮
光膜2の裏面側とシリコン表面で反射され、これが複数
回繰り返されて(多重反射と称する)、フォトダイオー
ド以外の領域に侵入する事がある。侵入した光がシリコ
ン内部に達すれば望まない光電流が発生し、これが回路
素子5の誤動作を招く欠点があった。
However, light incident from the outside enters the substrate not only vertically but also obliquely. In addition, light not only passes through the silicon surface but also reflects at portions having different reflectivities (such as an interface between silicon and a silicon oxide film).
Therefore, as shown in FIG. 5, the obliquely incident light 17 is reflected on the back surface side of the light shielding film 2 and the silicon surface, and this is repeated a plurality of times (referred to as multiple reflection) to enter a region other than the photodiode. There is. If the penetrating light reaches the inside of the silicon, an undesired photocurrent is generated, which has a disadvantage that the circuit element 5 malfunctions.

【0007】また、多層配線の層間絶縁膜として安価な
ポリイミド系樹脂を用いたい要望がある。しかしポリイ
ミド系樹脂は表面を一定面積以上のアルミで被覆する
と、加熱時に樹脂から発生するガスによりアルミが膨れ
る現象がある。そのためアルミ電極が大面積で覆う場合
は一定面積毎にガス抜き用の孔を配置する必要があり、
この孔から光が漏れるので層間絶縁膜として利用できな
い欠点があった。
There is also a demand for using an inexpensive polyimide resin as an interlayer insulating film of a multilayer wiring. However, when the surface of the polyimide resin is covered with aluminum having a certain area or more, there is a phenomenon that aluminum is swollen by gas generated from the resin when heated. Therefore, when the aluminum electrode covers a large area, it is necessary to arrange holes for degassing every fixed area,
Since light leaks from this hole, there is a disadvantage that it cannot be used as an interlayer insulating film.

【0008】[0008]

【課題を解決するための手段】本発明は上記従来の課題
に鑑みなされたもので、NまたはI型のダミーアイラン
ドを逆バイアスとするコンタクト孔が必要であり、この
コンタクト部分を積極的に活用するもので、平面的に見
てこのコンタクト孔のそばにガス抜き孔を設ければ、ガ
ス抜き孔からから漏れる光により発生するキャリアは、
このコンタクト部分の近傍で発生するため、瞬時にコン
タクト部分から吸収され、外部への影響を抑制すること
ができる。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned conventional problems, and requires a contact hole in which an N or I type dummy island is reverse-biased. If a gas venting hole is provided near this contact hole when viewed in plan, carriers generated by light leaking from the gas venting hole,
Since it is generated in the vicinity of the contact portion, it is instantaneously absorbed from the contact portion and the influence on the outside can be suppressed.

【0009】また、ポリイミド絶縁膜のガス抜き孔を前
記ダミーアイランド上に配置することにより、占有面積
を増大することなく層間絶縁膜としてポリイミド系樹脂
を用いることができる構造を提案するものである。
Another object of the present invention is to provide a structure in which a polyimide resin can be used as an interlayer insulating film without increasing an occupied area by arranging a vent hole of the polyimide insulating film on the dummy island.

【0010】[0010]

【発明の実施の形態】以下に本発明の一実施例を図面を
参照しながら詳細に説明する。図1は本発明の光集積回
路を示す断面図である。図1を参照して、21は半導体
チップ、22は半導体チップ21のほぼ全表面を被覆す
る遮光膜で、図面上に全面に覆われていては図面では現
れて来ないため、ガス抜き孔の部分のみ示して有る。2
3,24,25はフォトダイオード、26はフォトダイ
オード22,24,25の周囲を取り囲む分離領域、2
7はフォトダイオード22,24,25の周囲を取り囲
む分離領域を更に囲むダミーアイランド、28はダミー
アイランド27上部の遮光膜22に形成したガス抜き
孔、29はダミーアイランド27と隣接分離領域を逆バ
イアスとするためのコンタクト孔である。また30はフ
ォトダイオード23,25のカソード領域とコンタクト
する1層目のカソード電極で、31は、フォトダイオー
ド24のカソード電極である。回路素子は図示していな
いが、ダミーアイランド27の周囲の分離領域32の外
側に配置している。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional view showing an optical integrated circuit of the present invention. Referring to FIG. 1, reference numeral 21 denotes a semiconductor chip, and 22 denotes a light-shielding film covering almost the entire surface of the semiconductor chip 21. Since the light-shielding film does not appear in the drawing if it is entirely covered on the drawing, a gas vent hole is formed. Only the part is shown. 2
3, 24, 25 are photodiodes, 26 is an isolation region surrounding the photodiodes 22, 24, 25, 2
Reference numeral 7 denotes a dummy island further surrounding the isolation region surrounding the periphery of the photodiodes 22, 24, 25; 28, a gas vent hole formed in the light shielding film 22 above the dummy island 27; 29, a reverse bias between the dummy island 27 and the adjacent isolation region. Is a contact hole. Reference numeral 30 denotes a first-layer cathode electrode that contacts the cathode regions of the photodiodes 23 and 25, and reference numeral 31 denotes a cathode electrode of the photodiode 24. Although not shown, the circuit elements are arranged outside the isolation region 32 around the dummy island 27.

【0011】中央のフォトダイオード24は、ビームス
ポットが照射され位置ズレを検知し、両側のフォトダイ
オード23,25はトラッキング用に用いられるもので
ある。ここでは図示しなかったが、フォトダイオード2
3,24,25の受光部に対応する遮光膜22の部分は
開口されている。
The center photodiode 24 detects a positional shift due to irradiation with a beam spot, and the photodiodes 23 and 25 on both sides are used for tracking. Although not shown here, the photodiode 2
Portions of the light-shielding film 22 corresponding to the light-receiving portions 3, 24, and 25 are open.

【0012】図2は図1のA−A線断面図である。41
はP型の半導体基板、42は基板の上にエピタキシャル
成長法で形成したN型のエピタキシャル層を分離して複
数の島領域43乃至48に形成するP+型の分離領域で
ある。フォトダイオード23,25は、島領域44,4
7をカソード、基板41および分離領域42をアノード
として構成している。島領域表面にはN+型のカソード
コンタクト領域(図1では×印で示した部分)を形成
し、カソードコンタクト領域表面にカソード電極30を
配置し、カソード電極30は内部回路の信号入力端子に
接続されている。
FIG. 2 is a sectional view taken along line AA of FIG. 41
Reference numeral denotes a P-type semiconductor substrate, and reference numeral denotes a P + -type isolation region formed by separating an N-type epitaxial layer formed on the substrate by an epitaxial growth method into a plurality of island regions 43 to. The photodiodes 23 and 25 have island regions 44 and 4 respectively.
7 is configured as a cathode, and the substrate 41 and the isolation region 42 are configured as an anode. On the surface of the island region, an N + type cathode contact region (indicated by a cross in FIG. 1) is formed, and the cathode electrode 30 is arranged on the surface of the cathode contact region. The cathode electrode 30 is connected to the signal input terminal of the internal circuit. Have been.

【0013】島領域を区画する分離領域42の表面には
アノード電極49を配置してアノードに接地電位(GN
D)を印加している。またフォトダイオード24も同様
に、×で示した部分にN+型のカソードコンタクト領域
が形成され、ここからカソード電極31が延在されてい
る。フォトダイオードと別の島領域には回路素子として
受動素子、能動素子が形成されている。一例としてはN
PNトランジスタ等が形成されている。NPNトランジ
スタ等の回路素子と、フォトダイオード23,25との
間にはダミーアイランド27を配置する。ダミーアイラ
ンド27は素子形成用の島領域と同じくエピタキシャル
層を分離領域42により分離した領域である。そしてダ
ミーアイランド27の表面にカソード領域50を形成
し、該カソード領域50のカソード電極51に+5Vの
如き逆バイアスとなる電源電位(VCC)を印加して、
ダミーアイランド27をカソード、基板41と分離領域
42をアノードとするダミーのフォトダイオードを構成
する。
An anode electrode 49 is disposed on the surface of the isolation region 42 for partitioning the island region, and a ground potential (GN) is applied to the anode.
D) is applied. Similarly, in the photodiode 24, an N + type cathode contact region is formed in a portion indicated by X, and the cathode electrode 31 extends from the N + type cathode contact region. Passive elements and active elements are formed as circuit elements in the island region different from the photodiode. An example is N
A PN transistor and the like are formed. A dummy island 27 is arranged between a circuit element such as an NPN transistor and the photodiodes 23 and 25. The dummy island 27 is a region where the epitaxial layer is separated by the separation region 42 like the island region for element formation. Then, a cathode region 50 is formed on the surface of the dummy island 27, and a power supply potential (VCC) that is a reverse bias such as +5 V is applied to the cathode electrode 51 of the cathode region 50,
A dummy photodiode is formed using the dummy island 27 as a cathode and the substrate 41 and the isolation region 42 as anodes.

【0014】エピタキシャル層表面はシリコン酸化膜5
2で被覆されており、その表面をアルミニウム電極が延
在して各回路素子を電気的に接続し、集積回路網を構成
している。この例では2層配線構造を採用している。2
層配線構造の内、上層(2層目)の電極層は酸化膜上の
ほぼ全面を被覆して遮光膜52を形成する。第1層目の
電極配線と第2層目の電極配線(遮光膜22)とはポリ
イミド系の樹脂からなる層間絶縁膜53で層間絶縁す
る。遮光膜22のうち、フォトダイオードの上部は光信
号入射のためにフォトダイオードを構成する島領域の大
きさと同程度の大きさで開口している。更に、遮光膜2
2のうちダミーアイランド27の上部には、4μ×4μ
程度の大きさの、層間絶縁膜として用いたポリイミド系
樹脂のガス抜き用の孔28を形成している。
The surface of the epitaxial layer has a silicon oxide film 5
2 and an aluminum electrode extends on the surface to electrically connect each circuit element to form an integrated circuit network. In this example, a two-layer wiring structure is employed. 2
In the layer wiring structure, the upper (second) electrode layer covers almost the entire surface of the oxide film to form the light shielding film 52. The first-layer electrode wiring and the second-layer electrode wiring (light-shielding film 22) are interlayer-insulated by an interlayer insulating film 53 made of a polyimide resin. In the light-shielding film 22, the upper part of the photodiode is opened with a size substantially equal to the size of the island region constituting the photodiode for the incidence of an optical signal. Further, the light shielding film 2
4 μm × 4 μm above the dummy island 27
A hole 28 for degassing a polyimide resin used as an interlayer insulating film, which is of a small size, is formed.

【0015】図2於いて、遮光膜22の配置されている
ことが判るように、ここの部分だけ斜視図形式で図示し
た。つまりフォトダイオードの部分に対応する部分が開
口され、ガス抜き孔の部分も開口されていることが判
る。本発明の特徴は、遮光膜に設けるガス抜き孔28を
コンタクト29の近傍に設けることにある。
In FIG. 2, only a portion of the light shielding film 22 is shown in a perspective view so that it can be seen that the light shielding film 22 is arranged. That is, it can be seen that a portion corresponding to the photodiode portion is opened, and a gas vent hole is also opened. The feature of the present invention resides in that the gas vent hole 28 provided in the light shielding film is provided near the contact 29.

【0016】例えば、仮に、ダミーアイランド27内に
光が入射されれば、ダミーアイランドが形成するダミー
のフォトダイオードの光電流として捕獲され、アノード
電極49とカソード電極51間の光電流となるので内部
回路へ流出することはない。このことはガス抜き孔を介
してダミーアイランドへ侵入する光も同様のことが言え
るが、ガス抜き孔の位置により問題が発生する。例えば
図1の点Bで示した位置にガス抜き孔を設けた場合と符
号28に設けた場合では、発生する光電流にどの様な差
が生じるか、考えてみる。当然ガス抜き孔のサイズは同
じとする。
For example, if light enters the dummy island 27, the light is captured as a photocurrent of a dummy photodiode formed by the dummy island and becomes a photocurrent between the anode electrode 49 and the cathode electrode 51. It does not flow into the circuit. The same can be said for the light that enters the dummy island through the gas vent hole, but a problem occurs depending on the position of the gas vent hole. For example, consider what kind of difference occurs in the generated photocurrent between the case where the vent hole is provided at the position indicated by the point B in FIG. 1 and the case where the vent hole is provided at reference numeral 28. Naturally, the size of the vent holes is the same.

【0017】ここのダミーアイランド27は、一例とし
てN型が採用されている。仮にBから発生する光電流の
一部、つまり電子は、マイナスであるのでGNDに固定
されたP+型の分離領域やGNDに固定されたP+型の
半導体基板に反発し、またコンタクトの部分はVCCに
固定されているので、右のコンタクト29や紙面に対し
て下の方向にあるコンタクトに向かって移動してゆく。
しかしこの間のパスが長いために一部のものは、フォト
ダイオードや外側の演算回路を構成する素子へ影響を与
える。
As the dummy island 27, an N-type is used as an example. Since a part of the photocurrent generated from B, that is, the electron, is negative, it repels the P + type isolation region fixed to GND or the P + type semiconductor substrate fixed to GND, and the contact portion is VCC. , It moves toward the right contact 29 or the contact in the lower direction with respect to the paper surface.
However, since the path between them is long, some of them affect the elements constituting the photodiode and the outside arithmetic circuit.

【0018】従って、コンタクト29の近傍であれば、
いわゆる抵抗分が減り、ガス抜き孔28に対応するアイ
ランドおよびその近傍で電子が発生しても、電子がフラ
フラすることなく瞬時で吸収される。また電子と一緒に
発生するホールは、再結合したり、また隣接の分離領域
や基板に吸収される。図2では、カソード電極51が設
けられ、このカソード電極が遮光膜52(22)とコン
タクトしているが、遮光膜が直接ダミーアイランドにコ
ンタクトしても良い。従って、図1で示したコンタクト
29は、カソード電極のコンタクトでもあるし、或いは
遮光膜のコンタクトでもある。
Therefore, in the vicinity of the contact 29,
The so-called resistance component is reduced, and even if electrons are generated in the island corresponding to the gas vent hole 28 and in the vicinity thereof, the electrons are instantaneously absorbed without fluttering. Holes generated together with electrons are recombined or absorbed by an adjacent separation region or substrate. In FIG. 2, the cathode electrode 51 is provided, and this cathode electrode is in contact with the light shielding film 52 (22). However, the light shielding film may directly contact the dummy island. Therefore, the contact 29 shown in FIG. 1 is also a contact of the cathode electrode or a contact of the light shielding film.

【0019】[0019]

【発明の効果】以上に説明した通り、ポリイミド絶縁膜
のガス抜き孔を前記ダミーアイランド上に配置すること
により、占有面積を増大することなく層間絶縁膜として
ポリイミド系樹脂を用いることができる。またダミーア
イランドを逆バイアスとするためコンタクト孔が必要で
あり、平面的に見てこのコンタクト孔のそばにガス抜き
孔を設ければ、ガス抜き孔からから漏れる光により発生
する光電流(ここでは電子)は、このコンタクト部分の
近傍で発生するため、瞬時にコンタクト部分から吸収さ
れ、外部への影響を抑制することができる。
As described above, by arranging the vent holes of the polyimide insulating film on the dummy islands, the polyimide resin can be used as the interlayer insulating film without increasing the occupied area. In addition, a contact hole is required to reverse bias the dummy island. If a gas vent hole is provided near this contact hole in a plan view, a photocurrent generated by light leaking from the gas vent hole (here, Since the electrons are generated in the vicinity of the contact portion, the electrons are instantaneously absorbed from the contact portion and the influence on the outside can be suppressed.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態を説明するための平面図で
ある。
FIG. 1 is a plan view for explaining an embodiment of the present invention.

【図2】図1のA−A線部分の概略断面図である。FIG. 2 is a schematic cross-sectional view taken along the line AA of FIG.

【図3】従来の光素子を説明する光半導体集積回路の平
面図である。
FIG. 3 is a plan view of an optical semiconductor integrated circuit illustrating a conventional optical element.

【図4】図3の断面図である。FIG. 4 is a sectional view of FIG. 3;

【図5】従来例を説明するための拡大断面図である。FIG. 5 is an enlarged sectional view for explaining a conventional example.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 城間 修 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Osamu Joma 2-5-5 Keihanhondori, Moriguchi-shi, Osaka Sanyo Electric Co., Ltd.

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 半導体チップの一部に形成したフォトダ
イオードと、前記半導体チップの他の部分に形成した回
路素子と、前記フォトダイオードに隣接して、前記回路
素子との間に形成したダミーアイランドと、前記回路素
子の素子間接続を行う電極配線層と、前記電極配線層の
上を被覆するポリイミド系の層間絶縁膜と、表面で前記
回路素子上部および前記ダミーアイランド上部の前記層
間絶縁膜表面を被覆する遮光膜と、前記フォトダイオー
ド上部に形成した光入射用の前記遮光膜の開口部と、前
記ダミーアイランド上部に形成した前記遮光膜のガス抜
き孔とを有する光半導体集積回路に於いて、 前記ダミーアイランドと隣接する分離領域とが逆バイア
スされるように、前記ダミーアイランドに所定の電圧を
与えるコンタクト孔が設けられ、前記遮光膜のガス抜き
孔は、平面的に見て前記コンタクト孔と近接して設けら
れることを特徴とした光半導体集積回路。
1. A photodiode formed on a part of a semiconductor chip, a circuit element formed on another part of the semiconductor chip, and a dummy island formed between the circuit element and adjacent to the photodiode. An electrode wiring layer for connecting the circuit elements to each other, a polyimide-based interlayer insulating film covering the electrode wiring layer, and a surface of the interlayer insulating film above the circuit element and the dummy island on the surface. An optical semiconductor integrated circuit, comprising: a light-shielding film covering the light-shielding film; an opening of the light-shielding film for light incidence formed on the photodiode; and a gas vent hole of the light-shielding film formed on the dummy island. A contact hole for applying a predetermined voltage to the dummy island so that the dummy island and an adjacent isolation region are reverse-biased; , Gas release openings of the shielding film, an optical semiconductor integrated circuit, characterized in that provided in close proximity with the contact holes in plan view.
【請求項2】 半導体チップの一部に形成したフォトダ
イオードと、前記半導体チップの他の部分に形成した回
路素子と、前記フォトダイオードに隣接して、前記回路
素子との間に形成したダミーアイランドと、前記回路素
子の素子間接続を行う電極配線層と、前記電極配線層の
上を被覆するポリイミド系の層間絶縁膜と、表面で前記
回路素子上部および前記ダミーアイランド上部の前記層
間絶縁膜表面を被覆する遮光膜と、前記フォトダイオー
ド上部に形成した光入射用の前記遮光膜の開口部と、前
記ダミーアイランド上部に形成した前記遮光膜のガス抜
き孔とを有する光半導体集積回路に於いて、 前記ダミーアイランドとコンタクトし、前記電極配線層
と同層で形成されたコンタクト電極は、前記層間絶縁膜
を介して前記遮光膜とコンタクトし、前記ダミーアイラ
ンドと隣接する分離領域は逆バイアスされ、前記遮光膜
のガス抜き孔は、平面的に見て前記コンタクト電極のコ
ンタクト孔と近接して設けることを特徴とした光半導体
集積回路。
2. A photodiode formed on a part of a semiconductor chip, a circuit element formed on another part of the semiconductor chip, and a dummy island formed between the circuit element and adjacent to the photodiode. An electrode wiring layer for connecting the circuit elements to each other, a polyimide-based interlayer insulating film covering the electrode wiring layer, and a surface of the interlayer insulating film above the circuit element and the dummy island on the surface. An optical semiconductor integrated circuit, comprising: a light-shielding film covering the light-shielding film; an opening of the light-shielding film for light incidence formed on the photodiode; and a gas vent hole of the light-shielding film formed on the dummy island. A contact electrode which is in contact with the dummy island and is formed in the same layer as the electrode wiring layer, and which is in contact with the light shielding film via the interlayer insulating film; An isolation region adjacent to the dummy island is reverse-biased, and a gas vent hole of the light-shielding film is provided in proximity to a contact hole of the contact electrode in plan view. .
JP8217427A 1996-08-19 1996-08-19 Photosemiconductor integrated circuit Pending JPH1065134A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8217427A JPH1065134A (en) 1996-08-19 1996-08-19 Photosemiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8217427A JPH1065134A (en) 1996-08-19 1996-08-19 Photosemiconductor integrated circuit

Publications (1)

Publication Number Publication Date
JPH1065134A true JPH1065134A (en) 1998-03-06

Family

ID=16704051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8217427A Pending JPH1065134A (en) 1996-08-19 1996-08-19 Photosemiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH1065134A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100393175C (en) * 1999-10-04 2008-06-04 三洋电机株式会社 Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100393175C (en) * 1999-10-04 2008-06-04 三洋电机株式会社 Semiconductor device

Similar Documents

Publication Publication Date Title
US8300127B2 (en) Solid-state imaging device, method of fabricating solid-state imaging device, and camera
JP4770857B2 (en) Semiconductor device
WO2012001915A1 (en) Solid-state imaging apparatus and manufacturing method of solid-state imaging apparatus
US8415190B2 (en) Photodiode semiconductor device and manufacturing method
KR100208633B1 (en) A photodiode built-in semiconductor device
JP3342291B2 (en) Integrated circuit with built-in photodiode
EP0590598A1 (en) Semiconductor photodiode comprising a light shielding layer
JPH1065134A (en) Photosemiconductor integrated circuit
US6566728B1 (en) Semiconductor device
JP3546955B2 (en) Semiconductor device
JP2852222B2 (en) Optical semiconductor integrated circuit device
JP3172253B2 (en) Optical semiconductor device
JP3157274B2 (en) Optical semiconductor device
JPH09321271A (en) Integrated circuit with built-in photodiode
JP2000200892A (en) Semiconductor device with built-in photodiode
JP3748946B2 (en) Semiconductor device with built-in photodiode
JP3384690B2 (en) Optical semiconductor integrated circuit
JP3138057B2 (en) Optical semiconductor device
JP2003318437A (en) Semiconductor photodetector and electronic device utilizing same
WO1997023909A1 (en) Integrated circuit incorporating photodiode
JPH1050966A (en) Optical semiconductor integrated circuit
JP2000200893A (en) Integrated circuit equipped with built-in photodiode
JPH0369173A (en) Photocoupler
JP2957834B2 (en) Photodetector with built-in circuit
JPS63254736A (en) Optical semiconductor device