JP3629360B2 - Manufacturing method of light receiving element with built-in circuit - Google Patents
Manufacturing method of light receiving element with built-in circuit Download PDFInfo
- Publication number
- JP3629360B2 JP3629360B2 JP01375698A JP1375698A JP3629360B2 JP 3629360 B2 JP3629360 B2 JP 3629360B2 JP 01375698 A JP01375698 A JP 01375698A JP 1375698 A JP1375698 A JP 1375698A JP 3629360 B2 JP3629360 B2 JP 3629360B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- light receiving
- signal processing
- processing circuit
- receiving element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、受光素子の製造方法に関し、特に光ピックアップ、光リモコンなどに用いられる信号処理回路を内蔵した回路内蔵受光素子の製造方法に関する。
【0002】
【従来の技術】
図8は従来例の回路内蔵受光素子を示す略断面図である。回路内蔵受光素子は、受光素子を形成した受光部であるフォトダイオード部21と、信号処理回路が形成されている信号処理回路部22と、を有している。P型の半導体基板1上には、N型のエピタキシャル層5が形成されてなり、P型の半導体基板1およびエピタキシャル層5には、フォトダイオード部21と、信号処理回路部22と、を構成するための幾つかの拡散層が形成されている。2はN型の埋め込み拡散層であり、3はP型の埋め込み分離拡散層であり、4はP型の分離拡散層であり、P型の埋め込み分離拡散層3と、P型の分離拡散層4とは、重なるように形成されている。また、6はP型の拡散層であり、8はN型の拡散層である。
【0003】
この上にシリコン酸化膜のSiO2膜7が形成され、パターニングされている。9は第1のメタル層であり、信号処理回路部22の配線を形成している。窒化シリコンまたはCVDで形成された酸化シリコンからなる第1の層間絶縁膜11上には、第2のメタル層13が形成されている。この第1のメタル層および第2のメタル層によって、信号処理回路部22の多層の配線が形成されている。また、第2のメタル層13は信号処理回路部22の遮光部材としての機能もあり、信号処理回路部22表面で侵入光を反射して、信号処理回路部22の誤動作を防ぐ機能がある。この第2のメタル層13上に、第2の絶縁膜12を形成し、第2のメタル層13を保護する。
【0004】
【発明が解決しようとする課題】
しかしながら、上述の構造の回路内蔵受光素子は、信号処理回路を2層配線形成しているが、配線パターンを形成している第1のメタル層9および第2のメタル層13の隙間から、例えば図8の矢印Aで示されるような外乱光が侵入し、信号処理回路の誤動作を引き起こすことがあった。
【0005】
例えば、書き込み可能なCD装置の場合、データ読み出し時に比べて、データ書き込み時には、外乱光の光強度が強い。ホログラムパターンを使用した光ピックアップシステムの場合には、ホログラムパターンで回折した光のサブビームがフォトダイオード以外の信号処理回路部にも照射されるが、データ書き込み時には光照射の強度が大きくなり、サブビームの強度も増大し、信号処理回路が誤動作を起こす可能性も高くなる。すなわち、受光素子に入力される外乱光強度が強い場合は、信号処理回路部に入射する外乱光のため、信号処理回路部の誤動作を防止することができなかった。
【0006】
また、従来例の回路内蔵受光素子において、さらにその上に遮光用メタル層を形成しようとすると、配線用メタル層と遮光用のメタル層とのオーミックコンタクトを取るために、配線用メタルの表面をクリーニングする目的で逆スパッタのよるエッチングを行う必要がある。このとき、受光素子上の反射防止膜がエッチングされ、膜厚が減少し、反射型防止膜の機能が低下するという問題が発生する。このシリコン窒化膜がエッチングされてしまうと、フォトダイオード表面の反射率が増大し、さらに逆スパッタによってフォトダイオード表面にダメージが入り、フォトダイオードのリーク電流が増大してしまう。
【0007】
本発明は上述の問題点を鑑みてなされたものであり、本発明の目的は、受光素子上面に形成された反射防止膜をその後の工程による反射防止膜の膜厚の減少を防ぐことができる回路内蔵受光素子の製造方法を提供することである。
【0008】
【課題を解決するための手段】
本発明は、受光素子を形成した受光部および信号処理回路を形成した信号処理回路部とを同一の半導体基板上に有すると共に、該信号処理回路部は第1の配線用メタル層を有し、該信号処理回路部における前記第1の配線用メタル層上には層間絶縁膜を介して第2の配線用メタル層を有し、該信号処理回路部には該信号処理回路部上をくまなく覆って該信号処理回路への外乱光を遮光するための遮光用金属層が形成されており、該受光素子は反射防止膜を有し、且つ、受光素子周辺部の該反射防止膜上には前記配線用メタル層の一部からなるメタル領域を有しており、前記遮光用金属層は耐腐食性の金属で形成されてなる回路内蔵受光素子の製造方法であって、前記反射防止膜上に形成されている第1の配線用メタル層と第2の配線用メタル層とを除去した後に、前記反射防止膜表面および第2の配線用メタル層表面に該反射防止膜および第2の配線用メタル層表面を完全に覆う1つの組成から成る第2の層間絶縁膜を形成して、前記反射防止膜を覆う第2の層間絶縁膜を保護膜と成し、前記遮光用金属層を該信号処理回路部上をくまなく覆って形成した後に、前記保護膜としての前記反射防止膜上の第2の層間絶縁膜を除去することを特徴とするものである。
【0009】
【発明の実施の形態】
図1は本発明の一実施の形態である回路内蔵受光素子の構成を示す略断面図である。本発明の回路内蔵受光素子は、受光素子を形成した受光部21と、信号処理回路を形成した信号処理回路部22と、を含んでいる。P型の半導体基板1上には、N型のエピタキシャル層5が形成されており、P型の半導体基板1およびエピタキシャル層5には、受光部21と信号処理回路部22とを構成するための幾つかの拡散層が形成されている。2はN+型の埋め込み拡散層であり、3はP+型の埋め込み分離拡散層であり、4はP+型の分離拡散層であり、P+型の埋め込み分離拡散層3とP+型の分離拡散層4とは合い重なるように形成されている。また、6はP+型の拡散層であり、8はN+型の拡散層である。
【0010】
基板1のP型とエピタキシャル層5のN型によるPN接合により、受光部21の主要部である受光素子が構成され、エピタキシャル層5に形成されたN+型の拡散層8により、一方の電極取り出し(メタル層9)が行われている。また、信号処理回路部22において、N+型の埋め込み拡散層2の上のN型のエピタキシャル層5(端子取り出し用のN+拡散層8)のコレクタ、P+型の拡散層6のベース、およびN+型の拡散層8のエミッタにより、縦型NPNトランジスタを構成している。
【0011】
回路素子を構成するに必要な幾つかの拡散層が形成されたエピタキシャル層5上にSiO2膜7が形成され、パターニングされている。SiO2膜7上に、第1のメタル層9が形成され、受光部21および信号処理回路部22の配線(含む取り出し用端子)を形成している。さらに、第1のメタル層9上には、CVD法等で形成された窒化シリコンまたは酸化シリコンからなる第1の層間絶縁膜11が形成され、その上に、第2のメタル層13が形成されている。層間絶縁膜11には、パターニングされた穴が設けられており、その穴を介してメタル層13の一部はメタル層9と電気的に接続され、二層の積層多層配線によって、信号処理回路が形成される。メタル層13上には、第2の層間絶縁膜12が形成されている。また、第2の層間絶縁膜12上には、耐腐食性の金属層である金層(金属層)14が形成されている。
【0012】
遮光のために形成された信号処理回路部22上の金層14は、配線の機能を有してしておらず、信号処理回路部22上をくまなく覆っており、金層14は受光部21を除く信号処理回路部22表面全体を覆っている。このため、多層配線の一部を遮光層として形成したものに比べて、信号処理回路部22を確実に遮光することができるため、ホログラムパターン等で回折した強い光のサブビームが信号処理回路部に照射されても、外乱光による寄生電流の発生は抑制され、信号処理回路部回路の誤動作を完全に防止することができる。
【0013】
また、信号処理回路部22は、メタル層9、13による積層多層配線により構成されているため、チップサイズを低減することができる。また、金層14を接地電位等の定電位に接続することにより、回路内蔵受光素子の対ノイズ性を向上させることができる。
【0014】
受光部21は、P型半導体基板の上にN型エピタキシャル層5を積層し、その上を窒化シリコン等で形成された反射防止膜10が覆っている。受光部21の受光素子の入射光窓の枠部(周辺部)に相当する所の反射防止膜上には、メタル層9が形成されてなる領域9aがあり、また、メタル層13aがあり、第1の層間絶縁膜11の端面から光が信号処理回路部へ伝わることを防止している。メタル層9aとメタル層13aとは積層されている。さらに、回路内蔵受光素子22に隣接する受光部21の端子部を含めて、金層14は回路内蔵受光素子22を覆っているので、信号処理回路部22の遮光をより確実に行うことができる。
【0015】
なお、信号処理回路部22を被覆する金属14は、耐腐食性の高い金属であれば良く、例えば、金層14の代わりに、金合金、プラチナ、TiW、TiNなどの金属層を用いることが可能である。耐腐食性の金属を用いることで、その耐腐食性金属の表面に新たに保護膜を形成する必要がなく、さらに、金層14を回路内蔵受光素子表面のボンディングパッド部の形成と同一の工程で形成することができる。
【0016】
図2乃至図3は本発明の一実施の形態である回路内蔵受光素子の製造工程を示す図である。 図2において、P型半導体基板1とN型エピタキシャル層5とを有する半導体基板上に、P型またはN型の不純物拡散がおこなわれ、その上にSiO2膜7を形成し、パターニングした後、受光部となる部分には窒化シリコン等の材料からなる反射防止膜10が形成される。続いてアルミニウムからなる第1のメタル層9が形成される。
【0017】
続いて、Si2N4等からなる第1の層間絶縁膜11が形成される。続いて、2層目のメタル層が13が形成される。1層目のメタル層と2層目のメタル層とで、2層の積層多層配線構造が形成される。さらに層間絶縁膜とメタル層とを積層して、多層の配線構造を形成することも可能である。次に、受光部21の受光素子の入射光窓の上には、メタル層9とメタル層13とが積層形成されおり、この領域のメタルエッチングにより、受光部21の受光素子の入射光窓の枠部(周辺部)に相当する所の反射防止膜上には、メタル層9aおよびメタル層13aが形成される。続いて、PSG(ホスホシリケイドグラス)、NSG(ノンドープシリケイドグラス)、あるいはポリイミド膜等からなる第2の層間絶縁膜12が形成される。
【0018】
その後、図3に示されるように層間絶縁膜11上に耐腐食性の高い金属層である金層14をスパッタリングにより形成するが、このとき、金層14の形成前にボンディングパッド(図示せず)などの金属層とオーミックコンタクトをとる必要のある部分の表面をクリーニングするために、逆スパッタによるドライエッチングを行う。しかし、受光部21の表面は第2の層間絶縁膜よって保護されているため、反射防止膜10はエッチングされることは無い。従って、受光素子上の反射防止膜の膜厚が変化せず、反射型防止膜の機能が低下するという問題が防止される。また、逆スパッタ時のイオンダメージによるリーク電流が発生する怖れがない。第2の層間絶縁膜12は、反射防止膜10の保護膜として機能する。
【0019】
上述の逆スパッタによるクリーニング工程の後、続いて金層14を形成する。さらに、パターンニングを行って、反射防止膜10上の金層14を除去し、続いて反射防止膜10上の第2の層間絶縁膜12を除去することにより、図1に示される回路内蔵受光素子が形成される。また、受光部21の受光素子の入射光窓の枠部(周辺部)に相当する所の反射防止膜10上には、メタル層9が形成されてなる領域9aが形成さる。上述の工程を経ることにより、表面の金属層形成時に、受光素子表面の反射防止膜を損傷することなく、信頼性の高い回路内蔵受光素子を得ることができる。
【0020】
図4は参考例としての回路内蔵受光素子の構成を示す略断面図であり、図5乃至図7は、その回路内蔵受光素子の製造方法を示す図である。先ず、図5乃至図7について説明する。
【0021】
図5において、P型の半導体基板1上には、N型のエピタキシャル層5が形成されており、P型の半導体基板1およびエピタキシャル層5には、受光部21と信号処理回路部22とを構成するための幾つかの拡散層が形成されている。2はN+型の埋め込み拡散層であり、3はP+型の埋め込み分離拡散層であり、4はP+型の分離拡散層であり、P+型の埋め込み分離拡散層3とP+型の分離拡散層4とは合い重なるように形成されている。また、6はP+型の拡散層であり、8はN+型の拡散層である。
【0022】
基板1のP型とエピタキシャル層5のN型によるPN接合により、受光部21の主要部が構成され、エピタキシャル層5に形成されたN+型の拡散層8により、一方の電極取り出しが行われている。また、信号処理回路部22において、N+型の埋め込み拡散層2の上のN型のエピタキシャル層5(端子取り出し用のN+拡散層8)のコレクタ、P+型の拡散層6のベース、およびN+型の拡散層8のエミッタにより、縦型NPNトランジスタを構成している。
【0023】
幾つかの拡散層が形成されたエピタキシャル層5上にSiO2膜7が形成され、パターニングされている。受光部となる部分には窒化シリコン等からなる反射防止膜10が形成される。続いてアルミニウムからなる第1のメタル層9が形成される。メタル層9は半導体基板上面に形成されエッチングによりパターニングが行われるが、このとき、受光部21に対応する部分のメタル層9を残しておく。
【0024】
続いて、Si2N4等からなる第1の層間絶縁膜11が形成される。続いて、2層目のメタル層13が形成される。メタル層13は半導体基板上面に形成され、エッチングによりパターニングが行われるが、このとき、受光部21に対応する部分のメタル層13を残しておく。1層目のメタル層9と2層目のメタル層13とで2層の積層多層配線構造が形成されている。
【0025】
さらに、層間絶縁膜とメタル層を積層して、多層の配線構造を形成することも可能である。続いて、図6に示されるように、PSG、NSGあるいは、ポリイミド膜等からなる第2の層間絶縁膜12を形成する。
【0026】
次に、図7に示されるようにその後、層間絶縁膜12上に耐腐食性のある金属層である金層14をスパッタリングにより形成する。このとき、金層14形成前に、ボンディングパッド(図示せず)などの金属層とオーミックコンタクトとる必要のある部分の表面をクリーニングするために、逆スパッタによるドライエッチングを行うが、受光部21の表面はメタル層9およびメタル層13で保護されているため、反射防止膜10の膜厚は変化せず、またイオンダメージによるリーク電流が発生する怖れがない。すなわち、メタル層9およびメタル層13は、反射防止膜10の保護膜として機能している。金層14を形成した後、ウエットエッチングで、金層14のパターンニングを行った後、さらに受光部21の部分のメタル層9、およびメタル層13を除去する。このとき、受光部21の受光素子の入射光窓の枠部(周辺部)に相当する所の反射防止膜10上には、メタル層9が形成されてなる領域メタル層9a、およびメタル層13aを残すようにする。その結果、金層(金属層)14aとメタル層9aとメタル層13aとは連続し、接続される。このことにより、受光部21の側壁面(受光素子の入射光窓の枠部)は金属膜でくまなく覆われる。このようにして、図4に示される回路内蔵受光素子が形成される。
【0027】
図4において、金層14は信号処理回路部22の上部を覆い、遮光している。また、受光部21の反射防止膜10の膜厚は変化することなく形成される。また、受光部21の側壁面(受光素子の入射光窓の枠部)は、金属層であるメタル層9a、メタル層13aおよび金層14aによってその側面全面が覆われており、受光部21の側壁面から光がもれて、第1の層間絶縁膜11または、および第2の層間絶縁膜12の端面から光が信号処理回路部22へ伝わることを確実に防ぐことができる。さらに、回路内蔵受光素子22に隣接する受光部21の端子部を含めて、金層14は回路内蔵受光素子22を覆っているので、信号処理回路部22の遮光を完全に行うことができる。
【0028】
【発明の効果】
本発明の請求項1記載の回路内蔵受光素子の製造方法によれば、受光素子を形成した受光部および信号処理回路を形成した信号処理回路部とを同一の半導体基板上に有すると共に、該信号処理回路部は第1の配線用メタル層を有し、該信号処理回路部における前記第1の配線用メタル層上には第2の配線用メタル層を有し、該信号処理回路部には該信号処理回路部上をくまなく覆って該信号処理回路への外乱光を遮光するための遮光用金属層が形成されており、該受光素子は反射防止膜を有し、且つ、受光素子周辺部の該反射防止膜上には前記配線用メタル層の一部からなるメタル領域を有しており、前記遮光用金属層は耐腐食性の金属で形成されてなる回路内蔵受光素子を製造する際に、前記反射防止膜上に形成されている第1の配線用メタル層と第2の配線用メタル層とを除去した後に、前記反射防止膜表面および第2の配線用メタル層表面に該反射防止膜および第2の配線用メタル層を完全に覆う1つの組成から成る第2の層間絶縁膜を形成し、前記遮光用金属層を該信号処理回路部上をくまなく覆って形成した後に、前記反射防止膜上の第2の層間絶縁膜を除去することを特徴とするものである。従って、遮光用金属層を形成後に前記反射防止膜上の第2の層間絶縁膜を除去することにより、反射防止膜の膜厚が変化することもなく、受光素子がイオンダメージを受けることもなく、信頼性の高い回路内蔵受光素子を得ることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態である回路内蔵受光素子を示す略断面図である。
【図2】本発明の一実施の形態である回路内蔵受光素子の製造工程を示す図である。
【図3】本発明の一実施の形態である回路内蔵受光素子の製造工程を示す図である。
【図4】本発明の他の実施の形態である回路内蔵受光素子を示す略断面図である。
【図5】本発明の他の実施の形態である回路内蔵受光素子の製造方法を示す図である。
【図6】本発明の他の実施の形態である回路内蔵受光素子の製造方法を示す図である。
【図7】本発明の他の実施の形態である回路内蔵受光素子の製造方法を示す図である。
【図8】従来例の回路内蔵受光素子を示す略断面図である。
【符号の説明】
1 半導体基板
5 エピタキシャル層
9 メタル層
9a 反射防止膜10上にメタル層9が形成されてなる領域
10 反射防止膜
11 層間絶縁膜
12 層間絶縁膜
13 メタル層
13a 受光素子の側壁面のメタル層
14 金属層(金層)
14a 受光素子の側壁面の金属層(金層)
21 受光部
22 信号処理回路部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a method of manufacturing a light receiving element, in particular an optical pickup, a method of manufacturing a circuit-integrated light-receiving element with a built-in signal processing circuit used like in the optical remote controller.
[0002]
[Prior art]
FIG. 8 is a schematic sectional view showing a conventional light receiving element with a built-in circuit. The light receiving element with a built-in circuit includes a
[0003]
A SiO 2
[0004]
[Problems to be solved by the invention]
However, in the circuit-incorporated light receiving element having the above-described structure, the signal processing circuit is formed by two-layer wiring. From the gap between the
[0005]
For example, in the case of a writable CD device, the intensity of disturbance light is higher when writing data than when reading data. In the case of an optical pickup system using a hologram pattern, the sub beam of light diffracted by the hologram pattern is also applied to the signal processing circuit unit other than the photodiode. However, the intensity of light irradiation increases during data writing, and the sub beam The strength also increases, and the possibility that the signal processing circuit malfunctions increases. That is, when the intensity of disturbance light input to the light receiving element is strong, malfunction of the signal processing circuit unit cannot be prevented due to disturbance light incident on the signal processing circuit unit.
[0006]
In addition, in the conventional light receiving element with a built-in circuit, when a light shielding metal layer is further formed thereon, the surface of the wiring metal is formed in order to make an ohmic contact between the wiring metal layer and the light shielding metal layer. It is necessary to perform etching by reverse sputtering for the purpose of cleaning. At this time, the antireflection film on the light receiving element is etched, the film thickness is reduced, and the function of the reflection type antireflection film is deteriorated. When this silicon nitride film is etched, the reflectance of the photodiode surface increases, and further, the surface of the photodiode is damaged by reverse sputtering, and the leakage current of the photodiode increases.
[0007]
The present invention has been made in view of the above problems, purpose of the present invention, to prevent a reduction in film thickness of the antireflection film by the subsequent steps of the anti-reflection film formed on the light receiving element upper surface It is an object of the present invention to provide a method of manufacturing a light receiving element with a built-in circuit capable of performing the above.
[0008]
[Means for Solving the Problems]
The present invention has a light receiving portion in which a light receiving element is formed and a signal processing circuit portion in which a signal processing circuit is formed on the same semiconductor substrate, and the signal processing circuit portion has a first wiring metal layer, A second wiring metal layer is provided on the first wiring metal layer in the signal processing circuit section with an interlayer insulating film interposed therebetween, and the signal processing circuit section is entirely over the signal processing circuit section. A light shielding metal layer is formed to cover the signal processing circuit so as to shield the disturbance light. The light receiving element has an antireflection film, and the antireflection film in the periphery of the light receiving element is formed on the antireflection film. A method of manufacturing a light-receiving element with a built-in circuit , wherein the light-shielding metal layer is formed of a corrosion-resistant metal , the metal layer including a part of the wiring metal layer ; The first wiring metal layer and the second wiring metal formed on And a second interlayer insulating film made of one composition that completely covers the surface of the antireflection film and the second wiring metal layer completely covering the surface of the antireflection film and the second wiring metal layer. And forming a second interlayer insulating film covering the antireflection film as a protective film, and forming the light shielding metal layer over the signal processing circuit portion, and then forming the protective film as the protective film. The second interlayer insulating film on the antireflection film is removed.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic sectional view showing a configuration of a light receiving element with a built-in circuit according to an embodiment of the present invention. The light receiving element with a built-in circuit according to the present invention includes a
[0010]
The PN junction by N-type P-type
[0011]
A SiO 2 film 7 is formed and patterned on the
[0012]
The
[0013]
In addition, since the signal
[0014]
In the
[0015]
The
[0016]
2 to 3 are diagrams showing a manufacturing process of a light receiving element with a built-in circuit according to an embodiment of the present invention. In FIG. 2, P-type or N-type impurity diffusion is performed on a semiconductor substrate having a P-
[0017]
Subsequently, a first
[0018]
Thereafter, as shown in FIG. 3, a
[0019]
After the above-described cleaning process by reverse sputtering, the
[0020]
FIG. 4 is a schematic cross-sectional view showing a configuration of a light receiving element with a built-in circuit as a reference example, and FIGS. 5 to 7 are views showing a method for manufacturing the light receiving element with a built-in circuit. First, FIGS. 5 to 7 will be described.
[0021]
In FIG. 5, an N
[0022]
The main part of the
[0023]
An SiO 2 film 7 is formed and patterned on the
[0024]
Subsequently, a first
[0025]
Furthermore, it is also possible to form a multilayer wiring structure by laminating an interlayer insulating film and a metal layer. Subsequently, as shown in FIG. 6, a second
[0026]
Next, as shown in FIG. 7, a
[0027]
In FIG. 4, the
[0028]
【The invention's effect】
According to the method for manufacturing a light receiving element with a built-in circuit according to the first aspect of the present invention, the light receiving part in which the light receiving element is formed and the signal processing circuit part in which the signal processing circuit is formed are provided on the same semiconductor substrate. The processing circuit unit includes a first wiring metal layer, and the signal processing circuit unit includes a second wiring metal layer on the first wiring metal layer. The signal processing circuit unit includes: A light shielding metal layer is formed to cover all over the signal processing circuit portion and shield disturbance light to the signal processing circuit, the light receiving element has an antireflection film, and the periphery of the light receiving element A light receiving element with a built-in circuit in which a metal region comprising a part of the metal layer for wiring is formed on the antireflection film of the portion, and the light shielding metal layer is formed of a corrosion-resistant metal. The first wiring mem- ber formed on the antireflection film. One composition that completely covers the antireflection film surface and the second wiring metal layer surface on the antireflection film surface and the second wiring metal layer surface after removing the copper layer and the second wiring metal layer Forming a second interlayer insulating film comprising: and forming the light shielding metal layer over the signal processing circuit portion, and then removing the second interlayer insulating film on the antireflection film. It is a feature. Therefore, by removing the second interlayer insulating film on the antireflection film after forming the light shielding metal layer, the film thickness of the antireflection film is not changed, and the light receiving element is not subjected to ion damage. A highly reliable light receiving element with a built-in circuit can be obtained.
[Brief description of the drawings]
FIG. 1 is a schematic cross-sectional view showing a light receiving element with a built-in circuit according to an embodiment of the present invention.
FIG. 2 is a diagram showing a manufacturing process of a circuit built-in light receiving element according to an embodiment of the present invention.
FIG. 3 is a diagram showing a manufacturing process of the light-receiving element with a built-in circuit according to the embodiment of the present invention.
FIG. 4 is a schematic cross-sectional view showing a light receiving element with a built-in circuit according to another embodiment of the present invention.
FIG. 5 is a diagram showing a manufacturing method of a light receiving element with a built-in circuit according to another embodiment of the present invention.
FIG. 6 is a diagram showing a manufacturing method of a light receiving element with a built-in circuit according to another embodiment of the present invention.
FIG. 7 is a diagram showing a method of manufacturing a circuit built-in light receiving element according to another embodiment of the present invention.
FIG. 8 is a schematic cross-sectional view showing a conventional light receiving element with a built-in circuit.
[Explanation of symbols]
DESCRIPTION OF
14a Metal layer (gold layer) on side wall surface of light receiving element
21
Claims (1)
該信号処理回路部は第1の配線用メタル層を有し、
該信号処理回路部における前記第1の配線用メタル層上には、層間絶縁膜を介して第2の配線用メタル層を有し、
該信号処理回路部には、該信号処理回路部上をくまなく覆って該信号処理回路への外乱光を遮光するための遮光用金属層が形成されており、
該受光素子は反射防止膜を有し、且つ、受光素子周辺部の該反射防止膜上には前記配線用メタル層の一部からなるメタル領域を有しており、
前記遮光用金属層は耐腐食性の金属で形成されてなる
回路内蔵受光素子の製造方法であって、
前記反射防止膜上に形成されている第1の配線用メタル層と第2の配線用メタル層とを除去した後に、前記反射防止膜表面および第2の配線用メタル層表面に、該反射防止膜および第2の配線用メタル層を完全に覆う1つの組成から成る第2の層間絶縁膜を形成して、前記反射防止膜を覆う第2の層間絶縁膜を保護膜と成し、
前記遮光用金属層を該信号処理回路部上をくまなく覆って形成した後に、前記保護膜としての前記反射防止膜上の第2の層間絶縁膜を除去する
ことを特徴とする回路内蔵受光素子の製造方法。While having the light receiving part in which the light receiving element is formed and the signal processing circuit part in which the signal processing circuit is formed on the same semiconductor substrate,
The signal processing circuit unit has a first wiring metal layer,
On the first wiring metal layer in the signal processing circuit section, there is a second wiring metal layer via an interlayer insulating film,
The signal processing circuit unit is formed with a light shielding metal layer for covering all over the signal processing circuit unit and blocking disturbance light to the signal processing circuit,
The light receiving element has an antireflection film, and has a metal region formed of a part of the wiring metal layer on the antireflection film in the periphery of the light receiving element.
The light shielding metal layer is a method of manufacturing a light receiving element with a built-in circuit formed of a corrosion-resistant metal,
After removing the first wiring metal layer and the second wiring metal layer formed on the antireflection film, the antireflection film is formed on the antireflection film surface and the second wiring metal layer surface. Forming a second interlayer insulating film having one composition that completely covers the film and the second wiring metal layer, and forming the second interlayer insulating film covering the antireflection film as a protective film;
A light receiving element with a built-in circuit, wherein the second interlayer insulating film on the antireflection film as the protective film is removed after the light shielding metal layer is formed so as to cover all over the signal processing circuit portion. Manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01375698A JP3629360B2 (en) | 1998-01-27 | 1998-01-27 | Manufacturing method of light receiving element with built-in circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01375698A JP3629360B2 (en) | 1998-01-27 | 1998-01-27 | Manufacturing method of light receiving element with built-in circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11214663A JPH11214663A (en) | 1999-08-06 |
JP3629360B2 true JP3629360B2 (en) | 2005-03-16 |
Family
ID=11842106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01375698A Expired - Fee Related JP3629360B2 (en) | 1998-01-27 | 1998-01-27 | Manufacturing method of light receiving element with built-in circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3629360B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005286094A (en) * | 2004-03-30 | 2005-10-13 | Sanyo Electric Co Ltd | Optical semiconductor integrated circuit device |
JP4770864B2 (en) * | 2008-04-11 | 2011-09-14 | 日本テキサス・インスツルメンツ株式会社 | Semiconductor device |
-
1998
- 1998-01-27 JP JP01375698A patent/JP3629360B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11214663A (en) | 1999-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100976014B1 (en) | Solid-state imaging device, solid-state imaging apparatus and methods for manufacturing the same | |
TWI528536B (en) | Methods of forming multiple metal film stack in backside illumination image sensor chips and devices of backside illumination image sensor | |
KR100280793B1 (en) | Solid-state imaging device and manufacturing method thereof | |
JP4302751B2 (en) | Semiconductor optical sensor | |
JP2009076629A (en) | Semiconductor device, and manufacturing method thereof | |
JP3366226B2 (en) | Divided photodiode and light receiving element with built-in circuit | |
CN109727974B (en) | Photosensitive assembly, preparation method thereof and photosensitive substrate | |
KR100892013B1 (en) | Semiconductor device and method of manufacturing the same | |
KR100208633B1 (en) | A photodiode built-in semiconductor device | |
JP4208172B2 (en) | Photodiode and light receiving element with built-in circuit using the same | |
JP3629360B2 (en) | Manufacturing method of light receiving element with built-in circuit | |
JPH0691228B2 (en) | Semiconductor device | |
JP3342291B2 (en) | Integrated circuit with built-in photodiode | |
JPH10289994A (en) | Optical sensor integrated circuit device | |
JP2006294963A (en) | Solid imaging element | |
JP3463014B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
JP2852222B2 (en) | Optical semiconductor integrated circuit device | |
JP2001308299A (en) | Solid-state imaging element and its manufacturing method | |
JPH08125166A (en) | Solid state image sensor and fabrication thereof | |
JP3748946B2 (en) | Semiconductor device with built-in photodiode | |
JP3172253B2 (en) | Optical semiconductor device | |
JP4873964B2 (en) | Photoelectric conversion device and image sensor | |
JP3399484B2 (en) | Solid-state imaging device | |
JPH09321271A (en) | Integrated circuit with built-in photodiode | |
JP3384690B2 (en) | Optical semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040723 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040914 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041213 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |