JPH0580153B2 - - Google Patents
Info
- Publication number
- JPH0580153B2 JPH0580153B2 JP63083565A JP8356588A JPH0580153B2 JP H0580153 B2 JPH0580153 B2 JP H0580153B2 JP 63083565 A JP63083565 A JP 63083565A JP 8356588 A JP8356588 A JP 8356588A JP H0580153 B2 JPH0580153 B2 JP H0580153B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- impurity
- impurity region
- electrode
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000012535 impurity Substances 0.000 claims description 62
- 239000010410 layer Substances 0.000 claims description 55
- 239000003990 capacitor Substances 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002344 surface layer Substances 0.000 claims description 7
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 9
- 229920005591 polysilicon Polymers 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はMOSキヤパシタに関する。
（従来の技術）
従来のMOSキヤパシタの断面構造を第３図に
示す。シリコン基板１内にはＰ型不純物領域２が
形成されており、シリコン基板１およびＰ型不純
物領域２の表面にはシリコン酸化膜３が形成され
ている。このシリコン酸化膜３の上にポリシリコ
ン電極４が形成され、絶縁層としてのシリコン酸
化膜３と、これを挟むＰ型不純物領域２およびポ
リシリコン電極４によつてキヤパシタが形成され
ている。ポリシリコン電極４の上には保護層５が
形成されており、この保護層５にコンタクトホー
ルが開口されて配線がなされる。Ｐ型不純物領域
２に対する配線はP+不純物領域６に対して行わ
れる。すなわち、コンタクトホール７を介してア
ルミニウム配線層８がP+不純物領域６に接続さ
れる。P+不純物領域６は、Ｐ型不純物領域２に
比べて更に不純物濃度の高い領域であり、接触抵
抗を低減する働きをする。一方、ポリシリコン電
極４に対しては、コンタクトホール９を介してア
ルミニウム配線層１０が接続される。このように
して、アルミニウム配線層８と１０とがMOSキ
ヤパシタの両電極となる。
示す。シリコン基板１内にはＰ型不純物領域２が
形成されており、シリコン基板１およびＰ型不純
物領域２の表面にはシリコン酸化膜３が形成され
ている。このシリコン酸化膜３の上にポリシリコ
ン電極４が形成され、絶縁層としてのシリコン酸
化膜３と、これを挟むＰ型不純物領域２およびポ
リシリコン電極４によつてキヤパシタが形成され
ている。ポリシリコン電極４の上には保護層５が
形成されており、この保護層５にコンタクトホー
ルが開口されて配線がなされる。Ｐ型不純物領域
２に対する配線はP+不純物領域６に対して行わ
れる。すなわち、コンタクトホール７を介してア
ルミニウム配線層８がP+不純物領域６に接続さ
れる。P+不純物領域６は、Ｐ型不純物領域２に
比べて更に不純物濃度の高い領域であり、接触抵
抗を低減する働きをする。一方、ポリシリコン電
極４に対しては、コンタクトホール９を介してア
ルミニウム配線層１０が接続される。このように
して、アルミニウム配線層８と１０とがMOSキ
ヤパシタの両電極となる。
第４図はこの従来のMOSキヤパシタの上面図
である。各部には第３図と同一の符号を付し、説
明を省略する。なお、図を明瞭にするために、各
部は種々の線で描いてある。また、ハツチングを
施した部分は、コンタクトホールの開口部分を示
す。
である。各部には第３図と同一の符号を付し、説
明を省略する。なお、図を明瞭にするために、各
部は種々の線で描いてある。また、ハツチングを
施した部分は、コンタクトホールの開口部分を示
す。
（発明が解決しようとする課題）
しかしながら、一般にシリコン基板１上には
種々の回路領域が形成されており、これらの回路
領域の動作により、シリコン基板１には電位変動
が生じる。この電位変動はＰ型不純物領域２にノ
イズ成分として現れる。Ｐ型不純物領域２は高抵
抗のため、アルミニウム配線層８の電圧を安定化
することによつてノイズ発生を抑えることは困難
である。
種々の回路領域が形成されており、これらの回路
領域の動作により、シリコン基板１には電位変動
が生じる。この電位変動はＰ型不純物領域２にノ
イズ成分として現れる。Ｐ型不純物領域２は高抵
抗のため、アルミニウム配線層８の電圧を安定化
することによつてノイズ発生を抑えることは困難
である。
また、Ｐ型不純物領域２内に別な回路を形成
し、Ｐ型不純物領域２自身を接地するような用い
方をすると、この回路の動作によつてもノイズが
発生することになる。
し、Ｐ型不純物領域２自身を接地するような用い
方をすると、この回路の動作によつてもノイズが
発生することになる。
そこで本発明は、ノイズの発生を抑制すること
のできるMOSキヤパシタを提供することを目的
とする。
のできるMOSキヤパシタを提供することを目的
とする。
（課題を解決するための手段）
本発明は、半導体基板上に形成された第１の不
純物層と、上記第１の不純物層の上に形成された
絶縁膜と、上記この絶縁膜の上に形成された電極
層と、上記第１の不純物層の表層に形成された、
高濃度の不純物を含む、上記第１の不純物層と同
導電型の第２の不純物層と、を備え、上記第１及
び第２の不純物層と外部に設けられた配線層との
接続を、上記電極層の周囲を囲むような領域部分
および／または上記電極層に設けられた切り欠き
部分において上記電極層を挟むようにして行うよ
うにしたものである。
純物層と、上記第１の不純物層の上に形成された
絶縁膜と、上記この絶縁膜の上に形成された電極
層と、上記第１の不純物層の表層に形成された、
高濃度の不純物を含む、上記第１の不純物層と同
導電型の第２の不純物層と、を備え、上記第１及
び第２の不純物層と外部に設けられた配線層との
接続を、上記電極層の周囲を囲むような領域部分
および／または上記電極層に設けられた切り欠き
部分において上記電極層を挟むようにして行うよ
うにしたものである。
（作用）
第１の不純物層の表層に形成された高濃度の第
２の不純物層は、第１の不純物層に比べて抵抗が
低くなる。この低抵抗不純物層がキヤパシタの一
方の電極となる。更に、第１及び第２の不純物層
は共に、配線層との接続が電極層の外周や電極層
の切り欠き部分の広い範囲で行われるのでより低
抵抗となり第１の不純物層内に生じた電位変動を
効率良く抑えることができる。
２の不純物層は、第１の不純物層に比べて抵抗が
低くなる。この低抵抗不純物層がキヤパシタの一
方の電極となる。更に、第１及び第２の不純物層
は共に、配線層との接続が電極層の外周や電極層
の切り欠き部分の広い範囲で行われるのでより低
抵抗となり第１の不純物層内に生じた電位変動を
効率良く抑えることができる。
（実施例）
以下、本発明を図示する実施例に基づいて説明
する。第１図は本発明の一実施例に係るMOSキ
ヤパシタの断面構造図である。ここで、第３図に
示す従来のMOSキヤパシタと同一の構成要素に
ついては同一符号を付し、説明を省略する。第３
図に示す従来のMOSキヤパシタとの相違は、Ｐ
型不純物領域２の表層にP+不純物領域１１を設
けた点である。このP+不純物領域１１は、Ｐ型
不純物領域２に比べて不純物濃度を更に高めた領
域であり、Ｐ型不純物領域２に比べて低抵抗の層
になる。このような低抵抗層が、ポリシリコン電
極４に対向した一方の電極となるため、アルミニ
ウム配線層８を介してP+不純物領域１１の電位
の安定化を図ることができ、ノイズ発生を抑制す
ることができる。Ｐ型不純物領域２内に別な回路
を形成するような場合でも、P+不純物領域１１
によつて回路が発生するノイズを低減することが
できる。
する。第１図は本発明の一実施例に係るMOSキ
ヤパシタの断面構造図である。ここで、第３図に
示す従来のMOSキヤパシタと同一の構成要素に
ついては同一符号を付し、説明を省略する。第３
図に示す従来のMOSキヤパシタとの相違は、Ｐ
型不純物領域２の表層にP+不純物領域１１を設
けた点である。このP+不純物領域１１は、Ｐ型
不純物領域２に比べて不純物濃度を更に高めた領
域であり、Ｐ型不純物領域２に比べて低抵抗の層
になる。このような低抵抗層が、ポリシリコン電
極４に対向した一方の電極となるため、アルミニ
ウム配線層８を介してP+不純物領域１１の電位
の安定化を図ることができ、ノイズ発生を抑制す
ることができる。Ｐ型不純物領域２内に別な回路
を形成するような場合でも、P+不純物領域１１
によつて回路が発生するノイズを低減することが
できる。
なお、Ｐ型不純物領域２の表層にだけP+不純
物領域１１を形成しているのは、Ｐ型不純物領域
に他の回路素子も形成する場合、その濃度は十分
濃くすることができないためである。また、Ｐ型
不純物領域２とP+不純物領域１１との二層構造
にすることにより、Ｐ型不純物領域２とシリコン
基板１との間の空乏層が広がり、Ｐ型不純物領域
２内のノイズがシリコン基板１へ伝わりにくくな
るというメリツトも得られる。更に、ポリシリコ
ン電極４の下に空乏層が生じても、P+不純物領
域１１によつてこの空乏層が延びるのが抑制され
るため、キヤパシタとしての容量が減少すること
も防ぐことができる。
物領域１１を形成しているのは、Ｐ型不純物領域
に他の回路素子も形成する場合、その濃度は十分
濃くすることができないためである。また、Ｐ型
不純物領域２とP+不純物領域１１との二層構造
にすることにより、Ｐ型不純物領域２とシリコン
基板１との間の空乏層が広がり、Ｐ型不純物領域
２内のノイズがシリコン基板１へ伝わりにくくな
るというメリツトも得られる。更に、ポリシリコ
ン電極４の下に空乏層が生じても、P+不純物領
域１１によつてこの空乏層が延びるのが抑制され
るため、キヤパシタとしての容量が減少すること
も防ぐことができる。
第２図は、本発明を更に効果的に実施すること
ができる実施例の上面図である。ここで第１図と
同一構成要素については、同一符号を付し説明を
省略する。前述のように、P+不純物領域１１お
よびＰ型不純物領域２は、P+不純物領域６を介
してアルミニウム配線層８に接続されるが、この
実施例では、この接続のためのコンタクトホール
７（図ではハツチングで示す）が非常に広くとら
れている。すなわち、ポリシリコン電極４の外周
部を囲むようにコンタクトホール７ａが形成され
るとともに、ポリシリコン電極４に切り欠き部を
設け、この切り欠き部にコンタクトホール７ｂが
形成されている。このように、コンタクトホール
７を広くとることにより、ノイズ抑制効果をより
向上させることができる。なお、第２図は一例と
して示したものであり、コンタクトホール部をな
るべく広く分布させることができるような配置で
あれば、どのような配置でもかまわない。
ができる実施例の上面図である。ここで第１図と
同一構成要素については、同一符号を付し説明を
省略する。前述のように、P+不純物領域１１お
よびＰ型不純物領域２は、P+不純物領域６を介
してアルミニウム配線層８に接続されるが、この
実施例では、この接続のためのコンタクトホール
７（図ではハツチングで示す）が非常に広くとら
れている。すなわち、ポリシリコン電極４の外周
部を囲むようにコンタクトホール７ａが形成され
るとともに、ポリシリコン電極４に切り欠き部を
設け、この切り欠き部にコンタクトホール７ｂが
形成されている。このように、コンタクトホール
７を広くとることにより、ノイズ抑制効果をより
向上させることができる。なお、第２図は一例と
して示したものであり、コンタクトホール部をな
るべく広く分布させることができるような配置で
あれば、どのような配置でもかまわない。
（発明の効果）
以上のとおり本発明によれば、半導体基板内の
MOSキヤパシタの一方の電極を形成する不純物
層の表層を高濃度不純物層として低抵抗化すると
共に、この不純物層による電極と外部の配線層と
の接続を、該不純物電極上の、キヤパシタの他方
の電極を形成する電極層の外周部分及び／又は該
電極層の切り込み部分で行うようにしたため、該
不純物層をより低抵抗に形成してノイズの発生を
抑制することが可能となる。
MOSキヤパシタの一方の電極を形成する不純物
層の表層を高濃度不純物層として低抵抗化すると
共に、この不純物層による電極と外部の配線層と
の接続を、該不純物電極上の、キヤパシタの他方
の電極を形成する電極層の外周部分及び／又は該
電極層の切り込み部分で行うようにしたため、該
不純物層をより低抵抗に形成してノイズの発生を
抑制することが可能となる。
第１図は、本発明の一実施例に係るMOSキヤ
パシタの断面構造図である。第２図は、本発明の
別な一実施例に係るMOSキヤパシタの上面図で
ある。第３図は、従来のMOSキヤパシタの断面
構造図である。第４図は、従来のMOSキヤパシ
タの上面図である。 （符号の説明）、１……シリコン基板、２……
Ｐ型不純物領域、３……シリコン酸化膜、４……
ポリシリコン電極、５……保護層、６……P+不
純物領域、７……コンタクトホール、８……アル
ミニウム配線層、９……コンタクトホール、１０
……アルミニウム配線層、１１……P+不純物領
域。
パシタの断面構造図である。第２図は、本発明の
別な一実施例に係るMOSキヤパシタの上面図で
ある。第３図は、従来のMOSキヤパシタの断面
構造図である。第４図は、従来のMOSキヤパシ
タの上面図である。 （符号の説明）、１……シリコン基板、２……
Ｐ型不純物領域、３……シリコン酸化膜、４……
ポリシリコン電極、５……保護層、６……P+不
純物領域、７……コンタクトホール、８……アル
ミニウム配線層、９……コンタクトホール、１０
……アルミニウム配線層、１１……P+不純物領
域。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に形成された第１の不純物層
と、 前記第１の不純物層の上に形成された絶縁膜
と、 前記絶縁膜の上に形成された電極層と、 前記第１の不純物層の表層に形成された、高濃
度の不純物を含む、前記第１の不純物層と同導電
型の第２の不純物層と、を備え、 前記第１及び第２の不純物層と外部に設けられ
た配線層との接続を、前記電極層の周囲を囲むよ
うな領域部分および／または前記電極層に設けら
れた切り欠き部分において上記電極層を挟むよう
にして行うことを特徴とするMOSキヤパシタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8356588A JPH01255262A (ja) | 1988-04-05 | 1988-04-05 | Ｍｏｓキャパシタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8356588A JPH01255262A (ja) | 1988-04-05 | 1988-04-05 | Ｍｏｓキャパシタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01255262A JPH01255262A (ja) | 1989-10-12 |
| JPH0580153B2 true JPH0580153B2 (ja) | 1993-11-08 |
Family
ID=13806038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8356588A Granted JPH01255262A (ja) | 1988-04-05 | 1988-04-05 | Ｍｏｓキャパシタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01255262A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69118771T2 (de) * | 1990-07-31 | 1996-10-31 | Nec Corp | Ladungsspeicherelektrode eines Kondensators und Methode zu deren Herstellung |
| FR2713399B1 (fr) * | 1993-12-01 | 1996-03-01 | Matra Mhs | Dispositif de réduction du niveau de bruit d'un circuit intégré à plusieurs niveaux de conducteurs. |
| KR100197566B1 (ko) * | 1996-06-29 | 1999-06-15 | 윤종용 | 강유전체 메모리 장치 |
| JPH10163421A (ja) * | 1996-11-29 | 1998-06-19 | Sanyo Electric Co Ltd | 半導体集積回路 |
| DE19736197C1 (de) * | 1997-08-20 | 1999-03-04 | Siemens Ag | Integrierte Schaltung mit Kondensatoren |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115359A (ja) * | 1984-07-02 | 1986-01-23 | Rohm Co Ltd | 半導体装置 |
| JPS62226655A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | 半導体装置 |
-
1988
- 1988-04-05 JP JP8356588A patent/JPH01255262A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6115359A (ja) * | 1984-07-02 | 1986-01-23 | Rohm Co Ltd | 半導体装置 |
| JPS62226655A (ja) * | 1986-03-28 | 1987-10-05 | Toshiba Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01255262A (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787873B2 (en) | Semiconductor device for providing a noise shield | |
| US6051868A (en) | Semiconductor device | |
| US4541002A (en) | Protective device for a semiconductor integrated circuit including double polysilicon resistor | |
| JPH0580153B2 (ja) | ||
| JP3590207B2 (ja) | Ｍｏｓキャパシタ | |
| JPH02209735A (ja) | 半導体装置 | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPH02137256A (ja) | 半導体集積回路 | |
| JPS61210668A (ja) | 半導体装置 | |
| JPH0618251B2 (ja) | 半導体装置 | |
| JPH04127574A (ja) | 縦型絶縁ゲート電界効果トランジスタ | |
| JPH01185974A (ja) | Ｍｉｓ−ｆｅｔ | |
| JPH0521347B2 (ja) | ||
| KR0125583Y1 (ko) | 반도체 장치 | |
| JPS632154B2 (ja) | ||
| JPS60137053A (ja) | 半導体容量素子 | |
| JPS5898966A (ja) | 半導体装置の入力保護装置 | |
| JPH04346261A (ja) | 集積回路用キャパシタ | |
| JPS6116561A (ja) | 半導体装置とその使用方法 | |
| JPH02189955A (ja) | 半導体装置 | |
| JPS62287663A (ja) | 半導体装置 | |
| JPH0566026B2 (ja) | ||
| JPS5935452A (ja) | 半導体集積回路装置 | |
| JPH0362565A (ja) | 半導体装置 | |
| JPS62211942A (ja) | 半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071108 Year of fee payment: 14 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 15 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081108 Year of fee payment: 15 |