JPH0521347B2 - - Google Patents
Info
- Publication number
- JPH0521347B2 JPH0521347B2 JP62058843A JP5884387A JPH0521347B2 JP H0521347 B2 JPH0521347 B2 JP H0521347B2 JP 62058843 A JP62058843 A JP 62058843A JP 5884387 A JP5884387 A JP 5884387A JP H0521347 B2 JPH0521347 B2 JP H0521347B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- semiconductor
- electrode
- layer
- type semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 94
- 239000012535 impurity Substances 0.000 claims description 12
- 239000000969 carrier Substances 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 23
- 238000009792 diffusion process Methods 0.000 description 18
- 239000004033 plastic Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000005022 packaging material Substances 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0802—Resistors only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体のpn接合を利用した抵抗層が
チツプ内に集積化されている半導体装置に係り、
特に抵抗値の電圧依存性を少なくし、外部の電位
変動に対して安定な半導体抵抗体に関する。
チツプ内に集積化されている半導体装置に係り、
特に抵抗値の電圧依存性を少なくし、外部の電位
変動に対して安定な半導体抵抗体に関する。
従来、この種の半導体中に形成された抵抗体と
しては特開昭59−121083号公報に記載のように抵
抗体に接続された２つの電極の一方が抵抗層上の
絶縁物を介して延長されており、抵抗値の電圧依
存性を抑制していた。
しては特開昭59−121083号公報に記載のように抵
抗体に接続された２つの電極の一方が抵抗層上の
絶縁物を介して延長されており、抵抗値の電圧依
存性を抑制していた。
上記従来技術は半導体基板上に形成された抵抗
体の両端に印加する電圧や同一基板上に形成され
た他の半導体装置に印加される電圧や安定化膜上
あるいは膜中に誘起される電荷により、抵抗体を
とり囲む半導体基板の表面反転等の点については
配慮されておらず、プラスチツクパツケージに封
じた場合に湿気等の影響を強く受け安定や抵抗体
が得られないという問題があつた。
体の両端に印加する電圧や同一基板上に形成され
た他の半導体装置に印加される電圧や安定化膜上
あるいは膜中に誘起される電荷により、抵抗体を
とり囲む半導体基板の表面反転等の点については
配慮されておらず、プラスチツクパツケージに封
じた場合に湿気等の影響を強く受け安定や抵抗体
が得られないという問題があつた。
本発明の目的は、プラスチツクパツケージに封
じた場合に外部雰囲気の影響を受けず、しかも抵
抗の高圧依存性が極めて少なく、抵抗の両端には
高電圧が印加できる半導体抵抗体を提供すること
にある。
じた場合に外部雰囲気の影響を受けず、しかも抵
抗の高圧依存性が極めて少なく、抵抗の両端には
高電圧が印加できる半導体抵抗体を提供すること
にある。
上記目的は、半導体基板上に半導体基板と反対
導電型の不純物拡散層が形成されて成る抵抗体に
おいて、抵抗体は少なくとも２つ以上のシート抵
抗を有する半導体層を有しており、抵抗体の抵抗
値を決定するのは高シート抵抗の半導体層であり
抵抗体の両端の電極と接触する部分は低シート抵
抗の半導体層で形成されており、上記高シート抵
抗及び低シート抵抗の半導体層は半導体基板ある
いは半導体基板と同導電型で高不純物濃度の拡散
層で囲まれており、上記半導体層のそれぞれの上
は二酸化ケイ素等の絶縁膜で覆われており、低シ
ート抵抗の半導体層上の絶縁膜の一部を開孔して
電極が形成され、２つの電極のうち少なくとも一
方の電極が絶縁膜を介して高シート抵抗の半導体
層及び低抵抗の半導体基板表面を完全に覆うこと
により達成される。
導電型の不純物拡散層が形成されて成る抵抗体に
おいて、抵抗体は少なくとも２つ以上のシート抵
抗を有する半導体層を有しており、抵抗体の抵抗
値を決定するのは高シート抵抗の半導体層であり
抵抗体の両端の電極と接触する部分は低シート抵
抗の半導体層で形成されており、上記高シート抵
抗及び低シート抵抗の半導体層は半導体基板ある
いは半導体基板と同導電型で高不純物濃度の拡散
層で囲まれており、上記半導体層のそれぞれの上
は二酸化ケイ素等の絶縁膜で覆われており、低シ
ート抵抗の半導体層上の絶縁膜の一部を開孔して
電極が形成され、２つの電極のうち少なくとも一
方の電極が絶縁膜を介して高シート抵抗の半導体
層及び低抵抗の半導体基板表面を完全に覆うこと
により達成される。
抵抗体の両端に接続された電極のうち少なくと
も一方の電極が高シート抵抗の抵抗値を決定する
半導体層及び抵抗層のとり囲む低不純物濃度の半
導体基板のそれぞれの表面に完全に覆うように形
成することによつて、上記電極は外部雰囲気等の
影響をしや断するように動作する。それによつ
て、プラスチツクパツケージのような簡便なパツ
ケージで封じても、抵抗の電圧依存性は極めて少
なくでき、しかも高い電圧を抵抗の両端に印加す
ることができ、高温高湿の環境でも正常に動作す
ることができる。
も一方の電極が高シート抵抗の抵抗値を決定する
半導体層及び抵抗層のとり囲む低不純物濃度の半
導体基板のそれぞれの表面に完全に覆うように形
成することによつて、上記電極は外部雰囲気等の
影響をしや断するように動作する。それによつ
て、プラスチツクパツケージのような簡便なパツ
ケージで封じても、抵抗の電圧依存性は極めて少
なくでき、しかも高い電圧を抵抗の両端に印加す
ることができ、高温高湿の環境でも正常に動作す
ることができる。
以下、本発明の一実施例を第１図により説明す
る。第１図は本発明の一実施例であり、ａは平面
パターン、ｂはａのＢ−B′部断面、ｃはａのＣ
−C′部断面、ｄはａのＤ−D′部断面、ｅはａのＥ
−E′部断面を示す。第１図ａ〜ｅにおいて１は抵
抗率が20Ω・cmのｎ型半導体基板、２及び３は半
導体基板１の一方の主表面側に離れて形成した低
シート抵抗の表面不純物濃度が約５×1018cm-3の
p+型半導体拡散層、４は一方の主表面側におい
て半導体拡散層２，３を連結するように成され高
シート抵抗であり抵抗体の抵抗値を決定するｐ型
半導体層である。５は高不純物濃度を有する環状
のn+型半導体拡散層であり、p+型半導体拡達層
２及びｐ型半導体層４とはｎ型半導体基板１を介
して、またp+型半導体拡散層３とは隣接するよ
う形成されている。６は二酸化ケイ素やリンシリ
ケートガラス等からなる絶縁膜である。９及び１
０はそれぞれp+型半導体拡散層２及び３と接続
部７及び８でコンタクトしている第１電極及び第
２電極である。第１図ａに示すように本発明の特
徴は第１電極９の位置にあり、第１電極９を一方
の主表面上に投影した部分内にｎ型半導体基板１
の表面及び高シート抵抗のｐ型半導体層４はすべ
て含まれるようになつている。また必然的に第１
電極９と第２電極１０とはある距離だけはなれて
形成されるが、一方の主表面からみたとき電極の
ない場所は高不純物濃度のn+型半導体拡散層５
もしくはp+半導体拡散層４の表面が存在してい
る。１１は第１電極９及び第２電極１０を保護す
るための保護膜である。
る。第１図は本発明の一実施例であり、ａは平面
パターン、ｂはａのＢ−B′部断面、ｃはａのＣ
−C′部断面、ｄはａのＤ−D′部断面、ｅはａのＥ
−E′部断面を示す。第１図ａ〜ｅにおいて１は抵
抗率が20Ω・cmのｎ型半導体基板、２及び３は半
導体基板１の一方の主表面側に離れて形成した低
シート抵抗の表面不純物濃度が約５×1018cm-3の
p+型半導体拡散層、４は一方の主表面側におい
て半導体拡散層２，３を連結するように成され高
シート抵抗であり抵抗体の抵抗値を決定するｐ型
半導体層である。５は高不純物濃度を有する環状
のn+型半導体拡散層であり、p+型半導体拡達層
２及びｐ型半導体層４とはｎ型半導体基板１を介
して、またp+型半導体拡散層３とは隣接するよ
う形成されている。６は二酸化ケイ素やリンシリ
ケートガラス等からなる絶縁膜である。９及び１
０はそれぞれp+型半導体拡散層２及び３と接続
部７及び８でコンタクトしている第１電極及び第
２電極である。第１図ａに示すように本発明の特
徴は第１電極９の位置にあり、第１電極９を一方
の主表面上に投影した部分内にｎ型半導体基板１
の表面及び高シート抵抗のｐ型半導体層４はすべ
て含まれるようになつている。また必然的に第１
電極９と第２電極１０とはある距離だけはなれて
形成されるが、一方の主表面からみたとき電極の
ない場所は高不純物濃度のn+型半導体拡散層５
もしくはp+半導体拡散層４の表面が存在してい
る。１１は第１電極９及び第２電極１０を保護す
るための保護膜である。
次に本発明の動作について説明する。第２図は
本発明の動作の説明図である。符号１〜１１は第
１図と同様であるので説明は略す。１２は例えば
エポキシ樹脂等のレジンであり、プラスチツクパ
ツケージ材として通常用いられているものであ
る。１３は大気中の水分やナトリウム等がレジン
中へ進入したために生じる膜中の電荷である。１
４は第１電極９が負、第２電極１０が正となるよ
うな電圧が印加されたために生じる空乏層領域で
ある。第２図が示すようにレジン中に１３のよう
な電荷が蓄積しても第２電極９でシールドされて
いるのでｎ型半導体基板１やｐ型半導体層４の半
導体表面はこの電荷の影響を全く受けず安定な抵
抗が得られる。またシールドされていないp+型
半導体拡散層４の表面は高不純物濃度であり、導
電型や導電率の変動は生じない。
本発明の動作の説明図である。符号１〜１１は第
１図と同様であるので説明は略す。１２は例えば
エポキシ樹脂等のレジンであり、プラスチツクパ
ツケージ材として通常用いられているものであ
る。１３は大気中の水分やナトリウム等がレジン
中へ進入したために生じる膜中の電荷である。１
４は第１電極９が負、第２電極１０が正となるよ
うな電圧が印加されたために生じる空乏層領域で
ある。第２図が示すようにレジン中に１３のよう
な電荷が蓄積しても第２電極９でシールドされて
いるのでｎ型半導体基板１やｐ型半導体層４の半
導体表面はこの電荷の影響を全く受けず安定な抵
抗が得られる。またシールドされていないp+型
半導体拡散層４の表面は高不純物濃度であり、導
電型や導電率の変動は生じない。
また上述した電圧が印加された場合p+型半導
体拡散層２とｎ型半導体基板１とからなるpn接
合は強く逆バイアスされこの接合近傍は強電界と
なる。一般に表面においては内部より高い電界強
度を有するが、第２図に示したn+型半導体拡散
層５とp+型半導体拡散層２との間のｎ型半導体
基板１の表面がその上に形成されている第１電極
９の電極効果作用によつて空乏化されるため表面
電界は緩和される。このため約200Vの高い電圧
を印加することができる。
体拡散層２とｎ型半導体基板１とからなるpn接
合は強く逆バイアスされこの接合近傍は強電界と
なる。一般に表面においては内部より高い電界強
度を有するが、第２図に示したn+型半導体拡散
層５とp+型半導体拡散層２との間のｎ型半導体
基板１の表面がその上に形成されている第１電極
９の電極効果作用によつて空乏化されるため表面
電界は緩和される。このため約200Vの高い電圧
を印加することができる。
p+型半導体拡散層２と型半導体基板１との間
のpn接合を逆バイアスする時は、ｐ型半導体層
４とｎ型半導体基板１との間のpn接合も逆バイ
アスされる。それによりｐ型半導体層４側にも空
乏層が延びて通電面積が狭くなり抵抗を増加す
る。しかしながら、本発明では負電位となる第１
電極９がｐ型半導体層４上に延びているため、ｐ
型半導体層４表面に正孔（多数キヤリア）が蓄積
してｐ型半導体層４の抵抗を低減するように作用
し、上述の抵抗増加を打消し、抵抗の電圧依存性
の少ない安定した抵抗値を有する半導体抵抗体を
実現できる。
のpn接合を逆バイアスする時は、ｐ型半導体層
４とｎ型半導体基板１との間のpn接合も逆バイ
アスされる。それによりｐ型半導体層４側にも空
乏層が延びて通電面積が狭くなり抵抗を増加す
る。しかしながら、本発明では負電位となる第１
電極９がｐ型半導体層４上に延びているため、ｐ
型半導体層４表面に正孔（多数キヤリア）が蓄積
してｐ型半導体層４の抵抗を低減するように作用
し、上述の抵抗増加を打消し、抵抗の電圧依存性
の少ない安定した抵抗値を有する半導体抵抗体を
実現できる。
第３図は本発明の第２実施例である。符号は第
１図に記載のものと同様であるので説明は省略す
る。第１図で説明したように比較的低不純物濃度
のｎ型半導基板１の表面は一方の表面に第１電極
９を投影した部分内に含まれており、プラスチツ
クパツケージした場合、レジン中の電荷の影響を
全く受けないことは明白であるが、正方向に電圧
が印加される第２電極１０の半導体との接続を
p+型半導体拡散層３とn+型半導体拡散層５との
両方からとつているところに特徴がある。
１図に記載のものと同様であるので説明は省略す
る。第１図で説明したように比較的低不純物濃度
のｎ型半導基板１の表面は一方の表面に第１電極
９を投影した部分内に含まれており、プラスチツ
クパツケージした場合、レジン中の電荷の影響を
全く受けないことは明白であるが、正方向に電圧
が印加される第２電極１０の半導体との接続を
p+型半導体拡散層３とn+型半導体拡散層５との
両方からとつているところに特徴がある。
このような正電位側に基板１の電位が固定され
ることによつて、ｎ型半導体基板１の電位が変動
しても安定な抵抗値を示すことが可能となる。
ることによつて、ｎ型半導体基板１の電位が変動
しても安定な抵抗値を示すことが可能となる。
以上説明したように、本発明による半導体基板
表面を一方の電極で完全にシールドすることによ
り、抵抗値の電圧依存性を極めて小さくでき、ま
た高電圧を印加することが可能となつた。さらに
プラスチツク封止した場合、耐湿性をプレツシヤ
ーフツカー試験（120℃、２気圧、100％RH）を
2000h行つたが特性変動は全くなく安定な動作が
確認でき、耐湿性の向上に効果があることがわか
つた。
表面を一方の電極で完全にシールドすることによ
り、抵抗値の電圧依存性を極めて小さくでき、ま
た高電圧を印加することが可能となつた。さらに
プラスチツク封止した場合、耐湿性をプレツシヤ
ーフツカー試験（120℃、２気圧、100％RH）を
2000h行つたが特性変動は全くなく安定な動作が
確認でき、耐湿性の向上に効果があることがわか
つた。
第１図は本発明の一実施例を示す構成図、第２
図は本発明の動作の説明図、第３図は本発明の第
２の実施例を示す構成図である。 １……ｎ型半導体基板、５……n+型半導体拡
散層、６……絶縁膜、７及び８……電極コンタク
ト部、９……第１電極、１０……第２電極、１１
……保護膜、１２……レジン、１３……電荷、１
４……空乏層。
図は本発明の動作の説明図、第３図は本発明の第
２の実施例を示す構成図である。 １……ｎ型半導体基板、５……n+型半導体拡
散層、６……絶縁膜、７及び８……電極コンタク
ト部、９……第１電極、１０……第２電極、１１
……保護膜、１２……レジン、１３……電荷、１
４……空乏層。
Claims (1)
- 【特許請求の範囲】 １ 第１導電型の第１の半導体層と、 第１の半導体層の表面から内部に延び互いに離
れて形成され第１の半導体層より高不純物濃度を
有する第２導電型の第２及び第３の半導体層と、 第１の半導体層の表面から内部に延び第２及び
第３の半導体層間を連結するように形成され第２
及び第３の半導体層より低不純物濃度を有する第
２導電型の第４の半導体層と、 第１の半導体層の表面から内部に延び第２及び
第３の半導体層を包囲しかつ第２及び第４の半導
体層からは第１の半導体層を介して離され、第３
の半導体層に接して形成され第１の半導体層より
高不純物濃度を有する第１導電型の第５の半導体
層と、 第１、第２、第３、第４及び第５の半導体層表
面を被うように形成された絶縁層と、 絶縁層に形成された開口を通して第２の半導体
層に接触し、絶縁層上を第２及び第４の半導体層
全面および第１及び第３の半導体層上まで延びる
第１の電極と、 絶縁層に形成された開口を通して第３の半導体
層に接触し第１の電極から離れた第２の電極とを
具備し、 第１の電極及び第２の電極には、第１の半導体
層と第４の半導体層との間のpn接合を逆バイア
スし、第４の半導体層表面に多数キヤリアを蓄積
してその抵抗を下げるように機能する極性の電圧
が付与されていることを特徴とする半導体抵抗
体。 ２ 特許請求の範囲第１項において、第２の電極
が第５の半導体層にも接触していることを特徴と
する半導体抵抗体。 ３ 特許請求の範囲第１項において、第１の電極
が第５の半導体層によつて包囲されている第１、
第２及び第３の半導体層の全面上に延びているこ
とを特徴とする半導体抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5884387A JPS63226956A (ja) | 1987-03-16 | 1987-03-16 | 半導体抵抗体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5884387A JPS63226956A (ja) | 1987-03-16 | 1987-03-16 | 半導体抵抗体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63226956A JPS63226956A (ja) | 1988-09-21 |
| JPH0521347B2 true JPH0521347B2 (ja) | 1993-03-24 |
Family
ID=13095937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5884387A Granted JPS63226956A (ja) | 1987-03-16 | 1987-03-16 | 半導体抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63226956A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3344138B2 (ja) * | 1995-01-30 | 2002-11-11 | 株式会社日立製作所 | 半導体複合センサ |
| US7439146B1 (en) * | 2000-08-30 | 2008-10-21 | Agere Systems Inc. | Field plated resistor with enhanced routing area thereover |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
-
1987
- 1987-03-16 JP JP5884387A patent/JPS63226956A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63226956A (ja) | 1988-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4908682A (en) | Power MOSFET having a current sensing element of high accuracy | |
| JPH0358185B2 (ja) | ||
| KR850008052A (ko) | 반도체 장치 | |
| EP0415255B1 (en) | Protection circuit for use in semiconductor integrated circuit device | |
| JP2601143B2 (ja) | 半導体装置 | |
| KR910000229B1 (ko) | 보호장치를 구비하고 있는 반도체집적회로와 그 제조방법 | |
| JPH0521347B2 (ja) | ||
| JPS5753944A (en) | Semiconductor integrated circuit | |
| JP4795613B2 (ja) | 半導体装置 | |
| EP0198468A2 (en) | Protective device for integrated circuit | |
| JP4029549B2 (ja) | 半導体装置 | |
| JPH0580153B2 (ja) | ||
| US5160990A (en) | MIS-FET with small chip area and high strength against static electricity | |
| GB2212326A (en) | Reduction of soft errors in semiconductor integrated circuit | |
| JP2522350B2 (ja) | 半導体集積回路の保護装置 | |
| JP2881907B2 (ja) | 電力用半導体装置 | |
| JP2973450B2 (ja) | 半導体装置 | |
| JPS6112691Y2 (ja) | ||
| KR0175396B1 (ko) | 전류 감지 소자 | |
| JPH0110937Y2 (ja) | ||
| JPH0462875A (ja) | 半導体装置 | |
| JPH05152508A (ja) | 半導体装置 | |
| JPS6355871B2 (ja) | ||
| JPH01128465A (ja) | 静電破壊防止素子を具備した半導体装置 | |
| JP3017083B2 (ja) | 入出力保護回路 |