JPH0577206B2 - - Google Patents
Info
- Publication number
- JPH0577206B2 JPH0577206B2 JP17286385A JP17286385A JPH0577206B2 JP H0577206 B2 JPH0577206 B2 JP H0577206B2 JP 17286385 A JP17286385 A JP 17286385A JP 17286385 A JP17286385 A JP 17286385A JP H0577206 B2 JPH0577206 B2 JP H0577206B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- potential
- circuit
- potential difference
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 claims description 20
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000003321 amplification Effects 0.000 claims description 4
- 238000005513 bias potential Methods 0.000 claims description 4
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 229920002799 BoPET Polymers 0.000 description 1
- 239000005041 Mylar™ Substances 0.000 description 1
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 108010062804 fibroblast migration inhibitory factor Proteins 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
本発明はオフセツト電圧の温度変化を補償する
回路に係り、特にFM受信機等のマルチパス妨害
低減用の制御電圧発生用等に好適なオフセツト電
圧補正回路に関する。DETAILED DESCRIPTION OF THE INVENTION A. Field of Industrial Application The present invention relates to a circuit that compensates for temperature changes in offset voltage, and is particularly suitable for generating control voltages for reducing multipath interference in FM receivers and the like. This invention relates to a correction circuit.
Ｂ 発明の概要
差動増幅器にベースバイアスを供給するバイア
ス供給回路が抵抗で構成され、かつそれぞれのベ
ースバイアス間に電位差をもたせる回路構成にお
いて、差動増幅器の入力側トランジスタQ1のベ
ースバイアス抵抗間の電位差が温度により変化す
ることを利用（コンデンサのリーク電流が温度上
昇とともに増えることから）し、その電圧差に応
じて抵抗分割比を変えてトランジスタQ1のベー
スバイアス電圧を変える。さらに、各々のベース
バイアス間電位差が所定の電位差かどうか判断
し、所定の電位差の場合には、その時の切換え状
態が保持される。B. Summary of the Invention In a circuit configuration in which a bias supply circuit that supplies a base bias to a differential amplifier is composed of resistors, and a potential difference is created between each base bias, the bias supply circuit that supplies a base bias to a differential amplifier has a circuit configuration that creates a potential difference between the base bias resistors of the input side transistor Q1 of the differential amplifier. The base bias voltage of transistor Q1 is changed by changing the resistor division ratio according to the voltage difference (because the leakage current of the capacitor increases as the temperature rises). Furthermore, it is determined whether the potential difference between each base bias is a predetermined potential difference, and if it is a predetermined potential difference, the switching state at that time is maintained.
Ｃ 従来の技術
第２図は従来のオフセツト電圧を有する比較回
路の構成を示す回路図である。図中、Q1，Q2は
特性の揃つたトランジスタで、差動増幅器を構成
している。トランジスタQ1のベースバイアス
VBQ1はトランジスタQ2のベースバイアスVBQ2よ
りもΔV＝V1−V2だけ高く設定されている。これ
は、直線性とダイナミツクレンジを拡げるためで
ある。C. Prior Art FIG. 2 is a circuit diagram showing the configuration of a conventional comparator circuit having an offset voltage. In the figure, Q 1 and Q 2 are transistors with uniform characteristics and constitute a differential amplifier. Base bias of transistor Q1
V BQ1 is set higher than the base bias V BQ2 of transistor Q 2 by ΔV=V 1 −V 2 . This is to increase linearity and dynamic range.
トランジスタQ3とQ4はカレントミラー回路を
構成し、トランジスタQ2に流れる電流と基準電
流Irefの差の電流をトランジスタQ4のコレクタに
流し、入力信号電圧を電流に変換するためのもの
である。 Transistors Q 3 and Q 4 form a current mirror circuit, and the current that is the difference between the current flowing through transistor Q 2 and the reference current I ref flows through the collector of transistor Q 4 , converting the input signal voltage into a current. be.
Ｉ−Ｖ変換回路１はトランジスタQ4のコレク
タに流れる電流を直流電圧に変換するためのもの
である。 The IV conversion circuit 1 is for converting the current flowing through the collector of the transistor Q4 into a DC voltage.
第３図は第２図に示す回路の動作を説明するた
めの図である。この図から、差動増幅器のベース
間に電圧差をもたせるのは入力信号源の負側成分
について電圧−電流変換するためにダイナミツク
レンジを広くとり、直線性をもたせるためである
ことがわかる。このことは、具体的には、FM受
信機中のFMIF段で作られる電界強度に対応した
電圧、つまりシグナルメータ電圧中に含まれるマ
ルチバス妨害の振幅成分が負側に比較的でやすい
ため、マルチパス妨害検出用に使うためである。 FIG. 3 is a diagram for explaining the operation of the circuit shown in FIG. 2. From this figure, it can be seen that the reason for providing a voltage difference between the bases of the differential amplifier is to widen the dynamic range and provide linearity for voltage-to-current conversion of the negative side component of the input signal source. Specifically, this is because the amplitude component of multi-bus interference contained in the signal meter voltage, which corresponds to the electric field strength created by the FMIF stage in the FM receiver, is relatively likely to be on the negative side. This is because it is used for multipath interference detection.
入力信号源の負成分に対応する電流がトランジ
スタQ2のコレクタに流れる。（これをIQ2とする）
この電流と基準電流Irefが比較され（IQ2−Iref）、
つまりIQ2＞Irefの場合にその差電流がトランジス
タQ4のコレクタ電流となり、Ｉ−Ｖ変換回路で
直流電圧に変換され、マルチパス妨害軽減回路の
制御電圧として利用される。ここで、差動増幅器
のオフセツト電圧（VBQ1−VBQ2）について考察す
る。このオフセツト電圧は、ダイナミツクレンジ
および直線性という点から、重要な電圧である。
第２図に示すV1，V2の電圧はつぎのようになる。 A current corresponding to the negative component of the input signal source flows into the collector of transistor Q 2 . (Let this be I Q2 )
This current is compared with a reference current I ref (I Q2 − I ref ),
That is, when I Q2 > I ref , the difference current becomes the collector current of transistor Q 4 , is converted into a DC voltage by the IV conversion circuit, and is used as a control voltage of the multipath interference reduction circuit. Here, the offset voltage (V BQ1 - V BQ2 ) of the differential amplifier will be considered. This offset voltage is an important voltage in terms of dynamic range and linearity.
The voltages of V 1 and V 2 shown in FIG. 2 are as follows.
V1＝R22＋R23／R21＋R22＋R23V0 …(1)
V2＝R23／R21＋R22＋R23V0 …(2)
V0は定電圧回路２からの出力であり、温度特
性は安定している。また抵抗R21、R22、R23はと
もに温度係数は等しいので、その比の温度特性も
安定している。したがつて、(1)、(2)式のV1，V2
は温度特性については安定していると考えて問題
ないことは確かである。 V 1 = R 22 + R 23 / R 21 + R 22 + R 23 V 0 … (1) V 2 = R 23 / R 21 + R 22 + R 23 V 0 … (2) V 0 is the output from constant voltage circuit 2. , the temperature characteristics are stable. Furthermore, since the resistors R 21 , R 22 , and R 23 all have the same temperature coefficient, the temperature characteristics of their ratio are also stable. Therefore, V 1 and V 2 in equations (1) and (2)
It is certain that there is no problem considering that the temperature characteristics are stable.
なお、上述した差動増幅器としては、例えば、
特公昭56−11243号を参照されたい。 Note that, as the above-mentioned differential amplifier, for example,
Please refer to Special Publication No. 56-11243.
Ｄ 発明が解決しようとする問題点
ところが、トランジスタQ1のベースに抵抗R0
（静電破壊防止用）を介して電解コンデンサＣが
信号源に対し接続されている。つまり電解コンデ
ンサＣのリーク電流によりトランジスタQ1のベ
ースバイアスが下るためにトランジスタQ1，Q2
のオフセツト電圧が変化する。これは温度が上昇
すると電解コンデンサのリーク電流が増加するた
め、温度上昇とともに著しく変化する。D Problems to be solved by the invention However, there is a resistor R0 at the base of the transistor Q1 .
An electrolytic capacitor C is connected to the signal source via a capacitor (for preventing electrostatic damage). In other words, because the base bias of transistor Q 1 decreases due to the leakage current of electrolytic capacitor C, transistors Q 1 and Q 2
The offset voltage of This changes significantly as the temperature rises because the leakage current of the electrolytic capacitor increases as the temperature rises.
トランジスタQ2のベースに供給されるベース
バイアス電流I1は、抵抗R1を通してトランジスタ
Q2に入る。このときI1R1という電圧降下を惹き
起こす。つまり、トランジスタQ2のベース電圧
は（V1−I1R1）というベースバイアス電圧にな
る。さらに、トランジスタQ1には、I2というベー
スバイアス電流が流れる。したがつて、トランジ
スタQ1のベース電圧は（V2−I2R1）となる。こ
こで、I1とI2はトランジスタQ1，Q2のhFE，VBEが
ともに等しいとすると、I1＝I2となる。つまり、
（V1−V2）がオフセツト電圧となる。ここで、温
度が上昇し、コンデンサＣのリーク電流が増える
と、抵抗R2を流れる電流はI2＋ΔI＝I1＋ΔIとな
り、コンデンサＣのリーク電流分ΔIの電流が増
加する。したがつて、オフセツト電圧は（V1−
V2−ΔIR1）となり、オフセツト電圧がこのコン
デンサＣのリーク電流分だけ変化してしまい、本
来の特性と異なつてしまう。つまり、第３図に示
すように、ベースバイアス差がＡ点からＢ点に移
つてしまい、入力電圧対電流変換特性が変化す
る。 The base bias current I 1 supplied to the base of transistor Q 2 is applied to the transistor Q 2 through resistor R 1 .
Enter Q 2 . At this time, a voltage drop of I 1 R 1 is caused. In other words, the base voltage of transistor Q 2 becomes the base bias voltage (V 1 −I 1 R 1 ). Furthermore, a base bias current I2 flows through the transistor Q1 . Therefore, the base voltage of transistor Q 1 is (V 2 −I 2 R 1 ). Here, assuming that h FE and V BE of transistors Q 1 and Q 2 are equal to I 1 and I 2 , I 1 =I 2 . In other words,
(V 1 −V 2 ) is the offset voltage. Here, when the temperature rises and the leakage current of the capacitor C increases, the current flowing through the resistor R 2 becomes I 2 +ΔI=I 1 +ΔI, and the current increases by the leakage current of the capacitor C ΔI. Therefore, the offset voltage is (V 1 −
V 2 −ΔIR 1 ), and the offset voltage changes by the leakage current of capacitor C, resulting in a difference from the original characteristics. That is, as shown in FIG. 3, the base bias difference shifts from point A to point B, and the input voltage versus current conversion characteristics change.
温度に対する不安定性は、カツプリングコンデ
ンサＣにリークが小さいタイプのコンデンサを利
用したり、あるいは容量が小さいもの（マイラコ
ンデンサ、セラミツクコンデンサ等）を使えばあ
る程度改善できるが、リークが小さいコンデンサ
はコストとなり、また容量の小さなコンデンサは
AC−DC変換特性の周波数特性に関係してくるた
め、好ましくない。 Temperature instability can be improved to some extent by using a low-leak capacitor for the coupling capacitor C, or by using a capacitor with a small capacitance (mylar capacitor, ceramic capacitor, etc.), but capacitors with low leakage cost more. , and capacitors with small capacitance are
This is not preferable because it is related to the frequency characteristics of AC-DC conversion characteristics.
本発明の目的は、温度が上昇してもベース間に
バイアスのオフセツト電圧がずれないようにし、
AC−DC変換特設が温度に対し安定なように動作
させることができ、しかも、カツプリングコンデ
ンサにリーク電流があつても、オフセツト電圧の
補正を回路で行なうことができるオフセツト電圧
補正回路を提供することである。 The purpose of the present invention is to prevent the bias offset voltage between the bases from shifting even if the temperature rises,
To provide an offset voltage correction circuit capable of operating a special AC-DC conversion device stably with respect to temperature, and also capable of correcting the offset voltage in the circuit even if there is a leakage current in a coupling capacitor. That's true.
Ｅ 問題点を解決するための手段
上記目的を達成するため、本発明は、入力信号
がコンデンサを介して印加される差動増幅手段
と、上記差動増幅手段を構成する第１及び第２の
トランジスタのベースにバイアスを供給するため
に設けられた定電圧回路と、前記差動増幅手段の
出力電流に応じた電圧を出力する電流電圧変換手
段とを有するオフセツト電圧補正回路において、
上記定電圧回路の出力を複数の電位出力に分割す
る電位分割手段と、上記電位分割手段の電位出力
と上記第１のトランジスタベース側との間に介装
され、上記第１、第２のトラジスタのベースバイ
アス電位差に対応した電位差信号を発生する電位
差発生手段と、上記電位分割手段の複数の電位出
力を選択的に上記差動増幅手段を構成するトラン
ジスタのベースに供給するバイアス電圧選択手段
と、上記電位差信号と、複数の所定基準信号とを
比較し、その比較結果に基づいて上記ベースバイ
アス電位差が所定範囲内に収まるように上記バイ
アス電圧選択手段の選択動作を制御する選択制御
手段と、を備えたことを特徴とする。E Means for Solving the Problems In order to achieve the above object, the present invention provides differential amplification means to which an input signal is applied via a capacitor, and first and second An offset voltage correction circuit having a constant voltage circuit provided for supplying a bias to the base of a transistor, and a current-voltage conversion means for outputting a voltage according to an output current of the differential amplification means,
a potential dividing means for dividing the output of the constant voltage circuit into a plurality of potential outputs; and a potential dividing means interposed between the potential output of the potential dividing means and the base side of the first transistor; a potential difference generating means for generating a potential difference signal corresponding to a base bias potential difference of the bias voltage selecting means for selectively supplying the plurality of potential outputs of the potential dividing means to the bases of the transistors constituting the differential amplifying means; selection control means for comparing the potential difference signal with a plurality of predetermined reference signals and controlling the selection operation of the bias voltage selection means so that the base bias potential difference falls within a predetermined range based on the comparison result; It is characterized by having
Ｆ 作用
前記電気差信号と複数の基準信号とが比較さ
れ、その比較結果に応じてバイアス電圧選択手段
が制御され、前記ベースバイアウ電位差が所定範
囲内に収まるようになる。F Effect The electrical difference signal and a plurality of reference signals are compared, and the bias voltage selection means is controlled according to the comparison result, so that the base-by-out potential difference falls within a predetermined range.
Ｇ 実施例
第１図は本発明によるオフセツト電圧補正回路
の一実施例である。スイツチ回路SWは通常SW
１が図示のようにオンの状態で接続されている。
そして、トランジスタQ1，Q2のベース間オフセ
ツト電圧（VBQ1−VBQ2）＝V1−V2となつている。
このV1，V2の電圧レベルは第２図に示す電圧値
に等しい。温度が上昇してくると、コンデンサＣ
のリーク電流が増大し、端子ａ−ｂ間の電位差が
大きくなる。それにつれて、トランジスタQ1，
Q2のベース間電位差も増大する。したがつて端
子ａ−ｂ間の電位の変化を利用すれば、温度に依
存してトランジスタQ1のベースバイアス電圧を
変化させることが可能である。G. Embodiment FIG. 1 shows an embodiment of an offset voltage correction circuit according to the present invention. Switch circuit SW is usually SW
1 is connected in the on state as shown in the figure.
The offset voltage between the bases of transistors Q 1 and Q 2 (V BQ1 −V BQ2 )=V 1 −V 2 .
The voltage levels of V 1 and V 2 are equal to the voltage values shown in FIG. As the temperature rises, capacitor C
leakage current increases, and the potential difference between terminals a and b increases. Accordingly, the transistor Q 1 ,
The base-to-base potential difference of Q 2 also increases. Therefore, by utilizing changes in the potential between terminals a and b, it is possible to change the base bias voltage of transistor Q1 depending on the temperature.
トランジスタQ1のベースバイアス電圧を温度
に依存して、自動的に補正する動作の一例を第１
図を用いて説明する。 The first example shows an example of the operation of automatically correcting the base bias voltage of transistor Q1 depending on the temperature.
This will be explained using figures.
ａ−ｂ間の電位差を直流増幅器３で増幅する。
この増幅した直流電圧を電圧比較回路５で比較
し、その情報はスイツチ切換制御回路７に入力さ
れる。この電圧比較回路５はつぎのように動作す
る。直流増幅器３の出力VIは基準電圧V0，V1，
V2の三つの値と比較される。その結果、
VI＜V0のときは、SW4の状態を保つ。 The potential difference between a and b is amplified by a DC amplifier 3.
This amplified DC voltage is compared by a voltage comparator circuit 5, and the information is input to a switch switching control circuit 7. This voltage comparison circuit 5 operates as follows. The output V I of the DC amplifier 3 is the reference voltage V 0 , V 1 ,
It is compared with three values of V 2 . As a result, when V I <V 0 , the state of SW 4 is maintained.
V0＜VI＜V1のときは、SW3へ切り換える。 When V 0 < V I < V 1 , switch to SW 3 .
V1＜VI＜V2のときは、SW2へ切り換える。 When V 1 <V I <V 2 , switch to SW 2 .
V2＜V1のときは、SW1へ切り換える。 When V 2 < V 1 , switch to SW 1 .
この〜の状態に対応する出力がこの電圧比
較回路５から出力される。これらはウインドコン
パレータ回路を利用すれば簡単に構成できる。そ
してスイツチ切換え制御回路７ではSW1からSW4
までの切換えを制御するように動作する。 The voltage comparison circuit 5 outputs an output corresponding to these states. These can be easily configured using a window comparator circuit. And in the switch switching control circuit 7, SW 1 to SW 4
It operates to control switching up to.
またトランジスタQ1とQ2のベース間電圧差が
所定の範囲内におさまつたことを確認する。すな
わち、トランジスタQ1，Q2のベース間電位差を
直流増幅器４に入力し、ある一定の増幅をして、
その出力VI′は電圧比較回路６で基準電圧V1′お
よびV1″と比較され、V1′＜VI′V1″であれば、そ
のときのスイツチの状態をそのまま保持するよう
にスイツチ切換え制御回路７へ出力する。さら
に、再び温度が下がり、トランジスタQ1，Q2の
ベースバイアス間電位差が小さくなり、V1′＜
VI′＜V1″の条件からはずれると、スイツチSWの
状態は再び切り換えられる。ａ−ｂ間の電位差も
小さくなり、その条件で再びスイツチSWの状態
が決定される。 Also, confirm that the voltage difference between the bases of transistors Q 1 and Q 2 is within a predetermined range. That is, the potential difference between the bases of transistors Q 1 and Q 2 is input to the DC amplifier 4, amplified to a certain degree,
The output V I ′ is compared with the reference voltages V 1 ′ and V 1 ″ in the voltage comparator circuit 6, and if V 1 ′<V I ′V 1 ″, the switch state is maintained as it is at that time. It is output to the switch switching control circuit 7. Furthermore, as the temperature drops again, the potential difference between the base biases of transistors Q 1 and Q 2 becomes smaller, and V 1 ′<
When the condition of V I '<V 1 '' is no longer satisfied, the state of the switch SW is changed again. The potential difference between a and b becomes smaller, and the state of the switch SW is determined again under that condition.
Ｈ 発明の効果
以上説明した通り、本発明によれば、入力カツ
プリングコンデンサにリークが小さいコンデンサ
を使わなくてもよく、したがつて、設計上簡単で
あり、かつコストも安くなる。さらに、本発明に
よるオフセツト電圧補正回路はIC化すれば、比
較的安定するから、さほどコストアツプにもなら
ない。H. Effects of the Invention As explained above, according to the present invention, it is not necessary to use a capacitor with small leakage as an input coupling capacitor, and therefore the design is simple and the cost is low. Furthermore, if the offset voltage correction circuit according to the present invention is implemented as an IC, it will be relatively stable, so the cost will not increase much.
第１図は本発明によるオフセツト電圧補正回路
を付加した比較回路の回路図、第２図は従来のオ
フセツト電圧を有する比較回路の構成を示す回路
図、第３図は第２図に示す回路の動作を説明する
ための図である。
１…Ｉ−Ｖ変換回路、２……定電圧回路、３，
４……直流増幅器、５，６……電圧比較回路、７
……スイツチ切換え制御回路、SW……スイツチ
回路。
FIG. 1 is a circuit diagram of a comparison circuit to which an offset voltage correction circuit according to the present invention is added, FIG. 2 is a circuit diagram showing the configuration of a conventional comparison circuit having an offset voltage, and FIG. 3 is a circuit diagram of the circuit shown in FIG. 2. FIG. 3 is a diagram for explaining the operation. 1... I-V conversion circuit, 2... Constant voltage circuit, 3,
4...DC amplifier, 5, 6...Voltage comparator circuit, 7
...Switch switching control circuit, SW...Switch circuit.
Claims (1)
動増幅手段と、 上記差動増幅手段を構成する第１及び第２のト
ランジスタのベースにバイアスを供給するために
設けられた定電圧回路と、 前記差動増幅手段の出力電流に応じた電圧を出
力する電流電圧変換手段と、を有するオフセツト
電圧補正回路において、 上記定電圧回路の出力を複数の電位出力に分割
する電位分割手段と、 上記電位分割手段の電位出力と上記第１のトラ
ンジスタベース側との間に介装され、上記第１、
第２のトランジスタのベースバイアス電位差に対
応した電位差信号を発生する電位差発生手段と、 上記電位分割手段の複数の電位出力を選択的に
上記差動増幅手段を構成するトランジスタのベー
スに供給するバイアス電圧選択手段と、 上記電位差信号と、複数の所定基準信号とを比
較し、その比較結果に基づいて上記ベースバイア
ス電位差が所定範囲内に収まるように上記バイア
ス電圧選択手段の選択動作を制御する選択制御手
段と、を備えたことを特徴とするオフセツト電圧
補正回路。[Claims] 1. Differential amplification means to which an input signal is applied via a capacitor; In an offset voltage correction circuit comprising a constant voltage circuit and a current-voltage conversion means for outputting a voltage according to an output current of the differential amplification means, a potential division is performed to divide the output of the constant voltage circuit into a plurality of potential outputs. means, interposed between the potential output of the potential dividing means and the first transistor base side, the first,
a potential difference generating means for generating a potential difference signal corresponding to the base bias potential difference of the second transistor; and a bias voltage for selectively supplying the plurality of potential outputs of the potential dividing means to the bases of the transistors constituting the differential amplifying means. selection means; a selection control that compares the potential difference signal with a plurality of predetermined reference signals and controls the selection operation of the bias voltage selection means so that the base bias potential difference falls within a predetermined range based on the comparison result; An offset voltage correction circuit comprising: means.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17286385A JPS6232714A (en) | 1985-08-06 | 1985-08-06 | Offset voltage correcting circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17286385A JPS6232714A (en) | 1985-08-06 | 1985-08-06 | Offset voltage correcting circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6232714A JPS6232714A (en) | 1987-02-12 |
| JPH0577206B2 true JPH0577206B2 (en) | 1993-10-26 |
Family
ID=15949690
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17286385A Granted JPS6232714A (en) | 1985-08-06 | 1985-08-06 | Offset voltage correcting circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6232714A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09241903A (en) * | 1996-03-06 | 1997-09-16 | Takeo Tsubura | Body suit |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04341004A (en) * | 1991-05-17 | 1992-11-27 | Mitsubishi Electric Corp | Offset correction circuit |
| JP4576735B2 (en) | 2000-05-23 | 2010-11-10 | 三菱マテリアル株式会社 | Throw-away tip and throw-away cutter |
| BR112013021363B1 (en) | 2011-02-24 | 2020-11-03 | Crane Electronics, Inc | power converter to emit direct current voltage and method to emit the same |
| CN102340301B (en) * | 2011-10-18 | 2013-09-04 | 四川和芯微电子股份有限公司 | Direct current voltage offset cancellation circuit and system |
| US8866551B2 (en) * | 2012-09-10 | 2014-10-21 | Crane Electronics, Inc. | Impedance compensation for operational amplifiers used in variable environments |
| US9831768B2 (en) | 2014-07-17 | 2017-11-28 | Crane Electronics, Inc. | Dynamic maneuvering configuration for multiple control modes in a unified servo system |
| US9780635B1 (en) | 2016-06-10 | 2017-10-03 | Crane Electronics, Inc. | Dynamic sharing average current mode control for active-reset and self-driven synchronous rectification for power converters |
| US9742183B1 (en) | 2016-12-09 | 2017-08-22 | Crane Electronics, Inc. | Proactively operational over-voltage protection circuit |
| US9979285B1 (en) | 2017-10-17 | 2018-05-22 | Crane Electronics, Inc. | Radiation tolerant, analog latch peak current mode control for power converters |
| US10425080B1 (en) | 2018-11-06 | 2019-09-24 | Crane Electronics, Inc. | Magnetic peak current mode control for radiation tolerant active driven synchronous power converters |
| WO2023073802A1 (en) * | 2021-10-26 | 2023-05-04 | 三菱電機株式会社 | Semiconductor integrated circuit device |
-
1985
- 1985-08-06 JP JP17286385A patent/JPS6232714A/en active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09241903A (en) * | 1996-03-06 | 1997-09-16 | Takeo Tsubura | Body suit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6232714A (en) | 1987-02-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5146180A (en) | Variable gain amplifier | |
| US4560920A (en) | Voltage to current converting circuit | |
| JPH0577206B2 (en) | ||
| WO1999008370A1 (en) | A buck boost switching regulator | |
| EP0697766B1 (en) | Buffer circuit with wide dynamic range | |
| KR890004672B1 (en) | Multiplexing circuit | |
| JP2003216251A (en) | Direct current stabilization power supply | |
| JP2896029B2 (en) | Voltage-current converter | |
| JPH04330812A (en) | Vca circuit | |
| JPH0628013B2 (en) | Regulator circuit | |
| JPH0519323B2 (en) | ||
| SU1497712A1 (en) | Power amplifier | |
| JP2947174B2 (en) | Variable gain amplifier | |
| JP3398907B2 (en) | Bias current control device | |
| JP3138679B2 (en) | Detection circuit | |
| JP2621573B2 (en) | Signal suppression circuit | |
| JP2516546B2 (en) | Floating amplifier | |
| JP2812744B2 (en) | Triangular wave generator | |
| JP3809716B2 (en) | Voltage-current conversion circuit | |
| JPS59108413A (en) | Automatic level adjusting circuit | |
| JPH0576044B2 (en) | ||
| JP3128315B2 (en) | Differential amplifier circuit | |
| JPS6121857Y2 (en) | ||
| JP2661138B2 (en) | Current amplifier circuit | |
| JPS61100013A (en) | Automatic gain control amplifier |