JPH0576184A - スイツチング電源制御回路 - Google Patents
スイツチング電源制御回路Info
- Publication number
- JPH0576184A JPH0576184A JP3232733A JP23273391A JPH0576184A JP H0576184 A JPH0576184 A JP H0576184A JP 3232733 A JP3232733 A JP 3232733A JP 23273391 A JP23273391 A JP 23273391A JP H0576184 A JPH0576184 A JP H0576184A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- inverter
- control circuit
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
Abstract
(57)【要約】
【目的】スイッチング電源回路の投入時に発生するサー
ジ電圧がインバータ用トランジスタに印加されるのを避
けるためにサージ電圧を抑制する。 【構成】ＤＣ電源回路１１とインバータ電源回路６と制
御回路部１とから構成されるスイッチング電源制御回路
において、制御回路部１に備えられたＤＣ電源制御回路
２２とインバータ制御回路２３とに相異なる投入遅延時
間及び相違なる遮断時間を設定することができる遅延時
間設定回路２４を有する。 【効果】インバータ用トランジスタに印加されるサージ
電圧を抑制することにより、耐電圧の低いトランジスタ
を使用することができる。
ジ電圧がインバータ用トランジスタに印加されるのを避
けるためにサージ電圧を抑制する。 【構成】ＤＣ電源回路１１とインバータ電源回路６と制
御回路部１とから構成されるスイッチング電源制御回路
において、制御回路部１に備えられたＤＣ電源制御回路
２２とインバータ制御回路２３とに相異なる投入遅延時
間及び相違なる遮断時間を設定することができる遅延時
間設定回路２４を有する。 【効果】インバータ用トランジスタに印加されるサージ
電圧を抑制することにより、耐電圧の低いトランジスタ
を使用することができる。
Description
【０００１】
【産業上の利用分野】本発明はスイッチング電源制御回
路に関する。
路に関する。
【０００２】
【従来の技術】従来のスイッチング電源制御回路は図３
に示すように、ＤＣ電源回路１１とインバータ電源回路
６と制御回路部２１とＤＣ電源１２、負荷１３とから構
成されている。なお、従来回路は、スイッチング電源の
投入時にＤＣ電源回路１１とインバータ電源回路６と同
時に動作を開始し、スイッチング電源の遮断時にＤＣ電
源回路１１とインバータ電源回路６とが同時に動作を停
止している。図３においてＤＣ電源回路１１は、チョッ
パー用トランジスタ２、転流ダイオード３、チョークコ
イル４、コンデンサ５から構成されている。インバータ
電源回路６は、インバータ用トランジスタ７，８、トラ
ンス９、整流回路１０から構成されている。制御回路部
２１はＤＣ電源制御回路２２、インバータ制御回路２３
から構成されている。
に示すように、ＤＣ電源回路１１とインバータ電源回路
６と制御回路部２１とＤＣ電源１２、負荷１３とから構
成されている。なお、従来回路は、スイッチング電源の
投入時にＤＣ電源回路１１とインバータ電源回路６と同
時に動作を開始し、スイッチング電源の遮断時にＤＣ電
源回路１１とインバータ電源回路６とが同時に動作を停
止している。図３においてＤＣ電源回路１１は、チョッ
パー用トランジスタ２、転流ダイオード３、チョークコ
イル４、コンデンサ５から構成されている。インバータ
電源回路６は、インバータ用トランジスタ７，８、トラ
ンス９、整流回路１０から構成されている。制御回路部
２１はＤＣ電源制御回路２２、インバータ制御回路２３
から構成されている。
【０００３】従来の回路の動作について図４も参照して
説明する。電源オン信号ａがＤＣ電源制御回路２２、イ
ンバータ制御回路２３に入力されると、ＤＣ電源制御回
路２２は、ＤＣ電源回路１１の直流出力電圧ｇが一定に
なるようにパルス幅制御されたパルス信号ｃを送出する
（図４のパルス信号ｃ）。インバータ制御回路２３はオ
ン時間一定、オン時間とオフ時間の時間比が５０％以下
であるパルス信号ｄ、ｅをそれぞれ出力する（図４のパ
ルス信号ｄ、ｅ）。ただし、パルス信号ｃ、及びｄ、ｅ
のパルス幅が定常状態に達するまでにそれぞれ時間ｔ
１、ｔ２を要する（図４参照）。
説明する。電源オン信号ａがＤＣ電源制御回路２２、イ
ンバータ制御回路２３に入力されると、ＤＣ電源制御回
路２２は、ＤＣ電源回路１１の直流出力電圧ｇが一定に
なるようにパルス幅制御されたパルス信号ｃを送出する
（図４のパルス信号ｃ）。インバータ制御回路２３はオ
ン時間一定、オン時間とオフ時間の時間比が５０％以下
であるパルス信号ｄ、ｅをそれぞれ出力する（図４のパ
ルス信号ｄ、ｅ）。ただし、パルス信号ｃ、及びｄ、ｅ
のパルス幅が定常状態に達するまでにそれぞれ時間ｔ
１、ｔ２を要する（図４参照）。
【０００４】ＤＣ電源回路１１の入力電圧ｆは、パルス
信号ｃで駆動されるチョッパー用トランジスタ２でスイ
ッチングされ、転流ダイオード３、チョークコイル４、
コンデンサ５で平滑される。インバータ用トランジスタ
７，８は、パルス信号ｄ，ｅで交互に駆動され、ＤＣ電
源回路１１の直流出力電圧ｇを交流に変換する。交流電
圧はトランス９の一次側から二次側に伝達され、整流回
路１０で整流され、負荷１３に印加される。電源オン信
号ａが停止すると、ＤＣ電源制御回路２２インバータ制
御回路２３から出力されていたパルス信号ｃ、ｄ、ｅが
停止し、このことによりＤＣ電源回路１１、インバータ
電源回路６が停止する。ただし、パルス信号ｃ及びｄ、
ｅのパルス信号が停止するまでにそれぞれ時間ｔ３、ｔ
４を要する（図４参照）。
信号ｃで駆動されるチョッパー用トランジスタ２でスイ
ッチングされ、転流ダイオード３、チョークコイル４、
コンデンサ５で平滑される。インバータ用トランジスタ
７，８は、パルス信号ｄ，ｅで交互に駆動され、ＤＣ電
源回路１１の直流出力電圧ｇを交流に変換する。交流電
圧はトランス９の一次側から二次側に伝達され、整流回
路１０で整流され、負荷１３に印加される。電源オン信
号ａが停止すると、ＤＣ電源制御回路２２インバータ制
御回路２３から出力されていたパルス信号ｃ、ｄ、ｅが
停止し、このことによりＤＣ電源回路１１、インバータ
電源回路６が停止する。ただし、パルス信号ｃ及びｄ、
ｅのパルス信号が停止するまでにそれぞれ時間ｔ３、ｔ
４を要する（図４参照）。
【０００５】
【発明が解決しようとする課題】上述した従来のスイッ
チング電源回路では、電源回路の投入時にＤＣ電源回路
１１とインバータ電源回路６が同時に動作を開始するの
で、インバータ用トランジスタ７，８を駆動するパルス
信号ｄ，ｅのパルス幅が一定のパルス幅に安定する前に
トランス９のセンタータップにＤＣ電源回路の出力電圧
ｇが印加されるために、トランス９に不平衡な励磁電流
が流れて逆起電力を生じ、それがサージ電圧としてイン
バータ用トランジスタ７，８に印加される。一方、電源
回路の遮断時にＤＣ電源回路１とインバータ電源回路６
とが同時に動作を停止するために、電源遮断直後にコン
デンサ５はＤＣ電源回路の出力電圧ｇで充電されてお
り、トランジスタ２，７，８，ダイオード３の漏れ電流
により徐々に放電する。従って、コンデンサ５が完全に
放電されていない状態で電源回路が再投入され、インバ
ータ用トランジスタ７，８が動作し始めれと、トランス
９に上述の場合よりもさらに大きな逆起電力が生じ、大
きなサージ電圧がインバータ用トランジスタ７，８に印
加される。これらのサージ電圧のために、インバータ用
トランジスタ７，８には電源回路の投入時の、定常状態
に比べて高い電圧に耐え得る素子を必要とするという欠
点があった。
チング電源回路では、電源回路の投入時にＤＣ電源回路
１１とインバータ電源回路６が同時に動作を開始するの
で、インバータ用トランジスタ７，８を駆動するパルス
信号ｄ，ｅのパルス幅が一定のパルス幅に安定する前に
トランス９のセンタータップにＤＣ電源回路の出力電圧
ｇが印加されるために、トランス９に不平衡な励磁電流
が流れて逆起電力を生じ、それがサージ電圧としてイン
バータ用トランジスタ７，８に印加される。一方、電源
回路の遮断時にＤＣ電源回路１とインバータ電源回路６
とが同時に動作を停止するために、電源遮断直後にコン
デンサ５はＤＣ電源回路の出力電圧ｇで充電されてお
り、トランジスタ２，７，８，ダイオード３の漏れ電流
により徐々に放電する。従って、コンデンサ５が完全に
放電されていない状態で電源回路が再投入され、インバ
ータ用トランジスタ７，８が動作し始めれと、トランス
９に上述の場合よりもさらに大きな逆起電力が生じ、大
きなサージ電圧がインバータ用トランジスタ７，８に印
加される。これらのサージ電圧のために、インバータ用
トランジスタ７，８には電源回路の投入時の、定常状態
に比べて高い電圧に耐え得る素子を必要とするという欠
点があった。
【０００６】本発明の目的は、電源回路の投入時に、イ
ンバータ用トランジスタに印加されるサージ電圧を抑制
するスイッチング電源制御回路を提供することにある。
ンバータ用トランジスタに印加されるサージ電圧を抑制
するスイッチング電源制御回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明のスイッチング電
源制御回路は、ＤＣ電源回路と、前記ＤＣ電源回路の直
流出力を交流に変換し、トランスの２次元側に伝達する
インバータ電源回路と、前記ＤＣ電源回路にチョッパパ
ルス電圧を供給するＤＣ電源制御回路と、前記インバー
タ電源回路にインバータパルス電圧を供給するインバー
タ制御回路とを備えたスイッチング電源制御回路におい
て、前記ＤＣ電源制御回路と前記インバータ制御回路と
に相異なる電源投入遅延時間、及び相異なる電源遮断遅
延時間を設定する遅延時間設定回路を有する。
源制御回路は、ＤＣ電源回路と、前記ＤＣ電源回路の直
流出力を交流に変換し、トランスの２次元側に伝達する
インバータ電源回路と、前記ＤＣ電源回路にチョッパパ
ルス電圧を供給するＤＣ電源制御回路と、前記インバー
タ電源回路にインバータパルス電圧を供給するインバー
タ制御回路とを備えたスイッチング電源制御回路におい
て、前記ＤＣ電源制御回路と前記インバータ制御回路と
に相異なる電源投入遅延時間、及び相異なる電源遮断遅
延時間を設定する遅延時間設定回路を有する。
【０００８】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例のブロック図、図２は本実
施例を説明するタイミングチャートである。図１におい
て図３の従来のスイッチング電源制御回路と同一の符号
は同一の箇所と機能を有している。
る。図１は本発明の一実施例のブロック図、図２は本実
施例を説明するタイミングチャートである。図１におい
て図３の従来のスイッチング電源制御回路と同一の符号
は同一の箇所と機能を有している。
【０００９】図１において２４は遅延時間設定回路で、
ＤＣ電源制御回路２２、インバータ制御回路２３に、相
異なる投入遅延時間、及び相異なる遮断遅延時間をもっ
た制御信号ｈ、ｉを出力する。図２に示すように、制御
信号ｈは電源オン信号ａの立上がりを投入遅延時間ｔ５
だけ遅らせた信号で、立下がりには遅延時間を持たな
い。信号ｉは電源オン信号ａの立下がりを遮断遅延時間
ｔ６だけ遅らせた信号で、立上がりには遅延時間を持た
ない。ここでｔ５はｔ２より長く、ｔ６はｔ３より充分
長く設定している。電源回路の投入時に、信号ｈの立上
がりが信号ｉよりｔ２以上遅れ、従って、チョッパー用
トランジスタ２を駆動するパルス信号ｃがインバータ用
トランジスタ７，８を駆動するパルス信号ｄ，ｅよりｔ
２以上（すなわち、ｔ５＞ｔ２）遅れて出力し始めるこ
とにより、パルス信号ｄ，ｅのパルス幅が一定のパルス
幅に安定する前にはトランス９のセンタータップに電圧
が印加されない。従ってインバータ用トランジスタ７，
８に大きなサージ電圧が印加されることはない。
ＤＣ電源制御回路２２、インバータ制御回路２３に、相
異なる投入遅延時間、及び相異なる遮断遅延時間をもっ
た制御信号ｈ、ｉを出力する。図２に示すように、制御
信号ｈは電源オン信号ａの立上がりを投入遅延時間ｔ５
だけ遅らせた信号で、立下がりには遅延時間を持たな
い。信号ｉは電源オン信号ａの立下がりを遮断遅延時間
ｔ６だけ遅らせた信号で、立上がりには遅延時間を持た
ない。ここでｔ５はｔ２より長く、ｔ６はｔ３より充分
長く設定している。電源回路の投入時に、信号ｈの立上
がりが信号ｉよりｔ２以上遅れ、従って、チョッパー用
トランジスタ２を駆動するパルス信号ｃがインバータ用
トランジスタ７，８を駆動するパルス信号ｄ，ｅよりｔ
２以上（すなわち、ｔ５＞ｔ２）遅れて出力し始めるこ
とにより、パルス信号ｄ，ｅのパルス幅が一定のパルス
幅に安定する前にはトランス９のセンタータップに電圧
が印加されない。従ってインバータ用トランジスタ７，
８に大きなサージ電圧が印加されることはない。
【００１０】一方、電源回路の遮断時に、信号ｉの立下
がりが信号ｈよりｔ３以上（すなわち、ｔ６＞ｔ３）遅
れ、従って、インバータ用トランジスタ７，８を駆動す
るパルス信号ｄ，ｅがチョッパー用トランジスタ２を駆
動するパルス信号ｃよりｔ６だけ遅れて停止することに
より、コンデンサ５に充電されていた電荷はインバータ
電源回路６を介して負荷１３で消費され、ＤＣ電源の出
力電圧ｇを十分低い値に押えることが出来る。従って、
電源回路が再投入されてもインバータ用トランジスタ
７，８に大きなサージ電圧が印加されることがない。
がりが信号ｈよりｔ３以上（すなわち、ｔ６＞ｔ３）遅
れ、従って、インバータ用トランジスタ７，８を駆動す
るパルス信号ｄ，ｅがチョッパー用トランジスタ２を駆
動するパルス信号ｃよりｔ６だけ遅れて停止することに
より、コンデンサ５に充電されていた電荷はインバータ
電源回路６を介して負荷１３で消費され、ＤＣ電源の出
力電圧ｇを十分低い値に押えることが出来る。従って、
電源回路が再投入されてもインバータ用トランジスタ
７，８に大きなサージ電圧が印加されることがない。
【００１１】
【発明の効果】以上説明したように本発明は、ＤＣ電源
回路とインバータ電源回路とに相異なる投入遅延時間、
及び相異なる遮断遅延時間を設定する遅延時間設定回路
を備えることにより、電源回路の投入時に、インバータ
回路を構成するトランジスタに印加されるサージ電圧を
抑制することができる。したがってインバータ回路を構
成するトランジスタとして、低耐電圧のトランジスタを
使用することができるので、装置の小型化、信頼性の向
上に効果がある。
回路とインバータ電源回路とに相異なる投入遅延時間、
及び相異なる遮断遅延時間を設定する遅延時間設定回路
を備えることにより、電源回路の投入時に、インバータ
回路を構成するトランジスタに印加されるサージ電圧を
抑制することができる。したがってインバータ回路を構
成するトランジスタとして、低耐電圧のトランジスタを
使用することができるので、装置の小型化、信頼性の向
上に効果がある。
【図１】本発明の一実施例のブロック図である。
【図２】本実施例のタイミングチャートである。
【図３】従来のスイッチング電源制御回路のブロック図
である。
である。
【図４】従来例のタイミングチャートである。
１ 制御回路部 ２，７，８ トランジスタ ３ 転流ダイオード ４ チョークコイル ５ コンデンサ ９ トランス １０ 整流回路 １１ 電源回路 １２ ＤＣ電源 １３ 負荷 ２２ ＤＣ電源制御回路 ２３ インバータ制御回路 ２４ 遅延時間設定回路
Claims (2)
- 【請求項１】 ＤＣ電源回路と、前記ＤＣ電源回路の直
流出力を交流に変換し、トランスの２次元側に伝達する
インバータ電源回路と、前記ＤＣ電源回路にチョッパパ
ルス電圧を供給するＤＣ電源制御回路と、前記インバー
タ電源回路にインバータパルス電圧を供給するインバー
タ制御回路とを備えたスイッチング電源制御回路におい
て、前記ＤＣ電源制御回路と前記インバータ制御回路と
に相異なる電源投入遅延時間、及び相異なる電源遮断遅
延時間を設定する遅延時間設定回路を有することを特徴
とするスイッチング電源制御回路。 - 【請求項２】 前記遅延時間設定回路が前記ＤＣ電源回
路への電源投入時間を前記インバータ電源回路への電源
投入時間より所定時間遅延させ、前記インバータ電源回
路の電源遮断時間を前記ＤＣ電源回路の電源遮断時間よ
り所定時間だけ遅延させることを特徴とする請求項１記
載のスイッチング電源制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232733A JPH0576184A (ja) | 1991-09-12 | 1991-09-12 | スイツチング電源制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3232733A JPH0576184A (ja) | 1991-09-12 | 1991-09-12 | スイツチング電源制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0576184A true JPH0576184A (ja) | 1993-03-26 |
Family
ID=16943930
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3232733A Pending JPH0576184A (ja) | 1991-09-12 | 1991-09-12 | スイツチング電源制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0576184A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008148471A (ja) * | 2006-12-12 | 2008-06-26 | Shihen Tech Corp | 高電圧電源装置 |
| JP2012005224A (ja) * | 2010-06-16 | 2012-01-05 | Yokogawa Electric Corp | 絶縁電源装置 |
-
1991
- 1991-09-12 JP JP3232733A patent/JPH0576184A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008148471A (ja) * | 2006-12-12 | 2008-06-26 | Shihen Tech Corp | 高電圧電源装置 |
| JP2012005224A (ja) * | 2010-06-16 | 2012-01-05 | Yokogawa Electric Corp | 絶縁電源装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7345896B2 (en) | Secondary side power supply controller and method therefor | |
| US6373727B1 (en) | Synchronous rectification in a flyback converter | |
| JP5910395B2 (ja) | ドライブ回路 | |
| US11949328B2 (en) | Bootstrap pre-charge circuit in totem-pole power factor correction converter | |
| US7212418B1 (en) | Synchronous rectifier control circuit | |
| JPWO2007032233A1 (ja) | 同期整流型フォワードコンバータ | |
| JP2004173480A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP2002281750A (ja) | スイッチング電源装置 | |
| US10536088B2 (en) | Switched mode power supply controller | |
| US11703550B2 (en) | Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply | |
| JP3346543B2 (ja) | スイッチング電源装置 | |
| JP4717625B2 (ja) | 同期整流回路 | |
| JPH0576184A (ja) | スイツチング電源制御回路 | |
| JP4072664B2 (ja) | 電子機器の電源装置 | |
| JPH10225114A (ja) | 同期整流回路 | |
| JP2001275347A (ja) | 電源装置 | |
| JP2500585B2 (ja) | 電源回路 | |
| JP2006340498A (ja) | インバータ電源装置 | |
| JPH09201057A (ja) | 電源回路 | |
| KR100979939B1 (ko) | 디씨/디씨 컨버터에서의 저전압 차단회로 | |
| JP6529174B2 (ja) | 同期整流ｆｅｔ駆動回路 | |
| JP2005080342A (ja) | 同期整流型スイッチング電源装置 | |
| JP2003333845A (ja) | スイッチング電源装置 | |
| JPH0727832Y2 (ja) | スイッチング電源装置 | |
| JPS63245256A (ja) | 電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000905 |