JPH0575458A - アナログ−デイジタル変換器 - Google Patents
アナログ−デイジタル変換器Info
- Publication number
- JPH0575458A JPH0575458A JP23157291A JP23157291A JPH0575458A JP H0575458 A JPH0575458 A JP H0575458A JP 23157291 A JP23157291 A JP 23157291A JP 23157291 A JP23157291 A JP 23157291A JP H0575458 A JPH0575458 A JP H0575458A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- analog
- circuit
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 素子のばらつきや使用環境に左右されずに、
高い精度で高速で変換する。 【構成】 電圧分圧器１〜６を用いて値の異なる（２N
＋１）個の基準電圧を発生させる手段と、テストスイッ
チ６０を介して接続されたランプ波形発生回路３０を含
むアナログ入力信号を与える手段と、基準電圧とアナロ
グ信号とを比較する（２N ＋１）個の電圧比較器１０〜
１７と、その出力に応じて論理演算を行い２進コ−ドを
発生させる符号変換回路２０と、出力ディジタルコ−ド
から誤りを検出する検出回路４０と、出力が電圧分圧器
１〜６の各接点に接続され、検出回路からの信号で動作
する（２N−１）個からなる数ビットのディジタル−ア
ナログ変換器５０〜５５を備えている。
高い精度で高速で変換する。 【構成】 電圧分圧器１〜６を用いて値の異なる（２N
＋１）個の基準電圧を発生させる手段と、テストスイッ
チ６０を介して接続されたランプ波形発生回路３０を含
むアナログ入力信号を与える手段と、基準電圧とアナロ
グ信号とを比較する（２N ＋１）個の電圧比較器１０〜
１７と、その出力に応じて論理演算を行い２進コ−ドを
発生させる符号変換回路２０と、出力ディジタルコ−ド
から誤りを検出する検出回路４０と、出力が電圧分圧器
１〜６の各接点に接続され、検出回路からの信号で動作
する（２N−１）個からなる数ビットのディジタル−ア
ナログ変換器５０〜５５を備えている。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ−ディジタル
変換器（以下Ａ／Ｄ変換器と称す）、特に電圧分圧器を
用いた分解能の高いＡ／Ｄ変換器に関するものである。
変換器（以下Ａ／Ｄ変換器と称す）、特に電圧分圧器を
用いた分解能の高いＡ／Ｄ変換器に関するものである。
【０００２】
【従来の技術】近年、高速で高分解能のＡ／Ｄ変換器が
映像用や計測器の分野で要求されている。
映像用や計測器の分野で要求されている。
【０００３】以下に、従来のＡ／Ｄ変換器について説明
する。図２は従来のＡ／Ｄ変換器の構成を示すものであ
る。図２に於いて、１〜６は抵抗、１０〜１７は電圧比
較器、２０は符号化回路、７０は入力端子である。
する。図２は従来のＡ／Ｄ変換器の構成を示すものであ
る。図２に於いて、１〜６は抵抗、１０〜１７は電圧比
較器、２０は符号化回路、７０は入力端子である。
【０００４】Ａ／Ｄ変換器の構成として全並列型、直並
列型、デルタ−シグマ変換方式等が一般に挙げられる
が、それぞれの方式には一長一短がある。Ｎ＝１２以上
のＡ／Ｄ変換器の場合、デルタ−シグマ変換方式が一般
的であるが、この方式では高速動作は望めない。また全
並列型、直並列型の方式では、高速動作は可能である
が、電圧比較器の数が全並列型では（２N ＋１）個、直
並列型でも（２M ＋１）個（Ｍは上位ビット数）必要で
ある。
列型、デルタ−シグマ変換方式等が一般に挙げられる
が、それぞれの方式には一長一短がある。Ｎ＝１２以上
のＡ／Ｄ変換器の場合、デルタ−シグマ変換方式が一般
的であるが、この方式では高速動作は望めない。また全
並列型、直並列型の方式では、高速動作は可能である
が、電圧比較器の数が全並列型では（２N ＋１）個、直
並列型でも（２M ＋１）個（Ｍは上位ビット数）必要で
ある。
【０００５】そこで高速動作が可能な前述２つの方式を
使用してＡ／Ｄ変換器を構成した場合について、図２を
参照して次に述べる（但し直並列型は上位ビットを並列
型としている）。
使用してＡ／Ｄ変換器を構成した場合について、図２を
参照して次に述べる（但し直並列型は上位ビットを並列
型としている）。
【０００６】並列型Ａ／Ｄ変換器の構成は、電圧分圧器
１〜６を用いて値の異なる（２N ＋１）個の基準電圧を
発生させ、入力端子７０からのアナログ入力信号と、前
記基準電圧とを比較する２N 個の電圧比較器１０〜１７
と、その出力に応じて論理演算を行い２進コードを発生
させる符号化回路２０と、前記２進コードをそのままも
しくは他の２進コード変換させる論理回路から構成され
ている。
１〜６を用いて値の異なる（２N ＋１）個の基準電圧を
発生させ、入力端子７０からのアナログ入力信号と、前
記基準電圧とを比較する２N 個の電圧比較器１０〜１７
と、その出力に応じて論理演算を行い２進コードを発生
させる符号化回路２０と、前記２進コードをそのままも
しくは他の２進コード変換させる論理回路から構成され
ている。
【０００７】以上のように構成されたＡ／Ｄ変換器につ
いて、以下その動作について説明する。
いて、以下その動作について説明する。
【０００８】まず、電圧分圧器１〜６によって（２N −
１）個に分圧された電圧（基準電圧のピーク電圧とボト
ム電圧間の２N 分の１）が、各電圧比較器１０〜１７の
片方の入力に常に与えられる。また前記電圧比較器１０
〜１７の他方の入力には、入力端子７０からのアナログ
入力信号が与えられる。
１）個に分圧された電圧（基準電圧のピーク電圧とボト
ム電圧間の２N 分の１）が、各電圧比較器１０〜１７の
片方の入力に常に与えられる。また前記電圧比較器１０
〜１７の他方の入力には、入力端子７０からのアナログ
入力信号が与えられる。
【０００９】アナログ入力信号が与えられた場合、各電
圧比較器１０〜１７は前記分圧された電圧と入力信号を
比較し、その結果に応じてディジタル信号を出力し、符
号化回路２０において２進コード化される。この２進コ
ードは通常グレイコードであり、ディジタル出力コード
として出力された場合には若干使いづらい点がある。そ
こでグレイコードからバイナリコードへ変換するため、
コード変換論理回路（図示せず）でバイナリコードに変
換して出力する。
圧比較器１０〜１７は前記分圧された電圧と入力信号を
比較し、その結果に応じてディジタル信号を出力し、符
号化回路２０において２進コード化される。この２進コ
ードは通常グレイコードであり、ディジタル出力コード
として出力された場合には若干使いづらい点がある。そ
こでグレイコードからバイナリコードへ変換するため、
コード変換論理回路（図示せず）でバイナリコードに変
換して出力する。
【００１０】Ａ／Ｄ変換器の重要な特性として、直線性
誤差が挙げられる。この誤差はＡ／Ｄ変換器の単調性を
表すもので、与えられたアナログ入力電圧に対するディ
ジタルコードの期待値との誤差を示すものである。この
誤差を抑えるためには、電圧比較器１０〜１７の入力部
をバイポ−ラトランジスタで構成するのが一般的であ
る。これはバイポ−ラトランジスタのベ−ス・エミッタ
間電圧（ＶBE）のばらつきがＣＭＯＳトランジスタに比
べ約１０分の１と小さく、前述の誤差を小さくできるた
めである。
誤差が挙げられる。この誤差はＡ／Ｄ変換器の単調性を
表すもので、与えられたアナログ入力電圧に対するディ
ジタルコードの期待値との誤差を示すものである。この
誤差を抑えるためには、電圧比較器１０〜１７の入力部
をバイポ−ラトランジスタで構成するのが一般的であ
る。これはバイポ−ラトランジスタのベ−ス・エミッタ
間電圧（ＶBE）のばらつきがＣＭＯＳトランジスタに比
べ約１０分の１と小さく、前述の誤差を小さくできるた
めである。
【００１１】
【発明が解決しようとする課題】しかしながら上記従来
例で、電圧比較器１０〜１７の入力部にバイポ−ラトラ
ンジスタを使用した場合、ベ−ス電流がわずかではある
が流れることになる。つまり電圧分圧器１〜６から電圧
比較器１０〜１７へ電流が流れ、その結果分圧された各
電圧間は（ベ−ス電流×抵抗値）の電圧差が生じ、この
電圧差により前述の直線性誤差が発生する。そこで従来
は、そのベ−ス電流を補うために補正回路を付加して対
策を行っていた。また、前述のベース電流の他に、各電
圧比較器１０〜１７のトランジスタのＶBEのばらつき、
基準抵抗のばらつきによる直線性誤差の発生は従来では
補正できないままであった。
例で、電圧比較器１０〜１７の入力部にバイポ−ラトラ
ンジスタを使用した場合、ベ−ス電流がわずかではある
が流れることになる。つまり電圧分圧器１〜６から電圧
比較器１０〜１７へ電流が流れ、その結果分圧された各
電圧間は（ベ−ス電流×抵抗値）の電圧差が生じ、この
電圧差により前述の直線性誤差が発生する。そこで従来
は、そのベ−ス電流を補うために補正回路を付加して対
策を行っていた。また、前述のベース電流の他に、各電
圧比較器１０〜１７のトランジスタのＶBEのばらつき、
基準抵抗のばらつきによる直線性誤差の発生は従来では
補正できないままであった。
【００１２】例えば１２ビット、アナログ入力２Ｖフル
スケールのＡ／Ｄ変換器を構成しようとした場合、１Ｌ
ＳＢ（最小ステップ電圧）の電位差が約０.５ ｍＶ以下
になるため従来の補正回路では十分に校正できず、また
ＶBEや抵抗のばらつきによる直線性誤差の発生が無視で
きない程大きいという欠点を有していた。
スケールのＡ／Ｄ変換器を構成しようとした場合、１Ｌ
ＳＢ（最小ステップ電圧）の電位差が約０.５ ｍＶ以下
になるため従来の補正回路では十分に校正できず、また
ＶBEや抵抗のばらつきによる直線性誤差の発生が無視で
きない程大きいという欠点を有していた。
【００１３】本発明は上記補正回路だけでは補正しきれ
なかったベース電流の影響や素子のばらつきに対して
も、その場の使用条件に対応してフレキシブルに且つほ
ぼ完全に直線性誤差の補正ができる優れたＡ／Ｄ変換器
を提供することを目的とする。
なかったベース電流の影響や素子のばらつきに対して
も、その場の使用条件に対応してフレキシブルに且つほ
ぼ完全に直線性誤差の補正ができる優れたＡ／Ｄ変換器
を提供することを目的とする。
【００１４】
【課題を解決するための手段】この目的を達成するため
に本発明のＡ／Ｄ変換器は、電圧分圧器を用いて、値の
異なる（２N ＋１）個の基準電圧を発生させる手段と、
テストスイッチを介してランプ波形発生回路を備えたア
ナログ入力信号を与える手段と、前記基準電圧と前記ア
ナログ信号とを比較する（２N ＋１）個の電圧比較器
と、その出力に応じて論理演算を行い２進コードを発生
させる符号化回路と、出力ディジタルコードから誤りを
検出する検出回路と、出力が電圧分圧器の各接点に接続
された前記検出回路からの信号で動作する（２N −１）
個の数ビットのディジタル−アナログ変換器を備えた構
成を有している。
に本発明のＡ／Ｄ変換器は、電圧分圧器を用いて、値の
異なる（２N ＋１）個の基準電圧を発生させる手段と、
テストスイッチを介してランプ波形発生回路を備えたア
ナログ入力信号を与える手段と、前記基準電圧と前記ア
ナログ信号とを比較する（２N ＋１）個の電圧比較器
と、その出力に応じて論理演算を行い２進コードを発生
させる符号化回路と、出力ディジタルコードから誤りを
検出する検出回路と、出力が電圧分圧器の各接点に接続
された前記検出回路からの信号で動作する（２N −１）
個の数ビットのディジタル−アナログ変換器を備えた構
成を有している。
【００１５】
【作用】この構成によって、テストスイッチがオンの場
合（自己補正モード）、従来のＡ／Ｄ変換に基づいて変
換されたデーターは、Ａ／Ｄ変換器の外には出力され
ず、内部の検出回路に送られる。この時のアナログ入力
は、内蔵のランプ波形発生回路からの理想直線信号であ
り、出力には素子等のばらつきによる直線性誤差を含ん
だディジタルコードが現れる。検出回路によりそのディ
ジタルコードを読み取り、各コードの誤差を検出する。
そして出力が電圧分圧器の各接点に接続された数ビット
の電流加算型ディジタル−アナログ変換器（電流の流入
及び流出のできるもの）に加えられ、誤差を補正するた
めに対応する部分の電圧分圧器の各電圧を変化させる。
この動作は自己補正モード時に行われ、実使用時ではデ
ィジタル−アナログ変換器の入力は自己補正完了時のデ
ーターに固定され、Ａ／Ｄ変換器のアナログ入力信号及
びディジタル出力は通常に入出力される。
合（自己補正モード）、従来のＡ／Ｄ変換に基づいて変
換されたデーターは、Ａ／Ｄ変換器の外には出力され
ず、内部の検出回路に送られる。この時のアナログ入力
は、内蔵のランプ波形発生回路からの理想直線信号であ
り、出力には素子等のばらつきによる直線性誤差を含ん
だディジタルコードが現れる。検出回路によりそのディ
ジタルコードを読み取り、各コードの誤差を検出する。
そして出力が電圧分圧器の各接点に接続された数ビット
の電流加算型ディジタル−アナログ変換器（電流の流入
及び流出のできるもの）に加えられ、誤差を補正するた
めに対応する部分の電圧分圧器の各電圧を変化させる。
この動作は自己補正モード時に行われ、実使用時ではデ
ィジタル−アナログ変換器の入力は自己補正完了時のデ
ーターに固定され、Ａ／Ｄ変換器のアナログ入力信号及
びディジタル出力は通常に入出力される。
【００１６】
【実施例】以下本発明の一実施例におけるアナログ−デ
ィジタル変換器について、図１を参照しながら説明す
る。
ィジタル変換器について、図１を参照しながら説明す
る。
【００１７】図１において、１〜６は抵抗、１０〜１７
は電圧比較器、２０は符号化回路、７０は入力端子、３
０はランプ波形発生回路、４０は誤差検出回路、５０〜
５５はディジタル−アナログ変換器、６０は自己補正回
路切り替えスイッチである。
は電圧比較器、２０は符号化回路、７０は入力端子、３
０はランプ波形発生回路、４０は誤差検出回路、５０〜
５５はディジタル−アナログ変換器、６０は自己補正回
路切り替えスイッチである。
【００１８】すなわち、本実施例は、電圧分圧器を用い
て値の異なる（２N ＋１）個の基準電圧を発生させる手
段１〜６と、テストスイッチ６０を介して接続されたラ
ンプ波形発生回路３０を含むアナログ入力信号を与える
手段と、前記基準電圧と前記アナログ信号とを比較する
（２N ＋１）個の電圧比較器１０〜１７と、その出力に
応じて論理演算を行い２進コードを発生させる符号化回
路２０と、出力ディジタルコードから誤りを検出する誤
差検出回路４０と、出力が電圧分圧器の各接点に接続さ
れ、前記誤差検出回路４０からの信号で動作する（２N
−１）個からなる数ビットのディジタル−アナログ変換
器５０〜５５を備えた構成を有している。
て値の異なる（２N ＋１）個の基準電圧を発生させる手
段１〜６と、テストスイッチ６０を介して接続されたラ
ンプ波形発生回路３０を含むアナログ入力信号を与える
手段と、前記基準電圧と前記アナログ信号とを比較する
（２N ＋１）個の電圧比較器１０〜１７と、その出力に
応じて論理演算を行い２進コードを発生させる符号化回
路２０と、出力ディジタルコードから誤りを検出する誤
差検出回路４０と、出力が電圧分圧器の各接点に接続さ
れ、前記誤差検出回路４０からの信号で動作する（２N
−１）個からなる数ビットのディジタル−アナログ変換
器５０〜５５を備えた構成を有している。
【００１９】本実施例において、従来の同様のＡ／Ｄ変
換に基づいて変換されたデーターは、Ａ／Ｄ変換器の外
には出力されず、内部の誤差検出回路４０に送られる。
この時のアナログ入力は、内蔵のランプ波形発生回路３
０からの理想直線信号であり、出力には素子等のばらつ
きによる直線性誤差を含んだディジタルコードが現れ
る。誤差検出回路４０によりそのディジタルコードを読
み取り、各コードの誤差を検出する。そして出力が電圧
分圧器の各接点に接続された数ビットの電流加算型ディ
ジタル−アナログ変換器（電流の流入及び流出のできる
もの）５０〜５５に加えられ、誤差を補正するために対
応する部分の電圧分圧器の各電圧を変化させる。この動
作を直線性誤差が規定の値になるまで行う。
換に基づいて変換されたデーターは、Ａ／Ｄ変換器の外
には出力されず、内部の誤差検出回路４０に送られる。
この時のアナログ入力は、内蔵のランプ波形発生回路３
０からの理想直線信号であり、出力には素子等のばらつ
きによる直線性誤差を含んだディジタルコードが現れ
る。誤差検出回路４０によりそのディジタルコードを読
み取り、各コードの誤差を検出する。そして出力が電圧
分圧器の各接点に接続された数ビットの電流加算型ディ
ジタル−アナログ変換器（電流の流入及び流出のできる
もの）５０〜５５に加えられ、誤差を補正するために対
応する部分の電圧分圧器の各電圧を変化させる。この動
作を直線性誤差が規定の値になるまで行う。
【００２０】また、内蔵するランプ波形発生回路３０
は、歪のない理想的な波形に近づけることが必要であ
る。
は、歪のない理想的な波形に近づけることが必要であ
る。
【００２１】以上のように本実施例によれば、従来のＡ
／Ｄ変換器にテストスイッチと誤差検出回路及びディジ
タル／アナログ変換器を付け加えることにより、高精度
のアナログ−ディジタル変換器を実現させることができ
る。
／Ｄ変換器にテストスイッチと誤差検出回路及びディジ
タル／アナログ変換器を付け加えることにより、高精度
のアナログ−ディジタル変換器を実現させることができ
る。
【００２２】
【発明の効果】以上のように本発明は従来のＡ／Ｄ変換
器に出力ディジタルコードから誤りを検出させる誤差検
出回路と、その前記誤差検出回路からの信号で動作する
（２N−１）個からなる数ビットのＡ／Ｄ変換器を設け
ることにより、素子のばらつきや使用環境に左右されな
い、高精度且つ高速の変換を行うことができる優れたＡ
／Ｄ変換器を実現できるものである。
器に出力ディジタルコードから誤りを検出させる誤差検
出回路と、その前記誤差検出回路からの信号で動作する
（２N−１）個からなる数ビットのＡ／Ｄ変換器を設け
ることにより、素子のばらつきや使用環境に左右されな
い、高精度且つ高速の変換を行うことができる優れたＡ
／Ｄ変換器を実現できるものである。
【図１】本発明の一実施例におけるアナログ−ディジタ
ル変換器のブロック図
ル変換器のブロック図
【図２】従来のアナログ−ディジタル変換器のブロック
図
図
１〜６ 電圧分圧器を構成する抵抗 １０〜１７ 電圧比較器 ２０ 符号化回路 ３０ ランプ波形発生回路 ４０ 誤差検出回路 ５０〜５５ ディジタル−アナログ変換器 ６０ 自己補正モード用テストスイッチ
Claims (1)
- 【請求項１】電圧分圧器を用いて値の異なる（２N ＋
１）個の基準電圧を発生させる手段と、テストスイッチ
を介して接続されたランプ波形発生回路を含むアナログ
入力信号を与える手段と、前記基準電圧と前記アナログ
信号とを比較する（２N ＋１）個の電圧比較器と、前記
電圧比較器の出力に応じて論理演算を行い２進コードを
発生させる符号化回路と、出力ディジタルコードから誤
りを検出する検出回路と、出力が前記電圧分圧器の各接
点に接続され、前記検出回路からの信号で動作する（２
N−１）個の数ビットのディジタル−アナログ変換器と
を備えたアナログ−ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23157291A JPH0575458A (ja) | 1991-09-11 | 1991-09-11 | アナログ−デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23157291A JPH0575458A (ja) | 1991-09-11 | 1991-09-11 | アナログ−デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0575458A true JPH0575458A (ja) | 1993-03-26 |
Family
ID=16925621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23157291A Pending JPH0575458A (ja) | 1991-09-11 | 1991-09-11 | アナログ−デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0575458A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111455A (ja) * | 1993-10-12 | 1995-04-25 | Nec Corp | テスト機能付並列型ａ／ｄ変換装置 |
-
1991
- 1991-09-11 JP JP23157291A patent/JPH0575458A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111455A (ja) * | 1993-10-12 | 1995-04-25 | Nec Corp | テスト機能付並列型ａ／ｄ変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Van De Plassche et al. | An 8-bit 100-MHz full-Nyquist analog-to-digital converter | |
| US5184130A (en) | Multi-stage A/D converter | |
| US5210537A (en) | Multi-stage A/D converter | |
| US7733258B2 (en) | Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor | |
| EP0070175A2 (en) | Analog-to-digital converters | |
| US4763106A (en) | Flash analog-to-digital converter | |
| US9897635B2 (en) | Sensor circuit | |
| US7042373B2 (en) | Error measuring method for digitally self-calibrating pipeline ADC and apparatus thereof | |
| US20150188557A1 (en) | Semiconductor device | |
| KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
| JP4526919B2 (ja) | Ａ／ｄ変換装置 | |
| US7215271B2 (en) | Method and apparatus for forming transient response characteristics | |
| US6288662B1 (en) | A/D converter circuit having ladder resistor network with alternating first and second resistors of different resistance values | |
| US4591830A (en) | Comparator cell for analog-to-digital flash converter | |
| JP2837726B2 (ja) | ディジタル・アナログ変換器 | |
| US5296857A (en) | Digital to analog converter with precise linear output for both positive and negative digital input values | |
| CN113517891B (zh) | 一种应用于数模转换器的线性校准系统和方法 | |
| JPH0575458A (ja) | アナログ−デイジタル変換器 | |
| JPH04314210A (ja) | Ａ／ｄ変換器 | |
| JPH06112824A (ja) | 補間型ａ／ｄ変換器 | |
| US5294929A (en) | Control system for peripheral devices | |
| WO1990003066A1 (en) | Subranging analog-to-digital converter without delay line | |
| JP3255729B2 (ja) | アナログデジタル変換器 | |
| Leme et al. | Error detection and analysis in self-testing data conversion systems employing charge-redistribution techniques | |
| KR20000007224A (ko) | 디지털/아날로그 변환기 테스트 장치 |