JPH0572561A - Active matrix substrate - Google Patents
Active matrix substrateInfo
- Publication number
- JPH0572561A JPH0572561A JP23664591A JP23664591A JPH0572561A JP H0572561 A JPH0572561 A JP H0572561A JP 23664591 A JP23664591 A JP 23664591A JP 23664591 A JP23664591 A JP 23664591A JP H0572561 A JPH0572561 A JP H0572561A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- active matrix
- insulating film
- electrode
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、アクティブマトリクス
表示装置を構成すべく使用されるアクティブマトリクス
基板に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix substrate used for constructing an active matrix display device.
【０００２】[0002]
【従来の技術】上述したアクティブマトリクス基板に
は、スイッチング素子として薄膜トランジスタが設けら
れた構成のものがある。その薄膜トランジスタとして
は、一般に積層構造で作製され、構造上、スタガー型と
逆スタガー型とがある。前者のスタガー型は、絶縁性基
板上に、最初にソース電極とドレイン電極とを同時に形
成し、その上に半導体膜、絶縁膜、ゲート電極を順次形
成して作製され、基板側にソース電極及びドレイン電極
が存在し、基板から離れてゲート電極が存在する構造と
なっている。一方、後者の逆スタガー型は、絶縁性基板
上に、最初にゲート電極を形成し、その上に絶縁膜、半
導体膜を順次形成し、更にその上にソース電極とドレイ
ン電極とを同時に形成して作製され、基板側にゲート電
極が存在し、基板から離れてソース電極及びドレイン電
極が存在する構造となっている。2. Description of the Related Art Some of the above-mentioned active matrix substrates have a structure in which thin film transistors are provided as switching elements. The thin film transistor is generally manufactured in a laminated structure, and there are a stagger type and an inverted stagger type in terms of the structure. The former stagger type is manufactured by first forming a source electrode and a drain electrode on an insulating substrate at the same time, and then sequentially forming a semiconductor film, an insulating film, and a gate electrode on the source electrode and the drain electrode. The structure is such that the drain electrode exists and the gate electrode exists apart from the substrate. On the other hand, in the latter inverted stagger type, a gate electrode is first formed on an insulating substrate, an insulating film and a semiconductor film are sequentially formed thereon, and a source electrode and a drain electrode are simultaneously formed thereon. The gate electrode exists on the substrate side, and the source electrode and the drain electrode exist apart from the substrate.
【０００３】ところで、基板に近い側の最初に形成され
る電極、及びその電極と接続した配線等は、その上の層
をパターン形成する際にエッチング液として使用される
薬品等の酸に対し、耐酸性に優れることが要求され、そ
のためにタンタル（Ｔａ）、クロム（Ｃｒ）等の金属材
料が使用されている。そのような耐酸性金属材料が使用
される部分としては、例えばスタガー型の場合は、ソー
ス電極、ドレイン電極及びソース電極に接続された信号
線とが相当し、逆スタガー型の場合は、ゲート電極と、
それに接続した走査線とが相当する。By the way, the first electrode formed on the side closer to the substrate, the wiring connected to the electrode, and the like are different from the acid such as a chemical used as an etching solution when patterning a layer above the electrode. It is required to have excellent acid resistance, and for that purpose, metal materials such as tantalum (Ta) and chromium (Cr) are used. In the case of the stagger type, for example, the source electrode, the drain electrode, and the signal line connected to the source electrode correspond to the portion where such an acid-resistant metal material is used, and in the case of the inverted stagger type, the gate electrode. When,
It corresponds to the scan line connected to it.
【０００４】しかしながら、上述したアクティブマトリ
クス基板を用いたアクティブマトリクス液晶表示装置に
おいては、大画面化に伴って相互に交差する信号線と走
査線との交点の数が増えることにより、その交点部分で
生じる寄生容量が増加し、また配線長さが長くなるため
に信号の伝送タイミングが遅延するという問題があっ
た。However, in the active matrix liquid crystal display device using the above-mentioned active matrix substrate, the number of intersections of the signal lines and the scanning lines intersecting each other increases with the increase in screen size, so that the intersections of the intersections are increased. There is a problem that a signal transmission timing is delayed due to an increase in generated parasitic capacitance and an increase in wiring length.
【０００５】かかる問題を解消するためには、配線材料
を低抵抗化して信号の遅延を抑制する必要があり、アル
ミニウム（Ａｌ）、モリブデン（Ｍｏ）などの低抵抗材
料を使用することが考えられる。しかし、これらの低抵
抗材料を使用した場合には、薄膜トランジスタの製造プ
ロセスでエッチング液として用いられる弗酸、或は弗酸
と硝酸との混合液により容易にエッチングされてしま
う。In order to solve such a problem, it is necessary to reduce the resistance of the wiring material to suppress the signal delay, and it is conceivable to use a low resistance material such as aluminum (Al) or molybdenum (Mo). .. However, when these low resistance materials are used, they are easily etched by hydrofluoric acid or a mixed solution of hydrofluoric acid and nitric acid used as an etching solution in the manufacturing process of the thin film transistor.
【０００６】そこで、低抵抗材料からなる電極や配線を
保護するために、その電極や配線の上を上述のような耐
酸性材料で覆う構造とすることが考えられる。そのよう
な構造のアクティブマトリクス液晶表示装置の一例とし
ては、図８（図１１のＣ−Ｃ線による断面図）、図９
（図１１のＤ−Ｄ線による断面図）、図１０及び図１１
に示すものが相当する。アクティブマトリクス液晶表示
装置は、図８及び図９に示すように下側のアクティブマ
トリクス基板１００と上側の対向基板１２０との間に、
液晶１１３を挟んで構成される。Therefore, in order to protect the electrodes and wirings made of a low resistance material, it is conceivable that the electrodes and wirings are covered with the above-mentioned acid resistant material. As an example of the active matrix liquid crystal display device having such a structure, FIG. 8 (cross-sectional view taken along the line CC of FIG. 11), FIG.
(Cross-sectional view taken along line D-D of FIG. 11), FIG. 10 and FIG.
The ones shown in are equivalent. As shown in FIGS. 8 and 9, the active matrix liquid crystal display device includes a lower active matrix substrate 100 and an upper counter substrate 120.
The liquid crystal 113 is sandwiched between them.
【０００７】このアクティブマトリクス基板１００は、
ガラス基板１０１上に、ガラスの耐酸性を向上させるべ
くＴａ2Ｏ5等からなる保護膜１０２を形成し、図１１に
示すようにその上に２層構造をした複数の走査線１１４
が横方向に形成されている。この走査線１１４は、図８
に示すように下層配線１０３が低抵抗材料であるＡｌや
Ｍｏ等からなり、上層配線１０４が耐酸性に優れたＴａ
やＣｒ等からなる。更に、ガラス基板１０１の上には、
図１０及び図１１に示すように上記走査線１１４と平行
に蓄積容量用配線１１５が形成され、前記走査線１１４
とは交差する状態で、チタン（Ｔｉ）、Ａｌ又はＭｏ等
からなる信号線１１６が形成されている。上記走査線１
１４と信号線１１６とで囲まれた領域内には、絵素電極
１１７がマトリクス状に配置され、それぞれの絵素電極
１１７には非晶質シリコンや多結晶シリコン等を用いた
スイッチング素子としての薄膜トランジスタ１１８が接
続されている。The active matrix substrate 100 is
A protective film 102 made of Ta 2 O 5 or the like is formed on a glass substrate 101 to improve acid resistance of the glass, and a plurality of scanning lines 114 having a two-layer structure are formed on the protective film 102 as shown in FIG.
Are formed in the lateral direction. This scanning line 114 is shown in FIG.
As shown in FIG. 3, the lower wiring 103 is made of a low resistance material such as Al or Mo, and the upper wiring 104 is Ta excellent in acid resistance.
And Cr. Furthermore, on the glass substrate 101,
As shown in FIGS. 10 and 11, the storage capacitor wiring 115 is formed in parallel with the scanning line 114, and the scanning line 114 is formed.
A signal line 116 made of titanium (Ti), Al, Mo, or the like is formed in a state intersecting with. Scanning line 1
Pixel electrodes 117 are arranged in a matrix in a region surrounded by 14 and the signal line 116, and each pixel electrode 117 serves as a switching element using amorphous silicon, polycrystalline silicon, or the like. The thin film transistor 118 is connected.
【０００８】この薄膜トランジスタ１１８の部分では、
図９に示すように保護膜１０２で覆われたガラス基板１
０１上に、下層配線１０３、上層配線１０４、窒化シリ
コンＳｉＮxや酸化ケイ素ＳｉＯ2等からなる絶縁膜１０
５、真性半導体非晶質シリコンａ−Ｓｉ（ｉ）や多結晶
シリコン等からなる半導体層１０６、窒化シリコンＳｉ
Ｎxや酸化ケイ素ＳｉＯ2等からなるチャンネル保護膜１
０７がこの順に形成され、更に２つに分断されてｎ型半
導体非晶質シリコンａ−Ｓｉ（ｎ+）層１０８、１０８
が形成されている。各ｎ型半導体非晶質シリコンａ−Ｓ
ｉ（ｎ+）層１０８、１０８の上には、Ｔｉ、Ａｌ又は
Ｍｏ等からなるソース電極９ａ及びドレイン電極９ｂが
形成され、ドレイン電極９ｂと接続してＩＴＯ等からな
る絵素電極１１０が形成されてａ−Ｓｉ形薄膜トランジ
スタが構成される。ソース電極１０９ａは信号線１１６
に接続されており、信号線１１６はソース電極１０９ａ
と同一の材料からなる。At the portion of the thin film transistor 118,
A glass substrate 1 covered with a protective film 102 as shown in FIG.
01, the lower layer wiring 103, the upper layer wiring 104, the insulating film 10 made of silicon nitride SiN x , silicon oxide SiO 2 or the like.
5, semiconductor layer 106 made of intrinsic semiconductor amorphous silicon a-Si (i) or polycrystalline silicon, silicon nitride Si
Channel protective film 1 made of N x or silicon oxide SiO 2
07 are formed in this order, and further divided into two n-type semiconductor amorphous silicon a-Si (n + ) layers 108, 108.
Are formed. Each n-type semiconductor amorphous silicon aS
A source electrode 9a and a drain electrode 9b made of Ti, Al, Mo, or the like are formed on the i (n + ) layers 108, 108, and a pixel electrode 110 made of ITO or the like is formed in connection with the drain electrode 9b. Then, an a-Si thin film transistor is formed. The source electrode 109a is a signal line 116
The signal line 116 is connected to the source electrode 109a.
Made of the same material as.
【０００９】このように構成された基板１０１の上に
は、窒化シリコンＳｉＮx等からなる保護膜１１１、及
び配向膜１１２が形成されている。A protective film 111 made of silicon nitride SiN x or the like, and an alignment film 112 are formed on the substrate 101 thus constructed.
【００１０】なお、各層の厚みについては、例えば以下
のようにしている。保護膜１０２は５００〜１００００
オングストローム程度、下層配線１０３は５００〜１０
０００オングストローム、上層配線１０４は５００〜１
００００オングストローム、絶縁膜１０５は５００〜１
００００オングストローム、半導体層１０６は５００〜
３０００オングストローム、チャンネル保護膜１０７は
５００〜１００００オングストローム、ｎ型半導体非晶
質シリコンａ−Ｓｉ（ｎ+）層１０８は１００〜１００
０オングストローム、ソース電極１０９ａ及びドレイン
電極１０９ｂは５００〜１００００オングストローム、
絵素電極１１０は５００〜５０００オングストローム、
保護膜１１１は３０００オングストロームとしている。The thickness of each layer is as follows, for example. The protective film 102 is 500 to 10,000
Approximately angstrom, lower layer wiring 103 is 500 to 10
000 angstrom, upper layer wiring 104 is 500 to 1
0000 angstrom, the insulating film 105 is 500 to 1
0000 angstrom, the semiconductor layer 106 is 500 to
3000 angstrom, the channel protective film 107 is 500 to 10000 angstrom, and the n-type semiconductor amorphous silicon a-Si (n + ) layer 108 is 100 to 100.
0 angstrom, the source electrode 109a and the drain electrode 109b are 500 to 10000 angstrom,
The pixel electrode 110 is 500 to 5000 angstroms,
The protective film 111 has a thickness of 3000 angstroms.
【００１１】このようなアクティブマトリクス基板１０
０と液晶１１３を挟んで対向する対向基板１２０は、図
８及び図９に示すようにガラス基板１２１上に、ＩＴＯ
等からなる対向電極１２４、カラーフィルター１２３、
ブラックストライプ１２２及び配向膜１２５が形成され
ている。Such an active matrix substrate 10
The counter substrate 120, which faces 0 with the liquid crystal 113 in between, is formed on the glass substrate 121 as shown in FIGS.
A counter electrode 124, a color filter 123,
The black stripe 122 and the alignment film 125 are formed.
【００１２】[0012]
【発明が解決しようとする課題】ところで、図１１に示
す従来のアクティブマトリクス基板においては、低抵抗
材料であるＡｌやＭｏ等を使用して走査線１１４が形成
されているので、信号の遅延を防止することが可能とな
る反面、以下の理由により表示画面上に欠陥が発生して
画像品位が著しく低下したものとなっていた。By the way, in the conventional active matrix substrate shown in FIG. 11, since the scanning lines 114 are formed by using a low resistance material such as Al or Mo, a signal delay is caused. Although it can be prevented, a defect occurs on the display screen due to the following reasons and the image quality is remarkably deteriorated.
【００１３】即ち、下層配線１０３として、低抵抗材料
であるＡｌ、Ｍｏを用いているので、下層配線形成時に
おける、パターニング工程でのレジスト膜の形成不良や
エッチング不良などによって、下層配線１０３がプロセ
ス中で剥がれ易く、またＴａ等からなる上層配線１０４
に材質上形成されるピンホールから侵入する弗酸等のエ
ッチング液によって、下層配線１０３がエッチング時に
消失することがある。その結果、走査線１１４を構成す
る下層配線１０３の連続的な消失により列状欠陥が発生
することや、下層配線１０３と上層配線１０４の断差部
ではこの上に重ねる絶縁膜の形成が困難になること、或
はこの断差部にエッチング液が染み込んで溝ができるこ
となどを原因として、絶縁膜１０５等の層間絶縁膜が破
壊されて、走査線１１４と信号線１１６とが短絡する等
の不良が生じ、表示画面上に欠陥が発生する。That is, since Al and Mo, which are low resistance materials, are used as the lower layer wiring 103, the lower layer wiring 103 is processed due to defective formation of the resist film or etching failure in the patterning process when the lower layer wiring is formed. The upper layer wiring 104 made of Ta or the like is easily peeled off.
The lower layer wiring 103 may disappear during etching due to an etching solution such as hydrofluoric acid that enters through a pinhole formed in the material. As a result, columnar defects are generated due to the continuous disappearance of the lower layer wirings 103 forming the scanning lines 114, and it becomes difficult to form an insulating film to be overlaid on the gaps between the lower layer wirings 103 and the upper layer wirings 104. Or the interlayer insulating film such as the insulating film 105 is destroyed due to the etching liquid soaking into the gap to form a groove, and the scanning line 114 and the signal line 116 are short-circuited. Occurs and a defect occurs on the display screen.
【００１４】このような欠陥は、製造工程の改善などに
より減少させることは可能であるが、完全に解消させる
ことは極めて困難であり、このために製品の製造歩留り
が低下し、特にコストの高い大型のアクティブマトリク
ス液晶表示装置では重要な問題となっていた。It is possible to reduce such defects by improving the manufacturing process, but it is extremely difficult to completely eliminate them, and therefore the manufacturing yield of the products is lowered, and the cost is particularly high. This has been an important issue in large active matrix liquid crystal display devices.
【００１５】本発明はこのような従来の問題点を解決す
るものであり、低抵抗であるが耐酸性に弱い金属材料を
走査線又は信号線に用いても、表示画面上に発生する欠
陥を防止して画像品位を向上でき、しかも製造歩留りを
高めることができるアクティブマトリクス基板を提供す
ることを目的とする。The present invention solves the above-mentioned conventional problems. Even if a metal material having a low resistance but a weak acid resistance is used for a scanning line or a signal line, a defect generated on a display screen is not affected. It is an object of the present invention to provide an active matrix substrate that can prevent the image quality and improve the image quality, and further increase the manufacturing yield.
【００１６】[0016]
【課題を解決するための手段】本発明のアクティブマト
リクス基板は、絶縁性基板上に複数の信号線と複数の走
査線とが交差して設けられ、該信号線と走査線とで囲ま
れた各領域に、絶縁膜を挟んで片側にゲート電極が、残
りの片側にソース電極とドレイン電極とが形成された薄
膜トランジスタが、マトリクス状に配設されたアクティ
ブマトリクス基板において、該ゲート電極が基板に近
く、該ソース電極とドレイン電極とが基板から離して形
成され、基板に近い方のゲート電極が耐酸性材料を使用
して島状に形成され、該ゲート電極の一部の上方を通
り、かつ、間に該絶縁膜又は別の絶縁膜を介して該走査
線が低抵抗材料を使用して形成され、間の絶縁膜に設け
たコンタクトホールを介してゲート電極と走査線とが電
気的に接続されており、そのことによって上記目的が達
成される。In the active matrix substrate of the present invention, a plurality of signal lines and a plurality of scanning lines are provided on an insulating substrate so as to intersect with each other and surrounded by the signal lines and the scanning lines. In each of the regions, an active matrix substrate in which a thin film transistor in which a gate electrode is formed on one side with an insulating film interposed and a source electrode and a drain electrode are formed on the remaining one side is arranged in a matrix, and the gate electrode is formed on the substrate The source electrode and the drain electrode are formed close to each other, apart from the substrate, and the gate electrode closer to the substrate is formed in an island shape using an acid resistant material, and passes over a part of the gate electrode, and , The scanning line is formed using a low resistance material through the insulating film or another insulating film, and the gate electrode and the scanning line are electrically connected through a contact hole provided in the insulating film. Connected The above-mentioned object can be achieved by it.
【００１７】また、本発明のアクティブマトリクス基板
は、絶縁性基板上に複数の信号線と複数の走査線とが交
差して設けられ、該信号線と走査線とで囲まれた各領域
に、絶縁膜を挟んで片側にゲート電極が、残りの片側に
ソース電極とドレイン電極とが形成された薄膜トランジ
スタが、マトリクス状に配設されたアクティブマトリク
ス基板において、該ソース電極とドレイン電極とが基板
に近く、該ゲート電極が基板から離して形成され、基板
に近い方のソース電極が耐酸性材料を使用して島状に形
成され、該ソース電極の一部の上方を通り、かつ、間に
該絶縁膜又は別の絶縁膜を介して該信号線が低抵抗材料
を使用して形成され、間の絶縁膜に設けたコンタクトホ
ールを介してソース電極と信号線とが電気的に接続され
ており、そのことによって上記目的が達成される。Further, the active matrix substrate of the present invention is provided with a plurality of signal lines and a plurality of scanning lines intersecting each other on an insulating substrate, and in each region surrounded by the signal lines and the scanning lines, In an active matrix substrate in which a thin film transistor in which a gate electrode is formed on one side with an insulating film sandwiched and a source electrode and a drain electrode are formed on the remaining one side is arranged in a matrix, the source electrode and the drain electrode are formed on the substrate. The gate electrode is formed near and away from the substrate, and the source electrode closer to the substrate is formed in an island shape using an acid-resistant material, and passes over a part of the source electrode, and in between. The signal line is formed by using a low resistance material through an insulating film or another insulating film, and the source electrode and the signal line are electrically connected through a contact hole provided in the insulating film between them. ,this thing Therefore, the above-mentioned object can be achieved.
【００１８】[0018]
【作用】本発明にあっては、薄膜トランジスタが逆スタ
ガー型の場合には耐酸性材料で薄膜トランジスタのゲー
ト電極のみを形成し、その上の絶縁膜にはコンタクトホ
ールを設けておき、このコンタクトホールを介して、絶
縁膜の上の走査線をゲート電極に接続する。このため、
基板に近いゲート電極には耐酸性に優れた材料を使用で
きる。一方、その上の走査線には抵抗値の低い材料を使
用できる。According to the present invention, when the thin film transistor is an inverted stagger type, only the gate electrode of the thin film transistor is formed of an acid resistant material, and a contact hole is provided in the insulating film on the gate electrode. The scan line on the insulating film is connected to the gate electrode via the. For this reason,
A material having excellent acid resistance can be used for the gate electrode close to the substrate. On the other hand, a material having a low resistance value can be used for the scanning line above it.
【００１９】また、薄膜トランジスタがスタガー型の場
合には耐酸性材料で薄膜トランジスタのソース電極を形
成し、その上の絶縁膜にはコンタクトホールを設けてお
き、このコンタクトホールを介して、絶縁膜の上の信号
線をソース電極に接続する。このため、基板に近いソー
ス電極には耐酸性に優れた材料を使用できる。一方、そ
の上の信号線には抵抗値の低い材料を使用できる。When the thin film transistor is a stagger type, the source electrode of the thin film transistor is formed of an acid resistant material, and a contact hole is provided in the insulating film on the source electrode, and the contact hole is formed on the insulating film through the contact hole. Signal line is connected to the source electrode. Therefore, a material having excellent acid resistance can be used for the source electrode close to the substrate. On the other hand, a material having a low resistance value can be used for the signal line thereabove.
【００２０】[0020]
【実施例】本発明の実施例について以下に説明する。EXAMPLES Examples of the present invention will be described below.
【００２１】図３は本実施例のアクティブマトリクス基
板を示す斜視図、図４はそのアクティブマトリクス基板
を示す平面図、図１（図４のＡ−Ａ線による断面図）及
び図２（図４のＢ−Ｂ線による断面図）はそれぞれ本実
施例のアクティブマトリクス基板を備えたアクティブマ
トリクス液晶表示装置を示す。このアクティブマトリク
ス基板は、図１及び図２に示すようにガラス等からなる
絶縁性基板１上の全面にわたり保護膜２が形成されてい
る。この保護膜２は、基板１の耐酸性を向上すべく設け
られ、例えばＴａ2Ｏ5等を使用して膜厚を４０００オン
グストロームとしている。FIG. 3 is a perspective view showing an active matrix substrate of this embodiment, FIG. 4 is a plan view showing the active matrix substrate, FIG. 1 (a sectional view taken along the line AA in FIG. 4) and FIG. 2 (FIG. 4). (A cross-sectional view taken along line BB of FIG. 3) shows an active matrix liquid crystal display device including the active matrix substrate of this embodiment. As shown in FIGS. 1 and 2, the active matrix substrate has a protective film 2 formed on the entire surface of an insulating substrate 1 made of glass or the like. The protective film 2 is provided to improve the acid resistance of the substrate 1, and is made to have a film thickness of 4000 angstroms using, for example, Ta 2 O 5 .
【００２２】上記保護膜２の上には、複数の走査線１４
が縦方向に平行に配線され、これら走査線１４とは交差
する状態で、Ｔｉ、Ａｌ又はＭｏ等からなる複数の信号
線１６が横方向に配線されている。上記走査線１４と信
号線１６とで囲まれた領域内には、ＩＴＯ等からなる絵
素電極１７がマトリクス状に配置され、それぞれの絵素
電極１７にはスイッチング素子としての薄膜トランジス
タ１８が接続されている。上記絵素電極１７と一部対向
する状態で、各走査線１４と平行に蓄積容量用配線１５
が形成され、蓄積容量用配線１５と絵素電極１７との相
対向する部分で蓄積容量部が構成される。A plurality of scanning lines 14 are formed on the protective film 2.
Are laid in parallel in the vertical direction, and a plurality of signal lines 16 made of Ti, Al, Mo or the like are laid in the horizontal direction so as to intersect these scanning lines 14. In a region surrounded by the scanning lines 14 and the signal lines 16, picture element electrodes 17 made of ITO or the like are arranged in a matrix, and a thin film transistor 18 as a switching element is connected to each picture element electrode 17. ing. The storage capacitor wiring 15 is arranged in parallel with each scanning line 14 while partially facing the pixel electrode 17.
Is formed, and the storage capacitor portion is formed by the portion where the storage capacitor wiring 15 and the pixel electrode 17 face each other.
【００２３】上記走査線１４は、図１中の３に相当し、
薄膜トランジスタ１８を構成するゲート電極４の一部の
上を通り、かつ間に絶縁膜５を介して形成されていると
共に、前記絶縁膜５に設けたコンタクトホールを介して
電気的に接続されている。この走査線１４は低抵抗材料
であるＡｌ等からなり、膜厚を３０００オングストロー
ムとしている。上記ゲート電極４は、耐酸性に優れたＴ
ａやＣｒ等を使用して、例えば平面視で矩形状をした島
状に形成され、膜厚を１０００オングストロームとして
いる。また、上記絶縁膜５は、前記ゲート電極４が形成
された基板１上のほぼ全面にわたり形成され、材質には
窒化シリコンＳｉＮxや酸化ケイ素ＳｉＯ2等が使用さ
れ、膜厚は３０００オングストロームとしている。The scanning line 14 corresponds to 3 in FIG.
The thin film transistor 18 passes over a part of the gate electrode 4 and is formed with an insulating film 5 interposed therebetween, and is electrically connected through a contact hole provided in the insulating film 5. .. The scanning line 14 is made of a low resistance material such as Al and has a film thickness of 3000 angstroms. The gate electrode 4 is made of T having excellent acid resistance.
For example, a or Cr is used to form a rectangular island shape in a plan view, and the film thickness is 1000 angstrom. The insulating film 5 is formed on almost the entire surface of the substrate 1 on which the gate electrode 4 is formed, and is made of silicon nitride SiN x , silicon oxide SiO 2 or the like, and has a film thickness of 3000 angstrom. ..
【００２４】図１において、走査線１４（又は３）の右
側には、薄膜トランジスタ１８が形成されている。この
薄膜トランジスタ１８部分は、図２に示すように、前記
保護膜２で覆われた基板１上であって、ゲート電極４の
上方部分に、真性半導体非晶質シリコンａ−Ｓｉ（ｉ）
や多結晶シリコン等からなる半導体層６と、窒化シリコ
ンＳｉＮxや酸化ケイ素ＳｉＯ2等からなるチャンネル保
護膜７とが積層形成されている。半導体層６は膜厚を１
０００オングストロームとしており、チャンネル保護膜
７は膜厚を３０００オングストロームとしている。In FIG. 1, a thin film transistor 18 is formed on the right side of the scanning line 14 (or 3). As shown in FIG. 2, the thin film transistor 18 portion is formed on the substrate 1 covered with the protective film 2 and above the gate electrode 4 in the intrinsic semiconductor amorphous silicon a-Si (i).
A semiconductor layer 6 made of polycrystal silicon or the like and a channel protection film 7 made of silicon nitride SiN x or silicon oxide SiO 2 are laminated. The semiconductor layer 6 has a film thickness of 1
The thickness of the channel protection film 7 is 3000 angstroms.
【００２５】更に、かかる基板１上には、２つに分断さ
れてｎ型半導体非晶質シリコンａ−Ｓｉ（ｎ+）層８
ａ、８ｂが形成されている。ｎ型半導体非晶質シリコン
ａ−Ｓｉ（ｎ+）層８ａ、８ｂは共に膜厚を５００オン
グストロームとしている。各ｎ型半導体非晶質シリコン
ａ−Ｓｉ（ｎ+）層８ａと８ｂとの上には、Ｔｉ、Ａｌ
又はＭｏ等からなるソース電極９ａ及びドレイン電極９
ｂが形成されている。ソース電極９ａ及びドレイン電極
９ｂは、共に膜厚を３０００オングストロームとしてい
る。Further, on the substrate 1, the n-type semiconductor amorphous silicon a-Si (n + ) layer 8 is divided into two pieces.
a and 8b are formed. Both the n-type semiconductor amorphous silicon a-Si (n + ) layers 8a and 8b have a film thickness of 500 Å. On each of the n-type semiconductor amorphous silicon a-Si (n + ) layers 8a and 8b, Ti, Al
Alternatively, the source electrode 9a and the drain electrode 9 made of Mo or the like.
b is formed. Both the source electrode 9a and the drain electrode 9b have a film thickness of 3000 angstrom.
【００２６】ソース電極９ａの上には、ソース電極９ａ
と同一材料からなる信号線１６が形成され、ソース電極
９ａは信号線１６と電気的に接続されている。この信号
線１６と前記走査線１４との交差部分の間には、図５に
示すように、材質が窒化シリコンＳｉＮx等からなり、
膜厚を３０００オングストロームとした絶縁膜１９を形
成した。この絶縁膜１９により、信号線１６と走査線１
４とが短絡するのを防止してある。一方のドレイン電極
９ｂの上からそれを外れた箇所にわたり、ＩＴＯ等から
なる絵素電極１０が形成されており、絵素電極１０とド
レイン電極９ｂとは電気的に接続されている。絵素電極
１０は、膜厚を１０００オングストロームとしている。The source electrode 9a is formed on the source electrode 9a.
A signal line 16 made of the same material is formed, and the source electrode 9a is electrically connected to the signal line 16. Between the intersections of the signal lines 16 and the scanning lines 14, as shown in FIG. 5, the material is silicon nitride SiN x or the like,
An insulating film 19 having a film thickness of 3000 angstrom was formed. With this insulating film 19, the signal line 16 and the scanning line 1
4 and 4 are prevented from short-circuiting. A picture element electrode 10 made of ITO or the like is formed from one drain electrode 9b to a position outside the one, and the picture element electrode 10 and the drain electrode 9b are electrically connected. The pixel electrode 10 has a film thickness of 1000 angstrom.
【００２７】更に、かかる基板１の上には、全面にわた
り窒化シリコンＳｉＮx等からなる保護膜１１、及び配
向膜１２がこの順に形成されている。保護膜１１は、膜
厚を３０００オングストロームとしている。Further, a protective film 11 made of silicon nitride SiN x or the like and an alignment film 12 are formed in this order on the entire surface of the substrate 1. The protective film 11 has a film thickness of 3000 angstrom.
【００２８】以上のように本実施例のアクティブマトリ
クス基板は構成されており、その等か回路としては図６
にされる。この図において、Ｘ1、Ｘ2、…、Ｘn-1、Ｘn
は信号線を示し、Ｙ1、Ｙ2、…、Ｙn-1、Ｙnは走査線
を、Ｚ1、Ｚ2、…、Ｚn-1、Ｚnは蓄積容量用配線をそれ
ぞれ示す。The active matrix substrate of this embodiment is constructed as described above, and its equivalent circuit is shown in FIG.
To be In this figure, X 1 , X 2 , ..., X n-1 , X n
Denotes a signal line, Y 1, Y 2, ... , a Y n-1, Y n scanning lines, Z 1, Z 2, ... , Z n-1, Z n denotes a wiring storage capacitance.
【００２９】一方、このアクティブマトリクス基板と対
向配設される対向基板は、図１及び図２に示すように、
ガラス基板２１上にＩＴＯ等からなる対向電極２４、カ
ラーフィルター２３、ブラックストライプ２２及び配向
膜２５が形成されている。この対向基板と本実施例のア
クティブマトリクス基板との間には、液晶１３が封入さ
れて、アクティブマトリクス液晶表示装置が形成されて
いる。On the other hand, the counter substrate disposed opposite to the active matrix substrate is, as shown in FIGS. 1 and 2,
A counter electrode 24 made of ITO or the like, a color filter 23, a black stripe 22, and an alignment film 25 are formed on a glass substrate 21. A liquid crystal 13 is sealed between the counter substrate and the active matrix substrate of this embodiment to form an active matrix liquid crystal display device.
【００３０】したがって、上述のように構成された本実
施例のアクティブマトリクス基板においては、走査線１
４の上には、ほぼ全面に形成され、このためエッチング
等が不要な保護膜１１及び配向膜１２が形成されるだけ
なので、耐酸性に弱いが低抵抗材料あるＴｉ、Ａｌ又は
Ｍｏ等を走査線１４に使用することができるので、信号
の遅延を防止できる。また、抵抗値が低いため、走査線
１４の幅を狭くすることができ、これにより信号線１６
と交差する面積が小さくなって、寄生容量を小さくでき
る。更に、この走査線１４に対して絶縁膜５と反対側に
あり、基板１に近いゲート電極４が絶縁膜５に形成した
コンタクトホールを介して電気的に接続されるので、ゲ
ート電極４は耐酸性に優れた材料で形成できる。このた
め、ゲート電極４は製造プロセス中に剥がれにくくな
り、又ピンホールの形成がないため消失しにくくなる。
よって、本実施例のアクティブマトリクス基板を使用し
て組み立てた表示装置においては、表示画面上に欠陥が
発生しにくく、画像品位を向上できると共に、製造歩留
りを高めることが可能となる。Therefore, in the active matrix substrate of the present embodiment constructed as described above, the scanning line 1
Since the protective film 11 and the alignment film 12 which are formed on almost the entire surface of the substrate 4 and do not require etching or the like are formed on the film 4, scanning is performed with Ti, Al, Mo or the like, which is a material having low acid resistance but low resistance. Since it can be used for the line 14, signal delay can be prevented. In addition, since the resistance value is low, the width of the scanning line 14 can be narrowed, whereby the signal line 16 can be formed.
The area that intersects with can be reduced, and the parasitic capacitance can be reduced. Further, since the gate electrode 4 on the opposite side of the scanning line 14 from the insulating film 5 and close to the substrate 1 is electrically connected through the contact hole formed in the insulating film 5, the gate electrode 4 is resistant to acid. It can be formed of a material having excellent properties. Therefore, the gate electrode 4 is less likely to be peeled off during the manufacturing process, and is also less likely to disappear because no pinhole is formed.
Therefore, in the display device assembled using the active matrix substrate of the present embodiment, defects are less likely to occur on the display screen, the image quality can be improved, and the manufacturing yield can be increased.
【００３１】なお、上記実施例では走査線１４とゲート
電極４との間の絶縁膜５としては、薄膜トランジスタ１
８のソース電極９ａ及びドレイン電極９ｂと、ゲート電
極４とを絶縁するための絶縁膜５と同じものを使用して
いるが、別に形成した絶縁膜を使用してもよい。In the above embodiment, the thin film transistor 1 is used as the insulating film 5 between the scanning line 14 and the gate electrode 4.
Although the same insulating film 5 for insulating the gate electrode 4 from the source electrode 9a and the drain electrode 9b of No. 8 is used, an insulating film formed separately may be used.
【００３２】また、上記実施例においては薄膜トランジ
スタを逆スタガー型としているが、本発明はこの型の薄
膜トランジスタに限らず、スタガー型の薄膜トランジス
タを備えたアクティブマトリクス基板にも同様に適用で
きる。この場合には、基板１側にソース電極９ａ及びド
レイン電極９ｂが形成され、その上に絶縁膜５を挟んで
ゲート電極４が形成される構成となるが、基板１側のソ
ース電極９ａに耐酸性材料を使用して形成し、このソー
ス電極９ａと電気的に接続し、かつ低抵抗材料を使用し
て信号線１６を形成すればよい。Further, although the thin film transistor is of the inverted stagger type in the above embodiment, the present invention is not limited to this type of thin film transistor, but can be similarly applied to an active matrix substrate having a stagger type thin film transistor. In this case, the source electrode 9a and the drain electrode 9b are formed on the substrate 1 side, and the gate electrode 4 is formed on the source electrode 9a and the drain electrode 9b with the insulating film 5 interposed therebetween. It may be formed by using a conductive material, electrically connected to the source electrode 9a, and forming the signal line 16 by using a low resistance material.
【００３３】更に、上記実施例では図６に示す蓄積容量
を備えた蓄積容量方式のアクティブマトリクス基板に適
用しているが、本発明はこれに限らず、図７に示す付加
容量方式のアクティブマトリクス基板にも同様にして適
用できる。Further, although the above embodiment is applied to the storage capacitor type active matrix substrate having the storage capacitor shown in FIG. 6, the present invention is not limited to this, and the additional capacitance type active matrix shown in FIG. 7 is used. The same can be applied to the substrate.
【００３４】[0034]
【発明の効果】以上のように、本発明による場合は薄膜
トランジスタの電極のうち基板側に近い電極に耐酸性材
料を使用でき、この電極とコンタクトホールを介して接
続する配線に抵抗値の低い材料を使用できるため、耐酸
性に弱いが低抵抗材料を走査線あるいは信号線に用いる
ことが可能となり、走査線あるいは信号線の低抵抗化を
図れる。また、走査線あるいは信号線の配線抵抗値が低
いため、配線の幅を狭くすることができ、これにより走
査線と信号線との交差する面積が小さくなって、寄生容
量を小さくできる。更に、基板側に近い電極に耐酸性材
料を使用しているので、その電極はプロセス中に剥がれ
にくくなり、又ピンホールの形成がないため消失しにく
い。したがって、本発明基板を使用して組み立てた表示
装置においては、表示画面上に欠陥が発生しにくく、画
像品位を向上できると共に、製造歩留りを高めることが
可能となる。As described above, in the case of the present invention, an acid resistant material can be used for the electrode of the thin film transistor, which is closer to the substrate side, and the wiring connected to this electrode through the contact hole has a low resistance value. Therefore, it is possible to use a low resistance material for the scanning line or the signal line, which is weak in acid resistance, so that the resistance of the scanning line or the signal line can be reduced. In addition, since the wiring resistance value of the scanning line or the signal line is low, the width of the wiring can be narrowed, whereby the area where the scanning line and the signal line intersect becomes small and the parasitic capacitance can be reduced. Further, since the acid-resistant material is used for the electrode close to the substrate side, the electrode is less likely to be peeled off during the process, and it is less likely to disappear because no pinhole is formed. Therefore, in a display device assembled using the substrate of the present invention, it is possible to prevent defects from occurring on the display screen, improve the image quality, and increase the manufacturing yield.
【図１】本実施例のアクティブマトリクス基板を使用し
て組み立てたアクティブマトリクス液晶表示装置を示す
断面図（図４のＡ−Ａ線による断面図）。FIG. 1 is a sectional view showing an active matrix liquid crystal display device assembled using the active matrix substrate of the present embodiment (a sectional view taken along the line AA in FIG. 4).
【図２】本実施例のアクティブマトリクス基板を使用し
て組み立てたアクティブマトリクス液晶表示装置を示す
断面図（図４のＢ−Ｂ線による断面図）。FIG. 2 is a sectional view showing an active matrix liquid crystal display device assembled using the active matrix substrate of this embodiment (a sectional view taken along the line BB in FIG. 4).
【図３】本実施例のアクティブマトリクス基板を示す斜
視図。FIG. 3 is a perspective view showing an active matrix substrate of this embodiment.
【図４】本実施例のアクティブマトリクス基板を示す平
面図。FIG. 4 is a plan view showing an active matrix substrate of this embodiment.
【図５】本実施例のアクティブマトリクス基板における
走査線と信号線との交差部分を示す平面図。FIG. 5 is a plan view showing an intersection of a scanning line and a signal line in the active matrix substrate of this embodiment.
【図６】本実施例に係る蓄積容量方式のアクティブマト
リクス基板の等価回路図。FIG. 6 is an equivalent circuit diagram of a storage capacitor type active matrix substrate according to the present embodiment.
【図７】本発明の適用が可能な付加容量方式のアクティ
ブマトリクス基板を示す等価回路図。FIG. 7 is an equivalent circuit diagram showing an additional capacitance type active matrix substrate to which the present invention can be applied.
【図８】従来のアクティブマトリクス基板を使用して組
み立てたアクティブマトリクス液晶表示装置を示す断面
図（図１１のＣ−Ｃ線による断面図）。8 is a sectional view showing an active matrix liquid crystal display device assembled using a conventional active matrix substrate (a sectional view taken along the line CC of FIG. 11).
【図９】従来のアクティブマトリクス基板を使用して組
み立てたアクティブマトリクス液晶表示装置を示す断面
図（図１１のＤ−Ｄ線による断面図）。FIG. 9 is a sectional view showing an active matrix liquid crystal display device assembled using a conventional active matrix substrate (a sectional view taken along line D-D in FIG. 11).
【図１０】従来のアクティブマトリクス基板を示す斜視
図。FIG. 10 is a perspective view showing a conventional active matrix substrate.
【図１１】従来のアクティブマトリクス基板を示す平面
図。FIG. 11 is a plan view showing a conventional active matrix substrate.
１ ガラス基板 ２ 保護膜 ３、１４ 走査線 ４ ゲート電極 ５ 絶縁膜 ６ 半導体層 ７ チャンネル保護膜 ８ａ、８ｂ ｎ型半導体非晶質シリコンａ−Ｓｉ（ｎ
+）層 ９ａ ソース電極 ９ｂ ドレイン電極 １０ 絵素電極 １１ 保護膜 １２ 配向膜 １６ 信号線 １８ 薄膜トランジスタDESCRIPTION OF SYMBOLS 1 Glass substrate 2 Protective film 3,14 Scan line 4 Gate electrode 5 Insulating film 6 Semiconductor layer 7 Channel protective film 8a, 8b n-type semiconductor amorphous silicon a-Si (n
+ ) Layer 9a source electrode 9b drain electrode 10 picture element electrode 11 protective film 12 alignment film 16 signal line 18 thin film transistor
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/12 Ａ 8728−4Ｍ 29/784 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Office reference number FI technical display location H01L 27/12 A 8728-4M 29/784
Claims (2)
線とが交差して設けられ、該信号線と走査線とで囲まれ
た各領域に、絶縁膜を挟んで片側にゲート電極が、残り
の片側にソース電極とドレイン電極とが形成された薄膜
トランジスタが、マトリクス状に配設されたアクティブ
マトリクス基板において、 該ゲート電極が基板に近く、該ソース電極とドレイン電
極とが基板から離して形成され、基板に近い方のゲート
電極が耐酸性材料を使用して島状に形成され、該ゲート
電極の一部の上方を通り、かつ、間に該絶縁膜又は別の
絶縁膜を介して該走査線が低抵抗材料を使用して形成さ
れ、間の絶縁膜に設けたコンタクトホールを介してゲー
ト電極と走査線とが電気的に接続されたアクティブマト
リクス基板。1. A plurality of signal lines and a plurality of scanning lines are provided on an insulating substrate so as to intersect with each other, and a gate is provided on one side with an insulating film interposed in each region surrounded by the signal lines and the scanning lines. In an active matrix substrate in which a thin film transistor in which a source electrode and a drain electrode are formed on the remaining one side is arranged in a matrix, the gate electrode is close to the substrate, and the source electrode and the drain electrode are separated from the substrate. The gate electrodes, which are formed apart from each other and are closer to the substrate, are formed in an island shape by using an acid-resistant material, pass over a part of the gate electrode, and form the insulating film or another insulating film therebetween. An active matrix substrate in which the scanning line is formed using a low resistance material via the contact hole, and the gate electrode and the scanning line are electrically connected via a contact hole provided in an insulating film therebetween.
線とが交差して設けられ、該信号線と走査線とで囲まれ
た各領域に、絶縁膜を挟んで片側にゲート電極が、残り
の片側にソース電極とドレイン電極とが形成された薄膜
トランジスタが、マトリクス状に配設されたアクティブ
マトリクス基板において、 該ソース電極とドレイン電極とが基板に近く、該ゲート
電極が基板から離して形成され、基板に近い方のソース
電極が耐酸性材料を使用して島状に形成され、該ソース
電極の一部の上方を通り、かつ、間に該絶縁膜又は別の
絶縁膜を介して該信号線が低抵抗材料を使用して形成さ
れ、間の絶縁膜に設けたコンタクトホールを介してソー
ス電極と信号線とが電気的に接続されたアクティブマト
リクス基板。2. A plurality of signal lines and a plurality of scanning lines are provided on an insulating substrate so as to intersect with each other, and a gate is provided on one side with an insulating film interposed in each region surrounded by the signal lines and the scanning lines. In an active matrix substrate in which a thin film transistor in which a source electrode and a drain electrode are formed on the remaining one side is arranged in a matrix, the source electrode and the drain electrode are close to the substrate, and the gate electrode is away from the substrate. A source electrode closer to the substrate, which is formed separately, is formed in an island shape using an acid-resistant material, passes over a part of the source electrode, and has the insulating film or another insulating film in between. An active matrix substrate in which the signal line is formed using a low resistance material via the contact hole, and the source electrode and the signal line are electrically connected via a contact hole provided in an insulating film therebetween.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23664591A JPH0572561A (en) | 1991-09-17 | 1991-09-17 | Active matrix substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23664591A JPH0572561A (en) | 1991-09-17 | 1991-09-17 | Active matrix substrate |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0572561A true JPH0572561A (en) | 1993-03-26 |
Family
ID=17003692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23664591A Withdrawn JPH0572561A (en) | 1991-09-17 | 1991-09-17 | Active matrix substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0572561A (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000114534A (en) * | 1998-10-02 | 2000-04-21 | Canon Inc | Photoelectric conversion device |
| KR100262402B1 (en) * | 1997-04-18 | 2000-08-01 | 김영환 | Tft lcd and its fabrication method |
| JP2007500452A (en) * | 2003-05-20 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Field effect transistor configuration and method of manufacturing field effect transistor configuration |
| JP2014186341A (en) * | 2014-05-19 | 2014-10-02 | Semiconductor Energy Lab Co Ltd | Display device |
| JP2016057646A (en) * | 1999-06-02 | 2016-04-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
-
1991
- 1991-09-17 JP JP23664591A patent/JPH0572561A/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100262402B1 (en) * | 1997-04-18 | 2000-08-01 | 김영환 | Tft lcd and its fabrication method |
| US6191835B1 (en) | 1997-04-18 | 2001-02-20 | Hyundai Electronics Industries Co., Ltd. | Thin film transistor liquid crystal display and method for manufacturing the same |
| JP2000114534A (en) * | 1998-10-02 | 2000-04-21 | Canon Inc | Photoelectric conversion device |
| JP2016057646A (en) * | 1999-06-02 | 2016-04-21 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2007500452A (en) * | 2003-05-20 | 2007-01-11 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Field effect transistor configuration and method of manufacturing field effect transistor configuration |
| JP2014186341A (en) * | 2014-05-19 | 2014-10-02 | Semiconductor Energy Lab Co Ltd | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100408793B1 (en) | Active matrix type display device | |
| EP0376437B1 (en) | An active matrix type liquid crystal display | |
| US6259200B1 (en) | Active-matrix display apparatus | |
| US5166816A (en) | Liquid crystal display panel with reduced pixel defects | |
| JPH0814669B2 (en) | Matrix type display device | |
| JP4211855B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP4703258B2 (en) | Thin film transistor substrate and liquid crystal display panel | |
| JPH04313729A (en) | Liquid crystal display device | |
| JP2906470B2 (en) | Active matrix substrate | |
| JPH0572561A (en) | Active matrix substrate | |
| JPH0713180A (en) | Liquid crystal display device | |
| JPS58192090A (en) | Matrix array | |
| JPH06163891A (en) | Thin film transistor | |
| JPH0820643B2 (en) | Active matrix display | |
| KR100635945B1 (en) | Thin film transistor array panel for liquid crystal display and method for manufacturing the same | |
| JPH0659281A (en) | Thin film transistor array and its manufacture | |
| JPH0534717A (en) | Liquid crystal display device and production thereof | |
| JP3083965B2 (en) | Active matrix substrate | |
| JP2000029071A (en) | Array substrate for display device and its production | |
| JP3011210B2 (en) | Active matrix substrate manufacturing method | |
| JP4075220B2 (en) | Display panel and manufacturing method thereof | |
| JPH052189A (en) | Liquid crystal display device | |
| JP3265862B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP3370463B2 (en) | Matrix display device | |
| JPH0675143B2 (en) | Active matrix substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |