JPH0572275A - 試験装置 - Google Patents

Abstract

(57)【要約】 【目的】 簡単に構成でき機能が安定しており、僅かの
スペースしか必要としない試験装置を提供する。 【構成】 切換装置（３）がマイクロリレー（５）を有
し、該マイクロリレーの個々の切換極（４、１０）が試
験路（７）及び夫々の試験路（７）に属し、共通する切
換極（６、９）と集積された支線を介してベース接点バ
ンク（２０）のラスターに配置された接点（Ｐ；パッド
（pads））と接続される。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、多数の異なった試験電
圧もしくは試験ポテンシャルを有しテストモデルの試験
点と切換装置を介して接続される試験路を有する、電子
回路(elektronischen Schaltungen)（テストモデル）
の、特に装備されたプリント基板(Leiterplatten) の機
能試験又は回路内試験（In-Circuit-Test ）のための試
験装置に関するものである。

【０００２】

【従来の技術】上記の種類の試験装置は公知である。該
装置により、例えば電子構成群の製造エラー及び／又は
機能欠陥が診断されることができる。いわゆる機能試験
においては、全電子スイッチもしくは区切ることが可能
な機能ブロック（Funktionsblock) が試験される。回路
内試験により一定のモジュール（Baustein) の機能、す
なわち機構部分又は全回路の構造群の機能が試験可能で
ある。テストモデルは公知の試験装置においては低圧に
保持される。テストモデルの試験点に対する接触(Kenta
ktierug)は特に、個々にテストモデルの試験点モデルに
適当して穴あけされたアダプタ体に保持され、可撓電気
導線を介して試験回路と連結されているスプリングピン
によ行われる。各電気導線はいわゆる試験チャンネルを
示し、該試験チャンネルを介して試験信号が供給され、
もしくは受け入れられることができる。供給される試験
信号は、試験電圧もしくは多数の自由に利用できる異な
った試験電圧もしくは試験ポテンシャルの１つの試験ポ
テンシャルに関するものとすることができる。したがっ
てテストモデルの個々の試験点を個々に試験大きさ及び
／又は供給大きさで供給することが可能である。試験電
圧もしくは試験ポテンシャルは試験信号発生機により形
成される。試験信号発生機は例えば直流電圧、交換電
圧、高周波信号、静的量、動的量、電圧又は電流等を発
生することができる。試験チャンネルを介して又テスト
モデルの測定を行うため、信号が受取られ、特に測定さ
れることができる。各試験点を各試験チャンネルと連結
する可能性が存在するので、切換装置からは複雑なスイ
ッチ形状を実現すべきである。このことは適当に容積の
大きい（周囲の大きい）針金で非常に大きな構造群を必
要とすることになり、非常にコストがかかり、スペース
を必要とする。特に限界的な点は又電磁的適合性(EMV)
、すなわち電磁的入射並びに望まれないクロストーク
（Uebersprechen)にある。

【０００３】

【発明が解決しようとする課題】本発明は、頭初に記載
の種類の試験装置で簡単に構成でき機能が安定してお
り、僅かのスペースしか必要としない試験装置を提供す
ることを課題としている。

【０００４】

【課題を解決するための手段】本発明は上記の課題を、
切換装置がマイクロリレーを有し、該マイクロリレーの
個々の切換極が試験路及び夫々の試験路に属し、共通す
る切換極と集積された支線(Anschlussbahnen) を介して
ベース接点バンク(Grundkontaktfelds) のラスター(Ras
ter)に配置された接点（パッド（pads））と連結されて
いることにより解決した。

【０００５】

【作用及び発明の効果】このことは、切換装置として、
直列的に（direkt) 試験装置のプリント基板(Platine)
の集積された支線を介して接続されることができるの
で、可能である。したがってマイクロリレーはベース接
点バンクの直ぐ近くに配置されるもので、大きな空間を
必要とするケーブルループのない直接接点に延びる電気
接続部が普通の装置の場合のように、形成されることが
できる。マイクロリレーは非常に小さな空間を必要とす
るだけであるので、本発明に係る試験装置は公知の装置
に対しては基本的には小さくされる。「マイクロリレ
ー」という用語で本明細書ではマイクロメカニカルに組
立てられたリレーを示す。製造に費用のかかる針金/ 連
結部(Verdrahtungen/Verbindungen)並びにそれと関連し
ている組立費用及び接続費用を廃止することにより、本
発明に係る試験装置はコスト上好都合に製造可能であ
る。集積された支線は正確に限定された再生可能な通路
に沿って延びるので、電磁的適合性での高い要求が満足
される。マイクロリレーは導電結合の解除を保証し、こ
のことが正確にげていされた状態を導く。リレーの代わ
りにトランジスタ又は他の半導体スイッチを組込む公知
の解決法は、それに対して絶えず、制御回路が主電流回
路に影響し、比較的大きな抵抗が導通状態で存在し、遮
断状態で僅かの電流の流れが残ったままになるという欠
点を有する。

【０００６】マイクロリレーがマイクロリレー切換器と
して形成されるときにはスペースの必要性は更に低減さ
れる。このようなマイクロリレー切換器の共通の切換極
はベース接点バンクの適当する接点と連結されている。
試験信号発生機から供給される信号はマイクロリレー切
換器の個々の切換極に供給される。各切換位置毎に次い
で夫々の選択された試験信号発生機が接点と連結され
る。マイクロリレー切換器の切換位置の数を試験信号発
生機の数より少なくすると、多くのマイクロリレー切換
器が又その共通の切換極と前後して連結されることがで
きる。

【０００７】特にベース接点ループ、ベース接点セグメ
ント又はベース接点モジュールからなるベース接点バン
クが組合わされる。この個々の領域は又共通の周辺電子
機器を有する自主的な（autarke)ユニットに形成するこ
とができるので、１つの領域を廃止した場合に、交換に
より簡単な補充が可能である。特に接点はベース接点バ
ンクを形成するベーススプレートの接点面（パッド(pad
s)) として形成されている。パッドは面ラスタを形成
し、その際パッドは互いに絶縁域により電気的に分離さ
れている。この絶縁は又隆起した絶縁細条として形成さ
れることができるので、溝が形成され、その溝の底面は
接点面により形成される。このような溝はテストモデル
の接点に作用するばね接点ピンに方向性（Ausrichtung)
を与えるので、関連する接点面の接触が絶えず確保され
ている。

【０００８】本発明の好ましい実施例によると、ベース
ペレートループよりなるベースプレートが組合わされ、
夫々ベースプレートループに横に延び試験電子機器を有
するプリント基板（Platinen) に固定されており、その
際各ベースプレートループの集積された支線に関するプ
リント基板の集積された支線と電気的に接続される。適
当する数の接点、特にパッドを有する各ベースプレート
ループにしたがって、関連する周辺電子機器が付設され
ている。これは分離されたプリント基板(Platine) にも
存在する。ベースプレートループとプリント基板(Plati
ne) との間の電気的接続はケーブルの中間接続なしに直
接形成され、そのとき、すでに上記のように、ベースプ
レートの集積された導体トラック(Leiterbahn)が直接ベ
ースプレートループの集積されたトラックとろう付けら
れている特にパッドはトラック域により形成される。

【０００９】単位面積当たりのパッドの数が非常に大き
いためベースプレート細条は特に多層導体板（多層プリ
ント基板）として形成されている。このことは又試験電
子機器を有するプリント基板の場合も同様である。

【００１０】出来るだけ短い導体接続は、マイクロリレ
ーがプリント基板に配置されているときに達成される。

【００１１】マイクロリレーは特に表面実装装置構成部
材(SMD-Bauteile)として形成されることができる。

【００１２】試験信号の準備のために、試験電圧もしく
は試験ポテンシャルを発生する試験信号発生装置のバス
とプリント基板が接続される。

【００１３】切換装置がリレーマトリックスとして、特
にマイクロ・リレーマトリックスとして形成されるとき
に、特に複雑な構造が達成される。

【００１４】エラー又は切換変更を除くために冗長リレ
ー（レダンダンスリレー）が設けられており、該冗長リ
レーはマイクロリレーの欠陥の際の修復目的のために増
加され／及び／又は排除されることができる。この方式
及び態様で又すでに上記の切換変化が実施される。

【００１５】冗長リレーは同様にマイクロリレーとして
形成されることができる。特に冗長リレーは同様にマイ
クロリレー切換器として実施される。

【００１６】リレーマトリックスは特にアドレスデコー
ダによりセレクトされる。この方式及び態様で、ほんの
僅かの信号チャンネルにより多数のマイクロリレーが作
動される。

【００１７】リレーマトリックスには論理的回路、特に
記憶素子が付設されることがてきる。特に状態記憶装置
(Zustandsspeichereinrichtung) を設けることが可能で
ある。これにより、時間的に段状にした、一定のドライ
ブパターン(Ansteuerungsmuster)が達成されるので、時
間的に正確に限定された試験プログラムを経過すること
ができる。

【００１８】多くの試験信号を単一の接点、特にパッド
に供給することを可能にするため、この接点に付属する
多くのリレーが同時に又は時間的にずれて互いに投入も
しくは遮断可能である。個々の試験信号の重なりによ
り、特に複雑な試験信号がテストサンプルに供給され
る。

【００１９】本発明の特別の実施例によると、多くのマ
イクロリレーが１つのリレーマトリックスチップにまと
められ、該リレーマトリックスチップはアドレス可能に
テストコンピュータのデコーダによりドライブ可能(ans
teuerbar) である。

【００２０】本発明の別の形成によると、ベース接点バ
ンクを形成する単一のコンタクト細条、コンタクトセグ
メント又はコンタクトモジュールが互いにシールされた
状態で設けられる。このシールはテストモデルが低圧で
ベース接点バンクにテストの間保持することを可能にす
る。ベース接点バンクとテストモデルとの間には、従っ
て真空もしくは低圧室が作り出される。シールはプレス
されたパッキングにより又は特にペースト状（pastoese
r)の、可塑性(formbarer) のシール材（Abdichtmasse)
により形成されることができる。可塑性のシール材は尚
硬化されない状態で塗りやすく、そして個々のベース接
点細条、ベース接点セグメント、ベース接点モジュール
の間の領域に取り付けられることができる。

【００２１】本発明の別の形態によると、１つ又は多数
のマイクロリレーの、同時に切換え、互いに並列する多
くの接点が適当する高い試験電流の用意のために設けら
れる。多数の互いに並列する接点により、個々の接点の
最大の電流負荷を越えることなしに、適当する大きさの
電流負荷が可能である。

【００２２】更に、単数又は複数のマイクロリレーが基
層の上に配置れることが可能であり、基層は特に機械的
な構造部分を担持する。しかし、同時にこの基層は又電
子的回路、特にゲート回路及び／又はドライブ論理の担
持体とすることもでき。したがって１つの同じ基層が機
械的課題も電気的課題も引き受ける。

【００２３】図面は本発明を多数の実施例に基づき具体
的に説明する。

【００２４】

【実施例】図１の実施例は１つのバス２と接続されてい
る多数の試験信号発生器１を示す。各試験信号発生器１
は切換装置３の単一の切換極４と接続されている。切換
装置３はリレーのスイッチとして、特にマイクロリレー
５（個々には図示しない）のスイッチとして形成され
る。別の切換極６は共通して１つの接点Ｐ_o に通じるの
で、共通切換極として示される。それ故個々の試験信号
発生器１には試験チャンネル７が接続され、該試験チャ
ンネルには切換装置３を介して接点Ｐ_o に通じる。しか
し試験装置は１つだけではなく、多数の、各実施毎に例
えば１万の、接点Ｐo 〜Ｐ_n を有し、すなわち、各接点
Ｐは各試験信号発生器１と接続可能とすべきであるの
で、多数の切換装置３が必要であり、該切換装置は多数
の試験信号発生器の数を有する接点数の製品から生ず
る。このことは莫大な費用を要す。

【００２５】試験装置の機能は本発明の基本ではないの
で、ここでは理解可能にするため短く作動態様に入れこ
まれるべきである。図１の切換装置は試験信号発生器１
から出される試験信号の少なくとも１つを切換装置３の
接続により接点Ｐ_o に導くことを可能にする。そこから
試験信号はアダプタのスプリングタンタクトピンを介し
てテストモデルに導かれる。多くの切換装置３がドライ
ブ（angesteuert)される限り、すなわちそのスイッチが
閉じられる限り、１つの接点に又重ねられた試験信号が
供給される。テストモデル毎に多数の接点Ｐ_o 〜Ｐ_n が
設けられる。その限りでは全体として、１つのテストモ
デルに、例えば定められたプリント基板に、所望の試験
信号を個々に試験接点に供給することが可能であり、し
たがって、機能テスト又は回路内テスト（In-Circuit-T
est)が実施されることができる。同様に、試験装置の接
点に通じる別のスプリングコンタクトピンを介してテス
トモデルの初期信号が受け入れられ、図示しない試験装
置により評価される。試験結果はテストモデルが機能的
に有効であるか又はエラーを有するかを判定される。

【００２６】接点Ｐとテストモデルの試験点との間を連
結するピンアダプタの装着により、特に簡単な接触が可
能である。ピンアダプタは単にテストモデルの試験点ラ
スターを試験装置の接点ラスター（Kontaktraster)と連
結するという課題をもつだけである。このことは、特に
簡単にスプリングピンアダプタを、すなわち、連結のた
めにケーブルを使用しないのではなく、そのアダプタで
は、コンタクトピンの一端が直接テストモデルの試験点
に向かってそして別の端は試験装置の接点に向かって移
動するアダプタを介して行われる。試験装置の接点は特
に狭いラスター( 面ラスター) のベース接点バンクに配
置される。接点は特にいわゆるパッドとして形成されて
いる。特別の実施例によると、パッドは導体トラック面
（Leiterbahnflaechen) により、特に平面図で正方形又
は円形を有するパッドにより形成される。この導体トラ
ック面は集積された接続トラックを介して直接切換装置
3と接続され、したがって特に短く、特に簡単に製造す
べき信号路が形成され、該信号路は単一の小さなインピ
ーダンスを有し、隣のチャンネルへの「クロストーク」
を生じない。切換装置３は本発明によると、マイクロリ
レー５として形成されているので、切換装置はマイクロ
リレーの小さな構造形成により非常に接点Ｐに接近して
配置されることができ、したがって特にコンパクトに構
成され簡単な構造形成が得られる。１つ又は複数のマイ
クロリレーが夫々の付設されたバッドの下側に取り付け
られることは例えば可能である。

【００２７】図２の実施例は図１の実施例とは切換装置
３がマイクロリレー５の簡単なＯＮ−ＯＦＦスイッチに
より形成されるのではなく、マイクロリレースイッチ８
により形成されることで相違している。これに対して、
各マイクロリレースイッチ８の共通の切換極９が関連す
る接点Ｐと連結する。共通の切換極９に付設し、マイク
ロリレー切換器８の切換片の位置毎に共通切換極９と接
続されることができる個々の切換極１０は個々の試験信
号発生器１に接続されている。この方法及び態様で、１
つのＯＮ−ＯＦＦスイッチを有する多数のマイクロリレ
ー５が単一のマイクロリレー切換器８と取替えられるこ
とができる。このことは試験装置の全体回路を更に非常
に簡単にする。

【００２８】図３〜６では以下に、違った切換形態を示
す。

【００２９】個々の試験信号発生器１からくる試験信号
Ｍ（実施例ではＭ０〜Ｍ６３）は試験電圧もしくは試験
ポテンシャル又は試験電流として形成されることができ
る。例えば、直流電圧、交換電圧、高周波信号、特別の
電圧形成（例えば鋸刃）、ダイナミック量等の供給が可
能である。

【００３０】試験信号Ｍはバス２に供給されるので、試
験信号はそこから分配されることができ、すなわち個々
の切換装置３に供給されることができる。

【００３１】図３は更に単に１つの切換部、すなわち個
々の試験信号Ｍの切換装置３を介して１つの接点Ｐ_o へ
の供給のみを示す。切換装置３はリレーマトリックス１
１として形成されている。この切換装置は個々のマイク
ロリレー５を有する。個々のマイクロリレー５の接点は
セレクトラインＳ（Ｓ０〜Ｓ６３）を介して作動され
る。セレクトラインＳはアドレスラインＡに接続されて
いるアドレスデコーダ１２に通じる。アドレスラインＡ
を介してアドレスデコーダのコード化されたセレクト
（ドライブ）は適当するセレクトラインＳが作動され関
連するマイクロリレー５が切換えられることを導く。し
たがって関連試験信号Ｍは接点Ｐ（図３の実施例では接
点Ｐ_o に）供給される。

【００３２】図４は別の実施例を示し、該実施例は図３
の実施例とは、各マイクロリレー５に付加的に１つのレ
ジスタストア１３が付設されることにおいて相違してい
る。各レジスタストア１３はセレクトラインＳを介して
アドレスデコーダ１２と接続されている。この上データ
バスＤと制御ラインＳｔは個々のレジスタストア１３に
通じる。データライン（データバスＤ、データ伝達用制
御ラインＳｔ）へのビットコンビネーションを添えるこ
と及びアドレスラインＡにバイトレジスタのアドレスを
添えるこにより、個々のマイクロリレーの適当する接続
モデル（Durchschaltmuster)が作り出されることがで
き、したがって個々の試験信号Ｍ又は試験信号Ｍの組合
わせが定められた時間モデルで機点Ｐ_o （パッド) に加
えられる。レジスタストア１３はその際状態記憶を可能
にする。

【００３３】図５によると、別の実施例は簡単化を許容
する。図４に示すと同様に、ストアを有するリレーマト
リックス１１が設けられる。確かに接続可能性（Durchs
chaltmoeglichkeit)の低減が存在し、しかも１つの接点
Ｐ当たり１つの試験チャンネルが存在し、すなわち試験
信号Ｍの只１つのみが接点Ｐ_o に接続されることができ
る。これに対してマイクロリレー５の図４の実施例に係
るレジスタストア１３を具備しない、個々のアドレスラ
インＡはアドレスデコーダ１２に供給され、該アドレス
デコーダはビットレジスタ１４に関するものである。特
に６ビットレジスタに関するものである。６ビットレジ
スタ１４はデータバスＤに、そしてデータ伝達部の制御
ラインＳｔに接続される。もしデータバスＤを介して６
ビットアドレス（０……６３）がデータレジスタに書込
まれると、対応する試験信号Ｍが対応するマイクロリレ
ー５を作動することにより接点Ｐに接続される。

【００３４】図６はセレクトラインＳがＯＲスイッチン
グ回路（Oder-Verknuepfungsschaltung)１５に供給され
る別の実施例を示す。ＯＲスイッチング回路１５は２×
６４アドレスライン（セレクトラインＳＡもしくはＳ
Ｂ）を介して第１アドレスデコーダ１６もしくは第２ア
ドレスデコーダ１７と連結される。各アドレスデュータ
１６、１７には１つのビットレジスタ１８と１９はデー
タバスＤ並びに制御ラインｓｔと接続される。特に図６
の実施例は６ビットレジスタ１８、１９と１アウス６４
アドレスデコーダ(1 aus 64-Adressdecoder)１６もしく
は１７に関するものである。図６の回路形成によると、
しかも接続可能性の低減が与えられるが、然し同時に２
つの違った試験信号Ｍが接点Ｐ_o に接続されることがで
きる。「保護ライン測定（Guarded-Line-Measurement)
」所謂可能性が存在する。データバスＤを介して六ビ
ットアドレス（０……６３）がデータレジスタに書き込
まれると、対応する測定チャンネル（試験信号Ｍ）は接
点Ｐ_o におかれる。

【００３５】図７は本発明に係る試験装置についての全
体概略図を示す。個々の接点（Ｐo…Ｐ_n ）はベース接
点バンク２０に組付けられている。特にベース接点バン
クは接点面（パッドPads) からなる面ラスターを有す
る。特にベース接点バンク２０は多層プリント基板とし
て一体に形成されるのではなく、個々の多層プリント基
板領域から組合され、特にベース接点細条から組合わさ
れる。これにより、故障又はエラーの場合に、夫々適当
するベース接点細条のみがそれに関連する周辺電子機器
と交換することが可能である。ベース接点バンク２０の
個々の接点Ｐはリレーマトリックスに接続される。個々
のリレーマトリックスは測定回路２１に通じる測定バス
ＭＢを介して接続される。更にデータバスＤ、アドレス
バスＡ、及びコントロールバスＣはリレーマトリックス
１１の適当する入力もしくは出力とデコーダＤＣに通じ
る。デコーダＤＣは前の実施例に示したアドレスデコー
ダ１２に関するものである。このデコーダはデータバス
を介してコンピュータＣＰと接続される。

【００３６】図８は本発明に係る試験装置の機械的構造
を明らかにする。表面側２３に多数の、定められたレジ
スタに配置された接点面２４（pads) を有するベース接
点細条２２が示されている。この接点面２４は導体トラ
ック部として形成されている。特にベース接点細条は多
層プリント板細条(Mehrlagen-Leiterplattenstreifen)
からなる。ベース接点細条２２の下側には凹部２６が設
けられ、該凹部にベース接点細条２２に対して交叉して
延びるプリント基板２７の上縁２８が差込まれ、そこに
固定される。同様にベース接点細条２２とプリント基板
２７は互いに接着される。このために例えば適当する樹
脂等が凹部２６に取り付けられることができる。ベース
接点細条２２の個々の導体トラックは下側２５で直列状
に配置された接点細条２９に終わっており、該接点細条
はろう付けブリッジ３０を介してプリント基板２７の適
当する接点細条３１と連結される。接点細条２９、３１
は適当する構造部分の導体トラックにより形成される。
プリント基板２７には周辺電子機器、つまり他の物が又
図３〜６に示される電子機器が配置される。特に個々の
接点面２４に付設したマイクロリレー５が適当するプリ
ント基板２７の上に設けられるので、マイクロリレー５
と接点（接点面２４）の図の電気的接続は非常に短く、
集積された導体トラックによ形成される。ベース接点細
条２２の接点面２４（pads) に付設されている全体のマ
イクロリレー5 はマイクロ構造態様により関連プリント
基板２７の上に配置される。特別の実施例によると、個
々のマイクロリレー５がいわゆるリレーマトリックスチ
ップに組合わされていること、すなわち各プリント基板
２７が只１つの又は僅かのリレーマトリックスチップ３
２を有し、その場合この構造部分が切換機能の全体の複
合性を果たすことができる。

【００３７】本発明の実施の状態を示すと以下の如くで
ある。

【００３８】（１） マイクロリレー（５）がマイクロ
リレー切換器（８）として形成されることを特徴とする
請求項１に記載の試験装置。

【００３９】（２） 試験点を接点（Ｐ）と接続するた
めに、ピンアダプタ、特にスプリングピンアダプタがベ
ース接点バンク（２０）、特にベース板と、テストモデ
ルとの間に配置されることを特徴とする請求項１又は前
記第１項に記載の試験装置。

【００４０】（３） ベース接点バンク（２０）がベー
ス接点細条（２２）、ベース接点セグメント又はベース
接点モジュールから組合わされることを特徴とする請求
項１又は前記第１項又は第２項に記載の試験装置。

【００４１】（４） 接点（Ｐ）が接点面（２４；pad
s) としてベース接点バンク（２０）を形成するベース
板に形成されていることを特徴とする請求項１又は前記
第１項〜第３項のいずれか１つに記載の試験装置。

【００４２】（５） ベース板がベース板細条から組合
わされており、該ベース板細条は夫々これに交叉して延
在し、試験電子機器を有するプリント基板（２７）に固
定され、その際各ベース板細条の集積された接続トラッ
クが直接関連するプリント基板（２７）の集積される接
続トラックと電気的に接続されていることを特徴とする
請求項１又は前記第１項〜第４項のいずれか１つに記載
の試験装置。

【００４３】（６） ベース板もしくはベース板細条と
プリント基板（２７）が多層プリント基板（Multilaye
r) として形成されていることを特徴とする請求項１又
は前記第１項〜第５項のいずれか１つに記載の試験装
置。

【００４４】（７） マイクロリレー（５）がプリント
基板（２７）に配置されていることを特徴とする請求項
１又は前記第１項〜第６項のいずれか１つに記載の試験
装置。

【００４５】（８） マイクロリレー（５）が表面実装
構造部分（SMD-Bauteile) として形成されていることを
特徴とする請求項１又は前記第１項〜第７項に記載のい
ずれか１つに記載の試験装置。

【００４６】（９） プリント基板（２７）が試験電
圧、もしくは試験ポテンシャルを発生する試験信号発生
装置のバスと接続されることを特徴とする請求項１又は
前記第１項〜第８項のいずれか１つに記載の試験装置。

【００４７】（10） 切換装置（３）がリレーマトリッ
クス（１１）、特にマイクロリレーマトリックスとして
形成されていることを特徴とする請求項１又は前記第１
項〜第９項のいずれか１つに記載の試験装置。

【００４８】（11） マイクロリレー（５）の欠陥時の
順位のため又は切換変更のために加えるか又は除去され
る冗長リレーを特徴とする請求項１又は前記第１項〜第
１０項のいずれか１つに記載の試験装置。

【００４９】（12） 冗長リレーがマイクロリレー
（５）特にマイクロリレー取替器（８）として形成され
ていることを特徴とする請求項１又は前記第１項〜第１
１項のいずれか１つに記載の試験装置。

【００５０】（13） リレーマトリックス（１１）かア
ドレスデコーダ（１２、１６、１７）によりドライブ可
能であることを特徴とする請求項１又は前記第１項〜第
１２項のいずれか１つに記載の試験装置。

【００５１】（14） リレーマトリックス（１１）が論
理回路、特にストア素子（レジスタストア１３）に付設
されていることを特徴とする請求項１又は前記第１項〜
第１３項のいずれか１つに記載の試験装置。

【００５２】（15） リレーマトリックス（１１）の各
リレーに１つの状態ストア装置が付設されていることを
特徴とする請求項１又は前記第１項〜第１４項のいずれ
か１つに記載の試験装置。

【００５３】（16） １つの接点（Ｐ）に付設する多数
のリレー（マイクロリレー５）が同時に又は時間がずれ
て互いに投入もしくは遮断されることを特徴とする請求
項１又は前記第１項〜第１５項のいずれか１つに記載の
試験装置。

【００５４】（17） ベース接点バンク（２０）を形成
する個々のベース接点細条（２２）、セグメント、又は
モンスタが互いにシールされていることを特徴とする請
求項１又は前記第１項〜第１６項のいずれか１つに記載
の試験装置。

【００５５】（18） シールがプレスされたパッキング
又は可塑性シール材料により形成されていることを特徴
とする請求項１又は前記第１項な〜第で１７項のいずれ
か１つに記載の試験装置。

【００５６】（19） １つ又は複数のマイクロリレー
（５）の同時に切換え、互いに並列な多数の接点が適当
する高試験電流の準備のために設けられることを特徴と
する請求項１又は前記第１項〜第１８項のいずれか１つ
に記載の試験装置。

【００５７】（20） １つ又は複数のマイクロリレー
（５）を収容する基層が同様に電子スイッチの担持体特
にゲースイッチ及び／又はドライブ論理の担持体である
ことを特徴とする請求項１又は前記第１項〜第１９項の
いずれか１つに記載の試験装置。

【図面の簡単な説明】

【図１】試験装置の略図的回路図である。

【図２】図１の回路図の変形である。

【図３】第１実施例による試験装置の回路詳細図であ
る。

【図４】第２実施例による試験装置の回路詳細図であ
る。

【図５】第３実施例による試験装置の回路詳細図であ
る。

【図６】第４実施例に係る試験装置の回路詳細図であ
る。

【図７】試験装置の略ブロック図である。

【図８】ベース板細条に交叉して配置した１つの試験電
子機器を有するプリント基板をもつベース板細条であ
る。

【符号の説明】

３ 切換装置 ４ 切換極 ５ マイクロリレー ６ 切換極 ７ 試験チャンネル Ｐ 接点

Claims (1)

【特許請求の範囲】
1. 【請求項１】 多数の異なった試験電圧もしくは試験ポ
   テンシャルを有しテストモデルの試験点と切換装置を介
   して接続される試験路を有する、電子回路（テストモデ
   ル）の、特に装備されたプリント基板の機能試験又は回
   路内試験（In-Circuit-Test ）のための試験装置におい
   て、 切換装置（３）がマイクロリレー（５）を有し、該マイ
   クロリレーの個々の切換極（４、１０）が試験路（７）
   及び夫々の試験路（７）に属し、共通する切換極（６、
   ９）と集積された支線を介してベース接点バンク（２
   ０）のラスターに配置された接点（Ｐ；パッド（pad
   s））と接続されていることを特徴とする試験装置。