JPH0571098B2 - - Google Patents

Info

Publication number
JPH0571098B2
JPH0571098B2 JP60237097A JP23709785A JPH0571098B2 JP H0571098 B2 JPH0571098 B2 JP H0571098B2 JP 60237097 A JP60237097 A JP 60237097A JP 23709785 A JP23709785 A JP 23709785A JP H0571098 B2 JPH0571098 B2 JP H0571098B2
Authority
JP
Japan
Prior art keywords
video
memory
data
image data
memories
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP60237097A
Other languages
Japanese (ja)
Other versions
JPS6295581A (en
Inventor
Yoshuki Takashima
Tetsuya Kawashima
Shunji Kashino
Yoshitaka Nakagawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NANAO KK
Original Assignee
NANAO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NANAO KK filed Critical NANAO KK
Priority to JP60237097A priority Critical patent/JPS6295581A/en
Publication of JPS6295581A publication Critical patent/JPS6295581A/en
Publication of JPH0571098B2 publication Critical patent/JPH0571098B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Stereoscopic And Panoramic Photography (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は映像表示装置に係り、特には、立体画
像表示装置のように2つのCRT画面に異なつた、
あるいは同一の画像を映し出す映像表示装置に関
する。
DETAILED DESCRIPTION OF THE INVENTION (Industrial Field of Application) The present invention relates to an image display device, and particularly to a video display device that has two different CRT screens, such as a stereoscopic image display device.
Or it relates to a video display device that displays the same image.

(従来の技術) この種の映像表示装置の一例である立体画像表
示装置の構成の概略を第5図に示す。この装置に
は、左目用の画像を映し出すCRT1と、右目用
の画像を映し出すCRT2とがある。これらの
CRT1及び2にそれぞれ与えられる画像データ
は、それぞれ個別に設けられた画像データメモリ
3,4に記憶されている。そして各画像データメ
モリ3,4の画像データは映像制御回路5,6を
介して各CRT1,2に与えられる。
(Prior Art) FIG. 5 shows an outline of the configuration of a three-dimensional image display device, which is an example of this type of video display device. This device includes a CRT 1 that displays images for the left eye and a CRT 2 that displays images for the right eye. these
The image data given to the CRTs 1 and 2 are stored in image data memories 3 and 4 provided separately, respectively. The image data in each image data memory 3 and 4 is provided to each CRT 1 and 2 via video control circuits 5 and 6.

(発明が解決しようとする問題点) しかしながら、このような構成を有する従来例
の場合では、左目用の画像データと右目用の画像
データとをそれぞれ個別の画像データメモリに記
憶しているために、画像メモリの数が増え、その
ために装置の製造コストが高くなるという問題点
がある。
(Problem to be Solved by the Invention) However, in the case of the conventional example having such a configuration, since the image data for the left eye and the image data for the right eye are stored in separate image data memories, However, there is a problem in that the number of image memories increases, which increases the manufacturing cost of the device.

本発明は、このような事情に鑑みてなされたも
のであつて、このような映像表示装置に使用され
ていた2個の映像メモリを1個で済むようにした
映像表示装置を提供することを目的としている。
The present invention has been made in view of the above circumstances, and it is an object of the present invention to provide a video display device in which only one video memory is required instead of the two video memories used in such video display devices. The purpose is

(問題点を解決するための手段) 第1図は、本発明に係る映像表示装置の構成の
概略を示したブロツク図である。
(Means for Solving the Problems) FIG. 1 is a block diagram schematically showing the configuration of a video display device according to the present invention.

即ち、本発明に係る映像表示装置は、映像を映
し出す2つの表示器11,12を備えている。前
記表示器11に対応して1対の映像メモリ13,
14と、表示器12に対応してもう1対の映像メ
モリ15,16とが設けられている。画像データ
メモリ17は、前記映像メモリ13〜16に与え
られるキヤラクタの画像データが記憶されてい
る。また、画像データメモリ17に関連して設け
られる標体メモリ18は、前記画像データメモリ
17に記憶されているキヤラクタを選択するデー
タ、キヤラクタの画面上の位置、キヤラクタの色
などを決定するデータを記憶している。
That is, the video display device according to the present invention includes two displays 11 and 12 that display images. A pair of video memories 13 corresponding to the display device 11,
14, and another pair of video memories 15 and 16 corresponding to the display 12 are provided. The image data memory 17 stores image data of characters given to the video memories 13 to 16. Further, a specimen memory 18 provided in association with the image data memory 17 stores data for selecting the character stored in the image data memory 17, data for determining the position of the character on the screen, the color of the character, etc. I remember.

前記画像データメモリ17及び標体メモリ18
は、スイツチSW1及びSW2を介して映像メモ
リ13,14に接続されるとともに、スイツチ
SW1及びSW3を介して映像メモリ15,16
に接続されている。また、映像メモリ13,14
は、スイツチSW4を介して表示器11に接続さ
れている。映像メモリ15,16はスイツチSW
5を介して表示器12に接続されている。前記ス
イツチSW1〜SW5は、各映像メモリへのデー
タの書き込み・読み出しのタイミングを決定する
データに伝送制御手段を象徴的に示したものであ
る。
The image data memory 17 and the specimen memory 18
are connected to the video memories 13 and 14 via switches SW1 and SW2, and
Video memory 15, 16 via SW1 and SW3
It is connected to the. In addition, video memories 13 and 14
is connected to the display 11 via a switch SW4. Video memories 15 and 16 are switch SWs
It is connected to the display 12 via 5. The switches SW1 to SW5 symbolically represent data transmission control means that determine the timing of writing and reading data into each video memory.

(作 用) 第2図に従つて前記映像表示装置の作用につい
て説明する。
(Function) The function of the video display device will be explained with reference to FIG.

同図aは水平走査線のタイミングを示してい
る。同図bに示すように、スイツチSW1は、1
水平走査期間中の前半において接点に接続し、
その後半において接点に接続している。また、
スイツチSW2及びSW3は、水平走査ごとに接
点と接点とに切り換えられる。スイツチSW
4,5は、前記スイツチSW2,3とは逆に、水
平走査ごとに接点と接点とに切り換えられ
る。
Figure a shows the timing of horizontal scanning lines. As shown in Figure b, the switch SW1 is 1
Connect to the contact in the first half of the horizontal scanning period,
It is connected to the contact point in the latter half. Also,
The switches SW2 and SW3 are switched between contact and contact for each horizontal scan. Switch SW
Contrary to the switches SW2 and SW3, the switches 4 and 5 are switched between a contact point and a contact point for each horizontal scan.

従つて、1水平走査期間の前半に、画像データ
メモリ17及び標体メモリ18から出力された画
像データなどは、スイツチSW1及びSW2を介
して映像メモリ14に与えられ、このメモリに書
き込まれる。一方、前記1水平走査期間の後半
に、画像データメモリ17及び標体メモリ18か
ら出力された画像データなどは、スイツチSW1
及びSW3を介して映像メモリ16に与えられ、
このメモリに書き込まれる。
Therefore, in the first half of one horizontal scanning period, the image data outputted from the image data memory 17 and the specimen memory 18 are applied to the video memory 14 via the switches SW1 and SW2, and written into this memory. On the other hand, the image data etc. output from the image data memory 17 and the specimen memory 18 in the second half of the one horizontal scanning period are transferred to the switch SW1.
and is given to the video memory 16 via SW3,
written to this memory.

また、映像メモリ14,16に書き込みがされ
ている水平走査期間において、映像メモリ13の
映像データがスイツチSW4を介して表示器11
に与えられる。また、この期間において、映像メ
モリ15の映像データがスイツチSW5を介して
表示器12に与えられる。
Also, during the horizontal scanning period when the video memories 14 and 16 are being written, the video data in the video memory 13 is transferred to the display 11 via the switch SW4.
given to. Also, during this period, the video data in the video memory 15 is provided to the display 12 via the switch SW5.

次の水平走査期間においては、スイツチSW2
〜スイツチSW5が切り換わり、映像メモリ1
3,15の書き込みが行なわれるとともに、映像
メモリ14,16の映像データが読み出されて表
示器11,12にそれぞれ与えられる。
In the next horizontal scanning period, switch SW2
~Switch SW5 switches and video memory 1
3 and 15 are written, and the video data in the video memories 14 and 16 is read out and provided to the displays 11 and 12, respectively.

(実施例) 以下、本発明を図面に示す実施例に基づいて詳
細に説明する。第3図は、本発明の実施例に係る
映像表示装置の構成の概略を示したブロツク図で
ある。同図において、第1図と同一部分は同一符
号で示してある。
(Example) Hereinafter, the present invention will be described in detail based on an example shown in the drawings. FIG. 3 is a block diagram schematically showing the configuration of a video display device according to an embodiment of the present invention. In this figure, the same parts as in FIG. 1 are designated by the same reference numerals.

標本メモリ18は、左目表示用の標体メモリと
右目表示用の標体メモリとから構成されている。
標体メモリ18は、画面上のキヤラクタの垂直位
置を決定するデータD1と、映像データメモリ1
7に記憶されている複数のキヤラクタの画像デー
タから、どのキヤラクタの画像データを選択する
かを決定するデータD2と、画面上のキヤラクタ
の色を指定するデータD3と、画面上のキヤラク
タの水平方向の位置を決定するデータD4とを出
力する。これらのデータ出力のタイミングは、デ
ータ伝送制御回路20の制御信号S1によつて定
められる。
The specimen memory 18 is composed of a specimen memory for left eye display and a specimen memory for right eye display.
The object memory 18 contains data D1 that determines the vertical position of the character on the screen, and the video data memory 1.
data D2 for determining which character's image data is to be selected from the plurality of character image data stored in 7; data D3 for specifying the color of the character on the screen; and data D3 for specifying the horizontal direction of the character on the screen. Data D4 determining the position of is output. The timing of these data outputs is determined by the control signal S1 of the data transmission control circuit 20.

前記データD1〜D3は、ラツチ回路31〜3
3にそれぞれ個別に与えられる。データD4は、
水平位置カウンタ41,42にそれぞれ与えられ
る。
The data D1 to D3 are sent to latch circuits 31 to 3.
3 are given separately. Data D4 is
The signals are applied to horizontal position counters 41 and 42, respectively.

ラツチ回路31の出力は、比較演算回路50の
一方入力として与えられる。比較演算回路50の
他方入力として、垂直走査同期パルスVが与えら
れる。この比較演算回路50の出力である垂直ラ
イン信号は、画像データメモリ17の一方入力と
して与えられる。ラツチ回路32の出力は、画像
データメモリ17の他方入力として与えられる。
画像データメモリ17から読み出された画像デー
タは、並列−直列変換回路60に与えられる。並
列−直列変換回路60の出力は、映像メモリ13
〜16にそれぞれ与えられる。また、前記ラツチ
回路33の出力は、映像メモリ13〜16に与え
られる。一方、クロツクパルスCPに応答してカ
ウント動作する水平位置カウンタ41のカウント
出力は、映像メモリ13,15に与えられ、また
同様にクロツクパルスCPに応答してカウント動
作する、もう1つの水平位置カウンタ42のカウ
ンタ出力は映像メモリ14,16に与えられる。
The output of the latch circuit 31 is given as one input of the comparison arithmetic circuit 50. A vertical scanning synchronizing pulse V is applied as the other input of the comparison arithmetic circuit 50. The vertical line signal which is the output of this comparison arithmetic circuit 50 is given as one input of the image data memory 17. The output of the latch circuit 32 is given as the other input of the image data memory 17.
The image data read from the image data memory 17 is provided to a parallel-to-serial conversion circuit 60. The output of the parallel-serial conversion circuit 60 is transmitted to the video memory 13.
~16 respectively. Further, the output of the latch circuit 33 is applied to the video memories 13-16. On the other hand, the count output of the horizontal position counter 41 which performs a counting operation in response to the clock pulse CP is given to the video memories 13 and 15, and the count output of another horizontal position counter 42 which similarly performs a counting operation in response to the clock pulse CP. The counter output is given to video memories 14 and 16.

映像メモリ13,14の映像データは切り換え
回路71にそれぞれ個別に与えられる。切り換え
回路71の出力は、彩色回路18に与えられ、彩
色回路81の出力はCRT11に与えられる。一
方、映像メモリ15,16の映像データは、切り
換え回路72それぞれ個別に与えられる。切り換
え回路72の出力は、彩色回路82に与えられ、
彩色回路82の出力はCRT12に与えられる。
The video data in the video memories 13 and 14 are individually applied to a switching circuit 71, respectively. The output of the switching circuit 71 is given to the coloring circuit 18, and the output of the coloring circuit 81 is given to the CRT 11. On the other hand, the video data in the video memories 15 and 16 is provided to each switching circuit 72 individually. The output of the switching circuit 72 is given to the coloring circuit 82,
The output of the coloring circuit 82 is given to the CRT 12.

次に、この実施例の作用について説明する。 Next, the operation of this embodiment will be explained.

データ伝送制御回路20は、第4図aに示した
水平カウンタ信号Hを与えられることにより、第
4図bに示すデータ出力制御信号S1を標体メモ
リ18に与える。これにより、標体メモリ18の
1水平走査期間の前半において、左目用の標体メ
モリから前記データD1〜D4を出力する。
The data transmission control circuit 20 supplies the data output control signal S1 shown in FIG. 4B to the specimen memory 18 by receiving the horizontal counter signal H shown in FIG. 4A. Thereby, in the first half of one horizontal scanning period of the specimen memory 18, the data D1 to D4 are output from the left eye specimen memory.

ラツチ回路31を介してデータD1を与えられ
た比較演算回路50は、他方入力として与えられ
る垂直カウンタ信号Vの数と、前記データD1と
を比較することに基づき、CRT画面上に映し出
されるキヤラクタの垂直長さを決定する垂直ライ
ン信号を画像データメモリ17に与える。
The comparison circuit 50, which is supplied with the data D1 via the latch circuit 31, determines the character displayed on the CRT screen based on the comparison between the number of vertical counter signals V supplied as the other input and the data D1. A vertical line signal that determines the vertical length is given to the image data memory 17.

また、ラツチ回路32を介して画像データメモ
リ17にデータD2が与えられることにより、
CRT11に表示すべきキヤラクタの画像データ
が選択される。
Furthermore, by providing the data D2 to the image data memory 17 via the latch circuit 32,
Image data of a character to be displayed on the CRT 11 is selected.

このようにして選択されたキヤラクタの画像デ
ータは、並列−直列変換回路60によつてデータ
の配列変換が行なわれた後、映像メモリ13〜1
6に与えられる。このとき、第4図c〜fに示す
ように、各映像メモリ13〜16にデータ伝送制
御回路20から制御信号S2〜S5が与えられて
いる。その結果、同図aに示した1本目の水平走
査期間1Hの前半において、制御信号S3を与え
られている標体メモリ14が書き込み状態にあ
り、映像メモリ16は書き込み禁止の状態にあ
る。したがつて、前記映像データメモリ17から
出力された画像データは映像メモリ14に書き込
まれる。
The image data of the character selected in this manner is subjected to data arrangement conversion by the parallel-to-serial conversion circuit 60, and then is transferred to the video memories 13 to 11.
6 is given. At this time, as shown in FIGS. 4c to 4f, control signals S2 to S5 are applied from the data transmission control circuit 20 to each of the video memories 13 to 16. As a result, in the first half of the first horizontal scanning period 1H shown in FIG. 2A, the specimen memory 14 to which the control signal S3 is applied is in a write state, and the video memory 16 is in a write-inhibited state. Therefore, the image data output from the video data memory 17 is written into the video memory 14.

また、標体メモリ18から出力されたデータD
3は、ラツチ回路33を介してデータ書き込み状
態にある映像メモリ14に与えられる。これによ
り映像メモリ14に書き込まれたキヤラクタに付
けるべき色に関するデータが映像メモリ14に書
き込まれる。
In addition, data D output from the specimen memory 18
3 is applied to the video memory 14 in the data writing state via the latch circuit 33. As a result, data regarding the color to be added to the character written in the video memory 14 is written into the video memory 14.

さらに、標体メモリ18から出力されたデータ
D4を与えられる水平位置カウンタ41及び42
により、CRTに与えられる画像データの水平位
置を決定する。水平位置カウンタ42から出力さ
れた水平アドレスのデータは、前記映像メモリ1
4に与えられる。
Further, horizontal position counters 41 and 42 are provided with data D4 output from the specimen memory 18.
determines the horizontal position of the image data given to the CRT. The horizontal address data output from the horizontal position counter 42 is stored in the video memory 1.
given to 4.

一方、1本目の水平走査期間1Hの後半におい
ては、第4図fに示したように、データ伝送制御
回路20から制御信号S5を与えられている右目
用の映像メモリ16が書き込み状態になり、映像
メモリ14は書き込み禁止状態になる。このと
き、標体メモリ18は右目用のデータD1〜D4
を出力する。したがつて、これらのデータによ
り、画像データメモリ13から選択された右目用
のCRT12に映し出すべきキヤラクタの画像デ
ータや、色データ、水平・垂直アドレスのデータ
が、前述したと同様に映像メモリ16に与えられ
る。
On the other hand, in the second half of the first horizontal scanning period 1H, as shown in FIG. The video memory 14 becomes write-protected. At this time, the specimen memory 18 stores data D1 to D4 for the right eye.
Output. Therefore, with these data, the character image data, color data, and horizontal/vertical address data to be displayed on the CRT 12 for the right eye selected from the image data memory 13 are transferred to the video memory 16 in the same manner as described above. Given.

また、第4図c,eに示すように、映像メモリ
14および映像メモリ16が書き込み状態にある
とき、データ伝送制御回路20から制御信号S
2,S4を個別に与えられている映像メモリ1
3,15は、これらにそれぞれ書き込まれている
映像データの読み取り状態にある。
Further, as shown in FIGS. 4c and 4e, when the video memory 14 and the video memory 16 are in the writing state, the data transmission control circuit 20 sends the control signal S.
2. Video memory 1 given S4 individually
3 and 15 are in the state of reading the video data written therein.

第4図aに示すように、第2本目の水平走査線
2Hが描かれる場合、その前半は、データ伝送制
御回路20から制御信号S2が与えられている映
像メモリ13が書き込み状態になる。したがつ
て、この期間中に出力される左目用の標体メモリ
のデータD1〜D4に基づき、前述したと同様の
左目用の画像データなどが映像メモリ13に書き
込まれる。また、第2本目の水平走査線の後半
は、第4図eに示すように、データ伝送制御回路
20から制御信号S4が与えられている映像メモ
リ15が書き込み状態になり、このメモリに右目
用の画像データなどが書き込まれる。
As shown in FIG. 4a, when the second horizontal scanning line 2H is drawn, the video memory 13 to which the control signal S2 is applied from the data transmission control circuit 20 is in a write state during the first half. Therefore, based on the data D1 to D4 of the left eye object memory output during this period, the same image data for the left eye as described above and the like are written into the video memory 13. In addition, in the latter half of the second horizontal scanning line, as shown in FIG. image data etc. are written.

一方、第2本目の水平走査期間2Hにおいて
は、第4図d,fに示すように、第1本目の水平
走査期間において書き込み状態にあつた左目用の
映像メモリ14と、右目用の映像メモリ16とが
読み出し状態になる。したがつて、前記第1本目
の走査期間に映像メモリ14,16に書き込まれ
たデータは、第2本目の走査期間にこれらのメモ
リから読み出されることになる。前記映像メモリ
14,15から読み出されたデータは、それぞれ
切換回路71,72に個別に与えられる。
On the other hand, during the second horizontal scanning period 2H, as shown in FIG. 16 is in the read state. Therefore, the data written in the video memories 14 and 16 during the first scanning period will be read from these memories during the second scanning period. The data read from the video memories 14 and 15 are individually applied to switching circuits 71 and 72, respectively.

これらの切り換え回路71,72は、第1図に
おけるスイツチSW4,SW5に対応するもので、
データ伝送制御回路20により、第4図gに示す
タイミングで接点の切り換えが行なわれている。
したがつて、第1本目の走査期間1Hでは、映像
メモリ13の映像データと、映像メモリ15との
映像データがそれぞれ読み出される。また、第2
本目の走査期間2Hでは、映像メモリ14の映像
データと、映像メモリ16との映像データとがそ
れぞれ読み出される。以後は、前記と同様に対に
なつている映像メモリの映像データが交互に読み
出される。
These switching circuits 71 and 72 correspond to switches SW4 and SW5 in FIG.
The data transmission control circuit 20 switches the contacts at the timing shown in FIG. 4g.
Therefore, in the first scanning period 1H, the video data in the video memory 13 and the video data in the video memory 15 are respectively read out. Also, the second
In the main scanning period 2H, the video data in the video memory 14 and the video data in the video memory 16 are respectively read out. Thereafter, the video data in the paired video memories are read out alternately in the same manner as described above.

切り換え回路71,72から出力された映像デ
ータは、彩色回路81,82にそれぞれ個別に与
えられる。彩色回路81,82は、映像データ中
の色データを、RGB信号に変換する。そして、
彩色回路81,82の各出力が、CRT11,1
2にそれぞれ個別に与えられることより、所定の
画像が各CRT画面に映し出される。
The video data output from switching circuits 71 and 72 are individually applied to coloring circuits 81 and 82, respectively. Coloring circuits 81 and 82 convert color data in video data into RGB signals. and,
The outputs of the coloring circuits 81 and 82 are connected to the CRTs 11 and 1.
2, a predetermined image is displayed on each CRT screen.

なお、実施例の説明では、立体画像表示装置を
例に採つて説明したが、本発明はこれに限られず
2個のCRTに異なる画像を映し出す種々の映像
表示装置に適用し得るものである。
In the description of the embodiment, a three-dimensional image display device was used as an example, but the present invention is not limited to this and can be applied to various video display devices that display different images on two CRTs.

また、本発明は、1個の画像データメモリ内に
記憶されている複数のキヤラクタから任意のもの
を選び出して、2個のCRTに表示するものであ
るから、2個のCRTには同一あるいは異なる画
像のいずれをも表示できることは勿論である。
Furthermore, since the present invention selects any character from a plurality of characters stored in one image data memory and displays it on two CRTs, the two CRTs may have the same or different characters. Of course, any image can be displayed.

(効 果) 以上のように、本発明に係る映像表示装置は、
1水平走査期間の前半と後半とに別けて画像デー
タメモリの画像データを選択して、2個の表示器
に対応してそれぞれ対になつている映像メモリに
個別に与えるものであり、また、前記対になつて
いる映像メモリは、水平走査ごとに書き込みと読
み出しがそれぞれ交互に行なわれ、それぞれ読み
出された映像データを対応した表示器に個別に与
えている。
(Effects) As described above, the video display device according to the present invention has the following effects:
The image data in the image data memory is selected separately for the first half and the second half of one horizontal scanning period, and is applied individually to the video memories that are paired in correspondence with the two display devices, and Writing and reading are alternately performed on the paired video memories for each horizontal scan, and the read video data is individually provided to the corresponding display.

従つて、本発明によれば、1個の画像データメ
モリによつて2個の表示器に所望の画像を表示す
ることができるので、従来装置のように2個の表
示器に対応して個別に画像メモリを設けていたこ
とに比較して、画像メモリの数が半分になり、そ
れだけ装置を安価に製造することができる。
Therefore, according to the present invention, a desired image can be displayed on two displays using one image data memory, so unlike the conventional device, it is possible to display a desired image on two displays. The number of image memories is halved compared to the case where image memories were provided in the previous model, and the device can be manufactured at a correspondingly lower cost.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明に係る映像表示装置の構成の概
略を示したブロツク図、第2図は第1図に示した
装置の動作タイミング図、第3図は本発明の実施
例の構成の概略を示したブロツク図、第4図は第
3図に示した装置の動作タイミング図、第5図は
従来装置の構成の概略を示したブロツク図であ
る。 11,12…CRT、13〜16…映像メモリ、
17…画像データメモリ、18…標体メモリ。
FIG. 1 is a block diagram showing an outline of the configuration of a video display device according to the present invention, FIG. 2 is an operation timing diagram of the device shown in FIG. 1, and FIG. 3 is a schematic diagram of the configuration of an embodiment of the present invention. 4 is an operational timing diagram of the device shown in FIG. 3, and FIG. 5 is a block diagram showing an outline of the configuration of the conventional device. 11, 12...CRT, 13-16...video memory,
17... Image data memory, 18... Specimen memory.

Claims (1)

【特許請求の範囲】 1 映像を映し出す2つの表示器と、 前記各表示器に対応して1対ずつ設けられて、
前記各表示器に与えられる映像データを記憶する
映像メモリと、 前記各映像メモリに与えられるキヤラクタの画
像データを記憶する画像データメモリと、 前記画像データメモリに記憶されている画像デ
ータを選択するデータ、キヤラクタの画面上の位
置、キヤラクタの色を決定するデータを記憶して
いる標体メモリと、 1水平走査期間中の前半は前記映像メモリの内
の1対の映像メモリに、1水平走査期間中の後半
は前記映像メモリの内の他の1対の映像メモリ
に、前記画像データメモリと標体メモリとのデー
タをそれぞれ個別に与え、また、1水平走査ごと
に前記各対になつた映像メモリから交互に映像デ
ータを読み出して、それらのデータを前記対応す
る表示器に与えるように前記各メモリの制御を行
うデータ伝送制御手段とを具備したことを特徴と
する映像表示装置。
[Scope of Claims] 1. Two display devices for displaying images, one pair provided corresponding to each of the display devices,
a video memory that stores video data given to each of the display devices; an image data memory that stores character image data given to each video memory; and data that selects the image data stored in the image data memory. , a specimen memory storing data for determining the position of the character on the screen and the color of the character, and a pair of video memories among the video memories for the first half of one horizontal scanning period; In the second half of the image memory, the data of the image data memory and the object memory are individually supplied to another pair of image memories among the image memories, and the image data of each pair is transmitted for each horizontal scan. A video display device comprising: data transmission control means for controlling each of the memories so as to read video data alternately from the memory and provide the data to the corresponding display device.
JP60237097A 1985-10-23 1985-10-23 Video display unit Granted JPS6295581A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60237097A JPS6295581A (en) 1985-10-23 1985-10-23 Video display unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60237097A JPS6295581A (en) 1985-10-23 1985-10-23 Video display unit

Publications (2)

Publication Number Publication Date
JPS6295581A JPS6295581A (en) 1987-05-02
JPH0571098B2 true JPH0571098B2 (en) 1993-10-06

Family

ID=17010365

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60237097A Granted JPS6295581A (en) 1985-10-23 1985-10-23 Video display unit

Country Status (1)

Country Link
JP (1) JPS6295581A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006258862A (en) * 2005-03-15 2006-09-28 Fujitsu Ten Ltd Display controller and information processor
JP5374461B2 (en) * 2010-08-13 2013-12-25 株式会社コナミデジタルエンタテインメント Image processing system, image processing apparatus, image processing method, and program

Also Published As

Publication number Publication date
JPS6295581A (en) 1987-05-02

Similar Documents

Publication Publication Date Title
JP2913096B2 (en) Raster scanned video display
US4570158A (en) Horizontal and vertical image inversion circuit for a video display
JPH0426273B2 (en)
JPH0571098B2 (en)
JPS6332392B2 (en)
JPH08202310A (en) Screen driving circuit
JP2506960B2 (en) Display controller
JPH023517B2 (en)
JPH06161409A (en) Look-up table memory rewriting method and display device with look-up table memory
JPS6210727A (en) Display control system
JP3335198B2 (en) Image display circuit
JPH028316B2 (en)
JPS615288A (en) Image display unit for multicolor multiframe
JPS60151693A (en) Graphic display unit
JPH0253797B2 (en)
JPH06118918A (en) Display signal output circuit
JPS61203487A (en) Image memory control system
JPH06100892B2 (en) Computer system display controller
JPH01276196A (en) Image display controller
JPH03105386A (en) Controller for display device
JPS63167392A (en) Display signal processor
JPS5855984A (en) Display unit
JPS63153586A (en) Image display device
JPH0497390A (en) Displaying device
JPS62293291A (en) Image display unit