JPH0569948U - TAB mounting structure - Google Patents
TAB mounting structureInfo
- Publication number
- JPH0569948U JPH0569948U JP009281U JP928192U JPH0569948U JP H0569948 U JPH0569948 U JP H0569948U JP 009281 U JP009281 U JP 009281U JP 928192 U JP928192 U JP 928192U JP H0569948 U JPH0569948 U JP H0569948U
- Authority
- JP
- Japan
- Prior art keywords
- tape carrier
- carrier package
- mounting structure
- wiring board
- printed wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 実装密度の高密度化を図る。
【構成】 アウターリード１４を一辺に集めて配置した
テープキャリアパッケージ１０（１０Ａ〜１０Ｄ）を９
０°ずつずらしてプリント配線板１６上の同じ位置に積
み重ねて最大４段まで実装する。そして、最後にテープ
キャリアパッケージ１０の全周およびアウターリード１
４をシリコン系の封止樹脂１７でコーティングしてい
る。
(57) [Summary] [Purpose] To increase the mounting density. [Structure] The tape carrier package 10 (10A to 10D) in which the outer leads 14 are gathered and arranged on one side is formed into 9 parts.
The printed wiring board 16 is stacked at the same position by being shifted by 0 ° and mounted in a maximum of four stages. And finally, the entire circumference of the tape carrier package 10 and the outer lead 1
4 is coated with a silicon-based sealing resin 17.
Description
【０００１】[0001]
本考案はＴＡＢ実装構造に係わり、特に外部接続端子（以下、アウターリード と称する）を一辺に集めたテープキャリアパッケージを積み重ねてプリント配線 板に実装するＴＡＢ実装構造に関する。 The present invention relates to a TAB mounting structure, and more particularly to a TAB mounting structure in which tape carrier packages having external connection terminals (hereinafter referred to as outer leads) gathered on one side are stacked and mounted on a printed wiring board.
【０００２】[0002]
従来のＴＡＢ（テープオートメイテッドボンデイング）実装構造を図５、図６ に示す。図５に示すＴＡＢ実装構造は、アウターリード１を二辺または四辺に配 置したテープキャリアパッケージ２をプリント配線板３上に一個のみ実装する構 造となっている。なお、アウターリード１はシリコン系の封止樹脂４でコーティ ングされ、補強されている。 A conventional TAB (Tape Automated Bonding) mounting structure is shown in FIGS. The TAB mounting structure shown in FIG. 5 has a structure in which only one tape carrier package 2 having outer leads 1 arranged on two sides or four sides is mounted on a printed wiring board 3. The outer lead 1 is coated and reinforced with a silicon-based sealing resin 4.
【０００３】 また、図６に示すようにテープキャリアパッケージ２をプリント配線板３上に 複数個積み重ねて実装する構造のものにおいては、二辺にアウターリード１を配 置したテープキャリアパッケージ２（２Ａ〜２Ｄ）をプリント配線板３の同一電 極上に実装するように構成されている。Further, as shown in FIG. 6, in a structure in which a plurality of tape carrier packages 2 are stacked and mounted on a printed wiring board 3, a tape carrier package 2 (2A having outer leads 1 arranged on two sides) is used. 2D) are mounted on the same electrode of the printed wiring board 3.
【０００４】[0004]
この従来のＴＡＢ実装構造では、実装密度を上げるためにアウターリード１の ピッチを狭くするしかない。しかしながら、図５に示すように、四辺（４方向） にアウターリード１を配置したテープキャリアパッケージ２においては、特に、 微細ピッチになると、認識、アライメント等の技術的制約により限界がある。し かも、メモリのように半導体素子自体は大きいがアウターリード１の数が少ない ものでは微細ピッチ化では高密度化の効果が殆どない。 In this conventional TAB mounting structure, there is no choice but to narrow the pitch of the outer leads 1 in order to increase the mounting density. However, as shown in FIG. 5, in the tape carrier package 2 in which the outer leads 1 are arranged on the four sides (four directions), there is a limit due to technical restrictions such as recognition and alignment, especially at a fine pitch. However, if the semiconductor element itself is large like a memory but the number of outer leads 1 is small, there is almost no effect of increasing the density in the fine pitch.
【０００５】 一方、図６に示す従来の段積み型のＴＡＢ実装構造においては、プリント配線 板３の同一電極上にテープキャリアパッケージ２（２Ａ〜２Ｄ）を重ねて実装し ている。このため、この構造は同じ半導体素子の場合にしか適用できないうえ、 先に実装した下段のテープキャリアパッケージ２のアウターリード１の半田付け を上段を実装するときに溶かしてしまうおそれがあった。On the other hand, in the conventional stacked type TAB mounting structure shown in FIG. 6, the tape carrier packages 2 (2A to 2D) are mounted on the same electrode of the printed wiring board 3 in a stacked manner. Therefore, this structure can be applied only to the same semiconductor element, and there is a risk that the soldering of the outer leads 1 of the lower tape carrier package 2 previously mounted may be melted when the upper layer is mounted.
【０００６】 本考案の目的は、上述した問題に鑑みなされたもので、実装密度の高密度化を 図ることのできるＴＡＢ実装構造を提供することにある。The present invention has been made in view of the above-mentioned problems, and it is an object of the present invention to provide a TAB mounting structure capable of increasing the mounting density.
【０００７】[0007]
この目的を達成するために、本考案に係わるＴＡＢ実装構造は、外部との入出 力端子を一辺に集めて配置したテープキャリアパッケージを、プリント配線板上 の同じ位置に９０°ずつ回転させて最大４段まで積み重ねて実装した構成とした ものである。 In order to achieve this purpose, the TAB mounting structure according to the present invention has a tape carrier package in which input and output terminals with the outside are gathered on one side and is rotated by 90 ° at the same position on the printed wiring board for maximum. It is configured by stacking up to 4 levels.
【０００８】[0008]
このように本考案によれば、外部との入出力端子を一辺に配置したテープキャ リアパッケージをプリント配線板の同じ位置に９０°ずつ回転させて積み重ねて 実装することにより、単位面積当たりの実装密度を最大で４倍まで高くすること ができる。また、外部との入出力端子を一辺に集めることにより、４方向のテー プキャリアパッケージの実装の場合よりもリードピッチを微細化できる。さらに 、積み重ねられるテープキャリアパッケージそれぞれにおいて、プリント配線板 の電極が別々になっているので、同一形状でさえあれば異種の半導体素子であっ ても積み重ねることが可能となる。 As described above, according to the present invention, the tape carrier package having the external input / output terminals arranged on one side is rotated by 90 ° at the same position on the printed wiring board to be stacked and mounted, so that the mounting density per unit area is increased. Can be up to 4 times higher. Further, by collecting the input / output terminals with the outside on one side, the lead pitch can be made finer than in the case of mounting the tape carrier package in four directions. Furthermore, since the electrodes of the printed wiring board are different in each of the tape carrier packages that can be stacked, even semiconductor elements of different types can be stacked as long as they have the same shape.
【０００９】[0009]
次に、本考案について図面を参照して説明する。図１、図２は本考案に係わる ＴＡＢ実装構造の一実施例を示す断面図と平面図、図３、図４はテープキャリア パッケージの平面図と断面図である。テープキャリアパッケージ１０のベースフ ィルム１１の中央部には、図３および図４に示すように、エポキシ系の封止樹脂 １２を介して半導体素子１３が配置固定されており、このテープキャリアパッケ ージ１０の一辺にのみアウターリード１４が多数並設配置された構成となってい る。なお、ベースフィルム１１の裏面には銅箔１５が貼着固定されている。 Next, the present invention will be described with reference to the drawings. 1 and 2 are a sectional view and a plan view showing an embodiment of a TAB mounting structure according to the present invention, and FIGS. 3 and 4 are a plan view and a sectional view of a tape carrier package. As shown in FIGS. 3 and 4, a semiconductor element 13 is arranged and fixed in the central portion of the base film 11 of the tape carrier package 10 via an epoxy-based sealing resin 12. This tape carrier package A large number of outer leads 14 are arranged side by side only on one side of 10. A copper foil 15 is attached and fixed to the back surface of the base film 11.
【０００１０】 このように構成されたテープキャリアパッケージ１０を図１に示すように、プ リント配線板１６上に実装配置する場合は、まず、１段目（１番下）のテープキ ャリアパッケージ１０Ａをアウターリードボンディング実装し、次に９０°ずら して２段目（下から２番目）のテープキャリアパッケージ１０Ｂを実装する。同 様にして、３段目（下から３番目）のテープキャリアパッケージ１０Ｃ、４段目 （１番上）のテープキャリアパッケージ１０Ｄをそれぞれ９０°ずつずらして実 装する。このとき、このテープキャリアパッケージ１０Ａ〜１０Ｄを上方から見 た場合、図２に示すようにそれぞれのアウターリード１４Ａ〜１４Ｄが９０°ず つずれた状態で四方に放射状に突出した状態となっている。このようにして、プ リント配線板１６の同じ位置にテープキャリアパッケージ１０を最大４段まで積 み重ねることができる。When the tape carrier package 10 configured as described above is mounted and arranged on the printed wiring board 16 as shown in FIG. 1, first, the tape carrier package 10A of the first stage (the bottom) is mounted. Is mounted by outer lead bonding, and then the second stage (second from the bottom) of the tape carrier package 10B is mounted by shifting 90 °. In the same manner, the third stage (third from the bottom) tape carrier package 10C and the fourth stage (the top) tape carrier package 10D are mounted 90 ° apart from each other. At this time, when the tape carrier packages 10A to 10D are viewed from above, as shown in FIG. 2, the outer leads 14A to 14D are in a state of protruding radially in four directions with a shift of 90 °. .. In this way, the tape carrier packages 10 can be stacked at the same position on the printed wiring board 16 in a maximum of four layers.
【０００１１】 このようにアウターリードボンディングが総て終了した後、テープキャリアパ ッケージ１０Ａ〜１０Ｄの全周およびアウターリード１４Ａ〜１４Ｄの部分をシ リコン系の封止樹脂１７でコーティングし、補強すれば、これによって実装作業 は完了する。After the outer lead bonding is completed in this way, the entire circumference of the tape carrier packages 10A to 10D and the outer lead 14A to 14D portions are coated with silicon-based sealing resin 17 for reinforcement. , This completes the implementation work.
【０００１２】[00012]
以上説明したように本考案に係わるＴＡＢ実装構造によれば、外部との入出力 端子を一辺に配置したテープキャリアパッケージをプリント配線板の同じ位置に ９０°ずつずらした状態で積み重ねて実装した構成とすることにより、単位面積 当たりの実装密度を最大で４倍まで高くすることができるという優れた効果を奏 する。 As described above, according to the TAB mounting structure according to the present invention, the tape carrier packages having the input / output terminals to the outside arranged on one side are stacked and mounted at the same position on the printed wiring board while being shifted by 90 °. With this, the excellent effect that the mounting density per unit area can be increased up to 4 times at maximum can be obtained.
【０００１３】 また、外部との入出力端子をテープキャリアパッケージの一辺に集めることに より、四方向のテープキャリアパッケージの実装の場合よりもリードピッチを微 細化することが可能となる。さらに積み重ねられるテープキャリアパッケージそ れぞれにおいて、プリント配線板の電極が別々になっているので、同一形状でさ えあれば異種の半導体素子であっても積み重ねることができるという効果を有す る。Further, by gathering external input / output terminals on one side of the tape carrier package, the lead pitch can be made finer than in the case of mounting the tape carrier package in four directions. Further, in each of the stackable tape carrier packages, the electrodes of the printed wiring board are separate, so that different semiconductor elements can be stacked if they have the same shape. ..
【図１】本考案に係わるＴＡＢ実装構造の一実施例を示
す断面図である。FIG. 1 is a sectional view showing an embodiment of a TAB mounting structure according to the present invention.
【図２】本考案に係わるＴＡＢ実装構造の一実施例を示
す平面図である。FIG. 2 is a plan view showing an embodiment of a TAB mounting structure according to the present invention.
【図３】テープキャリアパッケージの平面図である。FIG. 3 is a plan view of a tape carrier package.
【図４】テープキャリアパッケージの断面図である。FIG. 4 is a sectional view of a tape carrier package.
【図５】従来のＴＡＢ処理装置構造の一例を示す断面図
である。FIG. 5 is a sectional view showing an example of the structure of a conventional TAB processing apparatus.
【図６】従来のＴＡＢ実装構造の他の例を示す断面図で
ある。FIG. 6 is a sectional view showing another example of a conventional TAB mounting structure.
１０（１０Ａ〜１０Ｄ） テープキャリアパッケージ １４（１４Ａ〜１４Ｄ） アウターリード １６ プリント配線板 10 (10A to 10D) Tape carrier package 14 (14A to 14D) Outer lead 16 Printed wiring board
Claims (1)
したテープキャリアパッケージを、プリント配線板上の
同じ位置に９０°ずつ回転させて最大４段まで積み重ね
て実装したことを特徴とするＴＡＢ実装構造。1. A tape carrier package in which input / output terminals to and from the outside are gathered and arranged on one side is rotated by 90 ° at the same position on a printed wiring board and is mounted by stacking up to four stages. TAB mounting structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP009281U JPH0569948U (en) | 1992-02-27 | 1992-02-27 | TAB mounting structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP009281U JPH0569948U (en) | 1992-02-27 | 1992-02-27 | TAB mounting structure |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0569948U true JPH0569948U (en) | 1993-09-21 |
Family
ID=11716095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP009281U Pending JPH0569948U (en) | 1992-02-27 | 1992-02-27 | TAB mounting structure |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0569948U (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150114A (en) * | 2013-01-31 | 2014-08-21 | Panasonic Corp | Electronic component mounting method |
-
1992
- 1992-02-27 JP JP009281U patent/JPH0569948U/en active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014150114A (en) * | 2013-01-31 | 2014-08-21 | Panasonic Corp | Electronic component mounting method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6876074B2 (en) | Stack package using flexible double wiring substrate | |
| US6927478B2 (en) | Reduced size semiconductor package with stacked dies | |
| KR100393095B1 (en) | A semiconductor packages and manufacturing method for it | |
| JP2642359B2 (en) | Semiconductor device | |
| US5061990A (en) | Semiconductor device and the manufacture thereof | |
| KR20040014156A (en) | Semiconductor device | |
| JPH02174255A (en) | Semiconductor integrated circuit | |
| JP2008226863A (en) | Stack semiconductor package assembly with hollowed substrate | |
| KR102410023B1 (en) | Semiconductor package including chip stacks stacked in different directions | |
| JP3688755B2 (en) | Electronic components and electronic component modules | |
| US7468553B2 (en) | Stackable micropackages and stacked modules | |
| JPH02310956A (en) | High-density mounting semiconductor package | |
| KR102571267B1 (en) | Stack package including partially stacked semiconductor dies | |
| JP2000228468A (en) | Semiconductor chip and semiconductor device | |
| JPH0569948U (en) | TAB mounting structure | |
| JP3316409B2 (en) | Structure of a semiconductor device having a plurality of IC chips | |
| JPH0332050A (en) | Ic package | |
| JPH03173167A (en) | Surface-mount package semiconductor device and mounting thereof | |
| JPH01137660A (en) | Semiconductor device | |
| JP2513724B2 (en) | Carrier tape for semiconductor device | |
| JPH0719165Y2 (en) | Multi-chip structure | |
| KR100464561B1 (en) | Semiconductor package and manufacturing method the same | |
| JPH02170453A (en) | Lead frame structure of electronic component | |
| JP2538962B2 (en) | Semiconductor device | |
| JPH03291960A (en) | Substrate for semiconductor-device lamination and laminated semiconductor device |