JP3688755B2

JP3688755B2 - Electronic components and electronic component modules

Info

Publication number: JP3688755B2
Application number: JP14435095A
Authority: JP
Inventors: 正見越後谷
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1995-06-12
Filing date: 1995-06-12
Publication date: 2005-08-31
Anticipated expiration: 2020-08-31
Also published as: JPH08340021A

Description

【０００１】
【産業上の利用分野】
本発明は電子部品および電子部品モジュール、特に重ねて実装できる電子部品および半導体部品（半導体チップ，半導体装置）を積層した構造の電子部品モジュールに関する。
【０００２】
【従来の技術】
ＬＳＩ等のＩＣの実装では、ＩＣの実装数の増加に伴って二次元的に実装面積が増大する。実装ボードを複数枚重ねるようにして使用することによって初めて三次元的になる。ＩＣメモリ（メモリ集積回路）では、記憶容量増大および実装密度向上のために、半導体装置を重ねて実装している。
【０００３】
たとえば、日経ＢＰ社発行「日経マイクロデバイス」1989年12月号、同年12月１日発行、Ｐ48には、ＴＡＢ構造の半導体装置（ＳＲＡＭ）を４個重ね、チップ選択端子以外の各共通端子をアウターリード部分で４本ずつ重ねて接続したモジュールが記載されている。
【０００４】
【発明が解決しようとする課題】
ＩＣを配線基板（ボード）に実装する場合、１個部品が増加する毎に部品の占める面積の２倍以上の実装面積を必要とする。
【０００５】
また、従来のメモリＩＣでは、前記文献にも記載されているが、三次元実装を行っているが、ロジックＩＣ等他のＩＣでは、共通ピンが殆どないため、複数の半導体装置を単純に重ね合わせる手段は採用できない。
【０００６】
本発明の目的は、三次元実装が達成できる電子部品および電子部品モジュールを提供することにある。
【０００７】
本発明の他の目的は、メモリＩＣ以外の他のＩＣの三次元実装が可能な電子部品および電子部品モジュールを提供することにある。
【０００８】
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
【０００９】
【課題を解決するための手段】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００１０】
（１）電極を有する半導体部品と、前記電極に電極を介して接続され前記半導体部品の上下面に亘って延在する可撓性の配線フィルムと、前記半導体部品の上下面側の配線フィルム部分の露出面に設けられた電極とを有する。前記半導体部品の下面側の配線フィルム部分の露出面には接着剤が設けられている。前記半導体部品は予備電極位置の所定位置にチップ選択電極を有するメモリ集積回路となっている。
【００１１】
（２）電極を有する半導体部品と、前記電極に電極を介して接続され前記半導体部品の上下面に亘って延在する可撓性の配線フィルムと、前記半導体部品の上下面側の配線フィルム部分の露出面に設けられた電極とを有する電子部品を、相互に電極を介して多段に積み重ねて接続した構造となっている。前記各電子部品はチップ選択電極が相互に電気的に独立したメモリ集積回路となっている。
【００１５】
【作用】
前記（１）の手段によれば、（ａ）メモリＩＣを構成する半導体部品は可撓性の配線フィルムに実装され、かつ半導体部品の上下面側の配線フィルム部分には露出した電極が設けられていることから、順次積み重ねて実装することができ、三次元実装に適した電子部品となる。また、メモリＩＣ以外のロジックＩＣ等他のＩＣを組み込んだ三次元実装も可能な電子部品となる。
【００１６】
（ｂ）の手段によれば、前記半導体部品の下面側の配線フィルム部分の露出面には接着剤が設けられているため、電子部品を実装したり順次積み重ねる際固定が容易となる。
【００１７】
（ｃ）前記半導体部品は予備電極位置の所定位置にチップ選択電極を有するメモリ集積回路となっていることから、チップ選択電極の位置が異なる複数の電子部品を選択して重ねて実装することができ、複数の電子部品を積み重ねてモジュール化を図った場合、実装面積を増大させることなくメモリ容量を増大させることができる。
【００１８】
前記（２）の手段によれば、（ａ）上下面側に電極を有する電子部品を、相互に電極を介して多段に積み重ねて接続した構造となっていることから、電子部品モジュールの三次元実装化が図れるとともに、実装面積の低減が図れる。
【００１９】
（ｂ）前記各電子部品はチップ選択電極が相互に電気的に独立したメモリ集積回路となっていることから、電子部品モジュールの実装面積を増大させることなくメモリ容量の増大を図ることができる。
【００２０】
（ｃ）配線フィルムの配線パターンを一般の配線ボードのようにすることによって、メモリＩＣ以外のロジックＩＣ等他のＩＣを組み込んだ電子部品モジュールともなる。
【００２８】
【実施例】
以下、図面を参照して本発明の実施例を詳細に説明する。
【００２９】
なお、実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００３０】
（実施例１）
図１は本発明の一実施例（実施例１）である電子部品の断面図、図２は同じく斜視図、図３は同じく電子部品に組み込まれる半導体チップの平面図、図４は同じく電子部品の製造で使用する配線フィルムの平面図、図５は同じく配線フィルムの底面図、図６は本実施例１の配線フィルムの製造において複数のフィルムを積み重ねる状態を示す断面図、図７は本実施例１の配線フィルムの構造を示す断面図、図８は本実施例１による電子部品モジュールを示す斜視図、図９は電子部品と電子部品モジュールを実装した状態を示す模式的斜視図である。
【００３１】
本実施例１の電子部品１は、図１に示すように、半導体部品である半導体チップ２を配線フィルム３で包み、接着剤１４，１５で一体化した構造となっている。半導体チップ２は、下面に電極４を有し、配線フィルム３の内面側に設けられた電極１７と電気的に接続されている。
【００３２】
また、半導体チップ２の下面側の配線フィルム３部分には、露出する電極２１が複数設けられている。これらの電極２１は、電子部品１を実装する際に使用される。また、半導体チップ２の下面側の配線フィルム３部分には、接着剤２４が塗布されている。この接着剤２４は電子部品１を実装する際の接着剤として使用される。
【００３３】
半導体チップ２の上面側の配線フィルム３部分の上面（露出面）には、電極２３が複数設けられている。これら電極２３は、電子部品１に重ねられる同一構造の電子部品の実装用の電極となる。
【００３４】
本実施例１の電子部品１は、メモリ集積回路からなる半導体チップ２を組み込んだ構造となっている。そして、チップ選択電極は、たとえば、並んだ４個の予備電極位置の所定位置に位置するチップ選択電極を有する構造となっている。
【００３５】
また、本実施例１では、４個の電子部品１を積み重ねて、図８に示されるような電子部品モジュール４０とされる。この場合、各電子部品１におけるチップ選択電極は、相互に独立している。すなわち、これは、後述するが、４個の電子部品１において、それぞれ組み込まれる半導体チップ２のチップ選択電極の位置がそれぞれ異なる位置にある。
【００３６】
以下、本実施例１の電子部品の構造を、電子部品の製造および配線フィルム３の製造方法をも参照しながら説明する。
【００３７】
配線フィルム３は、展開状態では図４に示すようになり、裏面は図５に示すようになっている。
【００３８】
前記配線フィルム３に包み込まれる半導体チップ２は、特に限定はされないが、図３に示すように正方形となり、主面（表面）の縁に沿って電極４を有している。
【００３９】
この半導体チップ２は、たとえば、メモリ集積回路を構成し、チップ選択電極４ａを有している。前記電極４のうちの一つがチップ選択電極４ａとなる。本実施例１では、たとえば、チップ選択電極の配置位置が異なる半導体チップ２が４種類用意される。図３の半導体チップ２において、並んだ４箇所が予備電極位置５ａ〜５ｄとなり、予備電極位置５ａにチップ選択電極４ａが設けられている。残りの予備電極位置５ｂ，５ｃ，５ｄには電極が設けられていない。
【００４０】
図示はしないが、残りの３種類の半導体チップ２は、予備電極位置５ｂ，５ｃ，５ｄにそれぞれチップ選択電極が設けられた構造となる。これは、本実施例１の場合は、電子部品１を４個積み重ねることを意図としている。したがって、さらに多くの電子部品１を積み重ねる場合には、その数以上の予備電極位置を有する複数種類の半導体チップ２を使用する。
【００４１】
配線フィルム３は、図４および図５に示すように、半導体チップ２の主面に対面する四角形部１０と、四角形部１０の各辺に連なる略三角形状となる三角形部１１とからなり、図４に示す四角形部１０の表面部１２に半導体チップ２を載置し、各三角形部１１を内側に折り返すことによって、図２に示すように半導体チップ２の側面と裏面を完全に覆うようになる。
【００４２】
また、前記表面部１２および三角形部１１の表面部１３には、接着剤１４，１５が設けられ、四角形部１０の表面部１２および三角形部１１の表面部１３と、半導体チップ２との接着を図るようになっている。
【００４３】
配線フィルム３の表面部１２には電極１７が設けられている。この電極１７は前記半導体チップ２の電極４に対応している。
【００４４】
図５に示される配線フィルム３の裏面において、四角形部１０の裏面部２０には電子部品１の実装用の電極２１が設けられ、三角形部１１の裏面部２２には積まれる電子部品１を接続するための電極２３が設けられている。また、裏面部２０には電子部品１を実装するための接着剤２４が設けられている。
【００４５】
一方、配線フィルム３は、特に限定はされないが、図７に示すように、絶縁性の第１フィルム３０と、この第１フィルム３０に張り合わされる絶縁性の第２フィルム３１と、前記第１フィルム３０と第２フィルム３１との間に延在する配線３２と、前記配線３２に電気的に接続されて配線フィルム３の表面および裏面に露出する電極１７，２１，２３とからなっている。なお、図７においては、接着剤は省略してある。
【００４６】
配線フィルム３の製造においては、最初に２枚の絶縁性フィルムが用意される。この絶縁性フィルムは、たとえば、厚さ０．１ｍｍ程度のポリイミドフィルムからなり、図６に示すように、第１フィルム３０および第２フィルム３１とされる。これらの第１・第２フィルム３０，３１は、パンチングによってスルーホール３３が開けられる。最終的には前記スルーホール３３が設けられた部分に前記電極１７，２１，２３が設けられる。
【００４７】
つぎに、前記第１フィルム３０上には配線を形成するため、たとえば、Ａｌが蒸着で形成され、エッチングによってパターニングされる。
【００４８】
つぎに、前記第１フィルム３０と第２フィルム３１は重ね合わされて熱圧着等によって積層される。
【００４９】
つぎに、配線フィルム３の表裏面のスルーホール３３部分に、ハンダ等からなる電極１７，２１，２３が形成される（図７参照）。また、配線フィルム３の表裏面の所定箇所に接着剤１４，１５，２４が形成され、図４および図５に示される配線フィルム３が形成される。
【００５０】
このような配線フィルム３を用いて本実施例１の電子部品１を製造する場合は、図４に示す配線フィルム３の四角形部１０の表面部１２上に、半導体チップ２をフェイスダウンボンディングによって位置決めし、接着剤１４で接着する。この際、半導体チップ２の電極４と表面部１２の電極１７は相互に重なる。
【００５１】
つぎに、四角形部１０の４辺に連なる三角形部１１を折り返し、接着剤１５によって電子部品１の裏面に接着する。その後、加熱処理が施される。これによって、ハンダからなる各電極は相互に接着され、図１および図２に示す電子部品１が製造される。
【００５２】
本実施例１の電子部品１は、図９に示されるように、配線ボード３５に実装される。この実装の際、電子部品１の下面の接着剤２４によって電子部品１を配線ボード３５に固定し、リフローによって、電子部品１の下面の電極２１を配線ボード３５の図示しない電極に接続して実装を終了する。
【００５３】
図８は本実施例１の電子部品モジュール４０を示すものである。この電子部品モジュール４０は、配線フィルム３によって半導体チップ２を包んだ状態において、半導体チップ２のチップ選択電極の位置がそれぞれ異なる４種類の電子部品１を順次位置決めして重ね、その後リフローして各電極を一時的に溶かして各電極の接合を図った末に製造されたものである。すなわち、図示はしないが、最下段から上段に向かう各電子部品１のチップ選択電極は、４ａ〜４ｄと順次変わる。これによって、実装面積を単一の電子部品１の実装面積としたままで、メモリ容量を４倍にすることができる。
【００５４】
図９に配線ボード３５に電子部品モジュール４０を実装した状態を示してある。また、図９において、電子部品１および電子部品モジュール４０の上面の電極は省略してある。
【００５５】
なお、前記接着剤としては、たとえば、エポキシ樹脂系接着材を使用しているが、一定温度で溶融するフィルムを使用してもよい。また、電子部品１の下面の接着剤は設けず、実装時に用意するようにしても良い。
【００５６】
また、電極としてハンダバンプを使用しないで、異方性導電膜を使用してもよい。
【００５７】
前記電子部品１において、半導体チップ２が外気と接触しないように、配線フィルム３の切れ目を接着剤で覆うようにしても良い。
【００５８】
前記電子部品１において信頼性向上のために複数枚のフィルムで多重に包み込む構造としても良い。
【００５９】
前記配線フィルム３において、配線３２を多層構造としても良い。この場合、配線の引回し余裕度が向上する。
【００６０】
本実施例１の電子部品において、半導体チップとしてロジックＩＣ等他のＩＣを組み込んでもよい。この場合、配線フィルム３の配線パターンは通常の平坦な配線基板の構造と同様な配線となる。このため、一部の電子部品１においては、電子部品１の上下面の電極に連なる配線は、電子部品１の上下面の電子部品の電極に接続されるもの、または上下面側の電子部品の一方の電極に接続されるもの等の配線構造となる。
【００６１】
本実施例１の電子部品においては、以下の効果を奏する。
【００６２】
（１）メモリＩＣを構成する半導体部品である半導体チップ２は可撓性の配線フィルム３に実装され、かつ半導体チップ２の上下面側の配線フィルム３部分には露出した電極２３，２１が設けられていることから、順次積み重ねて実装することができ、三次元実装に適したものとなる。
【００６３】
（２）前記半導体チップ２の下面側の配線フィルム３部分の露出面には接着剤２４が設けられているため、電子部品１を実装したり順次積み重ねる際固定が容易となる。
【００６４】
（３）前記半導体チップ２は予備電極位置の所定位置にチップ選択電極を有するメモリ集積回路となっていることから、チップ選択電極の位置が異なる複数の電子部品１を選択して重ねて実装することができ、複数の電子部品１を積み重ねてモジュール化を図った場合、実装面積を増大させることなくメモリ容量を増大させることができる。
【００６５】
（４）配線フィルム３の配線パターンを選択すれば、メモリＩＣ以外のロジックＩＣ等他のＩＣを組み込んだ電子部品モジュール製造用の電子部品となる。
【００６６】
本実施例１の電子部品モジュールにおいては、以下の効果を奏する。
【００６７】
（１）上下面側に電極２３，２１を有する電子部品１を、相互に電極２３，１１を介して多段に積み重ねて接続した構造となっていることから、三次元実装化が図れるとともに、実装面積の低減が図れる。
【００６８】
（２）前記各電子部品１はチップ選択電極が相互に電気的に独立したメモリ集積回路となっていることから、実装面積を増大させることなくメモリ容量の増大を図ることができる。
【００６９】
（３）配線フィルム３の配線パターンを選択すれば、メモリＩＣ以外のロジックＩＣ等他のＩＣを組み込んだ電子部品モジュールも提供できる。
【００７０】
（実施例２）
図１０は本発明の他の実施例（実施例２）である電子部品の断面図、図１１は同じく斜視図である。
【００７１】
本実施例２の電子部品１は、半導体部品としてリード（電極）５０がＪ−ベント型となる半導体装置５１を配線フィルム３で包む構造となっている。したがって、前記実施例１と同様な効果が得られる。
【００７２】
また、本実施例２の電子部品１の場合には、半導体装置５１のパッケージ５２内に図示しない半導体チップが封止されているため、半導体チップの耐湿性が高い。したがって、図１１に示すように、半導体装置５１を包む配線フィルム３は、半導体装置５１のパッケージ５２の隅部が露出しても問題がない。本実施例２の構造では、配線フィルム３による包み込みの余裕度が高くなり、配線フィルム３による封止作業が容易になる効果がある。
【００７３】
本実施例２の他の構成としては、前記半導体装置としては、リードが真っ直ぐ下方に延在するバットリード型半導体装置やＢＧＡ（ball grid array)を組み込んでも同様の効果を得ることができる。
【００７４】
（実施例３）
図１２は本発明の他の実施例（実施例３）である電子部品モジュールを示す斜視図、図１３は電子部品モジュールの配線接続状態を示す模式図である。
【００７５】
本実施例３の電子部品モジュール５５は４段に本実施例１による電子部品１を積み重ねた構造で、電子部品モジュール５５の下面には実装用の電極が設けられている。この実施例の場合は、一部の段において複数、たとえば、２個の電子部品１を並べて実装し、電子部品モジュールとしてさらに多機能化を図ったものである。図１２において、最上段の電子部品１の上の面の電極は省略してある。
【００７６】
図１３は、配線３２と配線３２に設けられた電極１７，２１，２３と、半導体チップ２と半導体チップ２に設けられた電極４を示した模式図であり、配線フィルム３の絶縁性フィルムは省略してある。また、図面を明瞭にするために配線３２は二点鎖線で描き、かつ配線３２に設けられた電極１７，２１，２３と、半導体チップ２の電極４との間は隙間をもたせてある。また、一部の配線３２は、配線フィルム３が配線構造となるため、上と下の半導体チップ２の電極を接続するための配線ともなっている。
【００７７】
本実施例３の電子部品モジュール５５は、電子部品１の大きさが異なるものも組み込むことができモジュール化が容易となる。また、メモリＩＣ以外のロジックＩＣ等他のＩＣをも組み込むことができる。
【００７８】
（実施例４）
図１４は本発明の他の実施例（実施例４）である電子部品モジュールを示す斜視図、図１５は電子部品モジュールの配線接続状態を示す一部の断面図である。本実施例４および次の本実施例５は、積層状態の複数の半導体部品（半導体装置や半導体チップ）と、前記各半導体部品の電極と電極を介して電気的に接続される可撓性の配線フィルムとを有し、前記配線フィルムは前記最下段の半導体部品の下面側に延在し下面に電極を有する構造となっている。
【００７９】
本実施例４の電子部品モジュール６０は、図１５に示すように、積み重ねられた複数の半導体装置５１（Ｊ−ベント型）を配線フィルム３で包む構造となっている。したがって、配線３２との電気的接続は、半導体装置５１のパッケージ５２の側面に突出するリード５０に配線３２に接続される電極１７を電気的に接続させる構造となっている。したがって、配線フィルム３の配線パターンを一般のマザーボードのように形成することによって、メモリＩＣ以外のロジックＩＣ等他のＩＣの組み込みも達成できる。
【００８０】
本実施例４の電子部品モジュール６０は、複数の半導体装置５１が積層状態となっていることから、実装面積を低減できる電子部品モジュールとなる。
【００８１】
また、配線フィルム３は積層された複数の半導体装置５１を包んだ構造となり、製造が容易となる。
【００８２】
（実施例５）
図１６は本発明の他の実施例（実施例５）である電子部品モジュールを示す模式図、図１７は電子部品モジュールの配線接続状態を示す一部断面図である。
【００８３】
本実施例５の電子部品モジュール６５は、一定長さで交互に折り返えされた配線フィルム３の間に半導体チップ２を挟む構造となっている。すなわち、配線フィルム３を一定長さで交互に折り返えし、折り返しによって形成された下層および上層の配線フィルム部分間に半導体チップ２を挟み、半導体チップ２の電極４と配線フィルム３の電極１７とを電気的に接続した構造となっている。
【００８４】
図１７は、半導体チップ２と半導体チップ２に設けられた電極４と、配線３２と配線３２に設けられた電極１７，２１を示した模式図であり、配線フィルム３の絶縁性フィルムは省略してある。また、図面を明瞭にするために配線３２は二点鎖線で描き、かつ配線３２に設けられた電極１７，２１と、半導体チップ２の電極４との間は隙間をもたせてある。また、一部の配線３２は、配線フィルム３が配線構造となるため、上と下の半導体チップ２の電極を接続するための配線ともなっている。
【００８５】
本実施例５の電子部品モジュール６５は、半導体チップ２を配線フィルム３を一定長さで交互に折り返えし、折り返しによって形成された下層および上層の配線フィルム部分間に挟む構造となっていることから、製造が容易となる。
【００８６】
本実施例５においては、半導体チップ２の代わりにバットリード型半導体装置を折り返しによって形成された下層および上層の配線フィルム部分間に挟む構造としても前記実施例同様な効果が得られる。
【００８７】
以上本発明者によってなされた発明を実施例に基づき具体的に説明したが、本発明は上記実施例に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００８８】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００８９】
（１）メモリＩＣを構成する半導体部品は可撓性の配線フィルムに実装され、かつ半導体部品の上下面側の配線フィルム部分には露出した電極が設けられていることから、順次積み重ねて実装することができ、三次元実装に適した電子部品となる。
【００９０】
（２）また、メモリＩＣ以外のロジックＩＣ等他のＩＣを組み込んだ三次元実装も可能な電子部品となる。
【００９１】
（３）前記半導体部品の下面側の配線フィルム部分の露出面には接着剤が設けられているため、電子部品を実装したり順次積み重ねる際固定が容易となる。
【００９２】
（４）前記半導体部品は予備電極位置の所定位置にチップ選択電極を有するメモリ集積回路となっていることから、チップ選択電極の位置が異なる複数の電子部品を選択して重ねて実装することができ、複数の電子部品を積み重ねてモジュール化を図った場合、実装面積を増大させることなくメモリ容量を増大させることができる。
【００９３】
（５）上下面側に電極を有する電子部品を、相互に電極を介して多段に積み重ねて接続した構造となっていることから、電子部品モジュールの三次元実装化が図れるとともに、実装面積の低減が図れる。また、配線フィルムの配線パターンの選択によって、メモリＩＣ以外のロジックＩＣ等他のＩＣの組み込みも達成できる。
【００９４】
（６）前記各電子部品はチップ選択電極が相互に電気的に独立したメモリ集積回路となっていることから、電子部品モジュールの実装面積を増大させることなくメモリ容量の増大を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例（実施例１）である電子部品の断面図である。
【図２】本実施例１の電子部品の斜視図である。
【図３】本実施例１の電子部品に組み込まれる半導体チップを示す平面図である。
【図４】本実施例１の電子部品の製造で使用する配線フィルムの平面図である。
【図５】本実施例１の電子部品の製造で使用する配線フィルムの底面図である。
【図６】本実施例１の配線フィルムの製造において複数のフィルムを積み重ねる状態を示す断面図である。
【図７】本実施例１の配線フィルムの構造を示す断面図である。
【図８】本実施例１による電子部品モジュールを示す斜視図である。
【図９】本実施例１の電子部品と電子部品モジュールを実装した状態を示す模式的斜視図である。
【図１０】本発明の他の実施例（実施例２）である電子部品の断面図である。
【図１１】本実施例２の電子部品の斜視図である。
【図１２】本発明の他の実施例（実施例３）である電子部品モジュールを示す斜視図である。
【図１３】本実施例３の電子部品モジュールの配線接続状態を示す模式図である。
【図１４】本発明の他の実施例（実施例４）である電子部品モジュールを示す斜視図である。
【図１５】本実施例４の電子部品モジュールの配線接続状態を示す一部の断面図である。
【図１６】本発明の他の実施例（実施例５）である電子部品モジュールを示す模式図である。
【図１７】本実施例５である電子部品モジュールの配線接続状態を示す一部断面図である。
【符号の説明】
１…電子部品、２…半導体チップ、２ａ…チップ選択電極、３…配線フィルム、４ａ…チップ選択電極、５ａ〜５ｄ…予備電極位置、１０…四角形部、１１…三角形部、１２，１３…表面部、１４，１５…接着剤、１７…電極、２０…裏面部、２１…電極、２２…裏面部、２３…電極、２４…接着剤、３０…第１フィルム、３１…第２フィルム、３２…配線、３３…スルーホール、３５…配線ボード、４０…電子部品モジュール、５０…リード、５１…半導体装置、５２…パッケージ、５５，６０，６５…電子部品モジュール。[0001]
[Industrial application fields]
The present invention relates to an electronic component and an electronic component module, and more particularly, to an electronic component module having a structure in which electronic components and semiconductor components (semiconductor chips, semiconductor devices) that can be stacked and stacked are stacked.
[0002]
[Prior art]
When mounting an IC such as an LSI, the mounting area increases two-dimensionally as the number of mounted ICs increases. It becomes three-dimensional only when a plurality of mounting boards are used. In an IC memory (memory integrated circuit), semiconductor devices are stacked and mounted in order to increase storage capacity and improve mounting density.
[0003]
For example, “Nikkei Microdevice” issued by Nikkei BP, December 1989 issue, issued December 1st of the same year, P48 has four TAB-structured semiconductor devices (SRAM) stacked, and each common terminal other than the chip select terminal A module is described in which four outer leads are overlapped and connected.
[0004]
[Problems to be solved by the invention]
When an IC is mounted on a wiring board (board), a mounting area that is at least twice the area occupied by a component is required every time one component increases.
[0005]
In addition, although the conventional memory IC is described in the above document, it is three-dimensionally mounted. However, since other ICs such as a logic IC have few common pins, a plurality of semiconductor devices are simply stacked. The means to match cannot be adopted.
[0006]
An object of the present invention is to provide an electronic component and an electronic component module that can achieve three-dimensional mounting.
[0007]
Another object of the present invention is to provide an electronic component and an electronic component module capable of three-dimensional mounting of other ICs other than the memory IC.
[0008]
The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
[0009]
[Means for Solving the Problems]
The following is a brief description of an outline of typical inventions disclosed in the present application.
[0010]
(1) A semiconductor component having an electrode, a flexible wiring film connected to the electrode via the electrode and extending over the upper and lower surfaces of the semiconductor component, and a wiring film portion on the upper and lower surfaces of the semiconductor component And an electrode provided on the exposed surface. An adhesive is provided on the exposed surface of the wiring film portion on the lower surface side of the semiconductor component. The semiconductor component is a memory integrated circuit having a chip selection electrode at a predetermined position of a spare electrode position.
[0011]
(2) A semiconductor component having an electrode, a flexible wiring film connected to the electrode via the electrode and extending over the upper and lower surfaces of the semiconductor component, and a wiring film portion on the upper and lower surfaces of the semiconductor component In this structure, electronic components having electrodes provided on the exposed surfaces are stacked and connected to each other in multiple stages via the electrodes. Each electronic component is a memory integrated circuit in which chip select electrodes are electrically independent of each other.
[0015]
[Action]
According to the means (1), (a) a semiconductor component constituting the memory IC is mounted on a flexible wiring film, and exposed electrodes are provided on the wiring film portions on the upper and lower surfaces of the semiconductor component. Therefore, they can be sequentially stacked and mounted, and the electronic component is suitable for three-dimensional mounting. Further, the electronic component can be three-dimensionally mounted by incorporating another IC such as a logic IC other than the memory IC.
[0016]
According to the means of (b), since the adhesive is provided on the exposed surface of the wiring film portion on the lower surface side of the semiconductor component, it becomes easy to fix the electronic component when it is mounted or sequentially stacked.
[0017]
(C) Since the semiconductor component is a memory integrated circuit having a chip selection electrode at a predetermined position of the spare electrode position, a plurality of electronic components having different chip selection electrode positions can be selected and mounted. In the case where a plurality of electronic components are stacked to form a module, the memory capacity can be increased without increasing the mounting area.
[0018]
According to the means of (2), (a) the electronic components having electrodes on the upper and lower surfaces are stacked and connected to each other in multiple stages via the electrodes. Mounting can be achieved and the mounting area can be reduced.
[0019]
(B) Since each of the electronic components is a memory integrated circuit in which chip selection electrodes are electrically independent from each other, the memory capacity can be increased without increasing the mounting area of the electronic component module.
[0020]
(C) By making the wiring pattern of the wiring film like a general wiring board, an electronic component module incorporating another IC such as a logic IC other than the memory IC can be obtained.
[0028]
【Example】
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
[0029]
In all the drawings for explaining the embodiments, parts having the same functions are given the same reference numerals, and repeated explanation thereof is omitted.
[0030]
(Example 1)
1 is a cross-sectional view of an electronic component according to an embodiment (Embodiment 1) of the present invention, FIG. 2 is a perspective view of the same, FIG. 3 is a plan view of a semiconductor chip incorporated in the electronic component, and FIG. FIG. 5 is a bottom view of the wiring film, FIG. 6 is a cross-sectional view showing a state in which a plurality of films are stacked in manufacturing the wiring film of Example 1, and FIG. Sectional drawing which shows the structure of the wiring film of Example 1, FIG. 8 is a perspective view which shows the electronic component module by the present Example 1, and FIG. 9 is typical perspective view which shows the state which mounted the electronic component and the electronic component module.
[0031]
As shown in FIG. 1, the electronic component 1 of the first embodiment has a structure in which a semiconductor chip 2 as a semiconductor component is wrapped with a wiring film 3 and integrated with adhesives 14 and 15. The semiconductor chip 2 has an electrode 4 on the lower surface and is electrically connected to an electrode 17 provided on the inner surface side of the wiring film 3.
[0032]
A plurality of exposed electrodes 21 are provided on the wiring film 3 portion on the lower surface side of the semiconductor chip 2. These electrodes 21 are used when the electronic component 1 is mounted. An adhesive 24 is applied to the wiring film 3 portion on the lower surface side of the semiconductor chip 2. The adhesive 24 is used as an adhesive when mounting the electronic component 1.
[0033]
A plurality of electrodes 23 are provided on the upper surface (exposed surface) of the wiring film 3 portion on the upper surface side of the semiconductor chip 2. These electrodes 23 are electrodes for mounting electronic components having the same structure that are stacked on the electronic component 1.
[0034]
The electronic component 1 according to the first embodiment has a structure in which a semiconductor chip 2 made of a memory integrated circuit is incorporated. The chip selection electrode has, for example, a structure having a chip selection electrode located at a predetermined position of the four spare electrode positions arranged side by side.
[0035]
In the first embodiment, four electronic components 1 are stacked to form an electronic component module 40 as shown in FIG. In this case, the chip selection electrodes in each electronic component 1 are independent of each other. That is, as will be described later, in the four electronic components 1, the positions of the chip selection electrodes of the semiconductor chip 2 to be incorporated are in different positions.
[0036]
Hereinafter, the structure of the electronic component of Example 1 will be described with reference to the manufacturing of the electronic component and the manufacturing method of the wiring film 3.
[0037]
The wiring film 3 is as shown in FIG. 4 in the unfolded state, and the back surface is as shown in FIG.
[0038]
The semiconductor chip 2 wrapped in the wiring film 3 is not particularly limited, but has a square shape as shown in FIG. 3 and has electrodes 4 along the edge of the main surface (front surface).
[0039]
The semiconductor chip 2 forms, for example, a memory integrated circuit and has a chip selection electrode 4a. One of the electrodes 4 becomes a chip selection electrode 4a. In the first embodiment, for example, four types of semiconductor chips 2 having different chip selection electrode arrangement positions are prepared. In the semiconductor chip 2 of FIG. 3, the four places arranged side by side become the spare electrode positions 5a to 5d, and the chip selection electrode 4a is provided at the spare electrode position 5a. No electrode is provided at the remaining preliminary electrode positions 5b, 5c, and 5d.
[0040]
Although not shown, the remaining three types of semiconductor chips 2 have a structure in which chip selection electrodes are provided at the spare electrode positions 5b, 5c, and 5d, respectively. This is intended to stack four electronic components 1 in the case of the first embodiment. Therefore, when a larger number of electronic components 1 are stacked, a plurality of types of semiconductor chips 2 having more than the number of spare electrode positions are used.
[0041]
As shown in FIGS. 4 and 5, the wiring film 3 includes a quadrangular portion 10 facing the main surface of the semiconductor chip 2 and a triangular portion 11 having a substantially triangular shape connected to each side of the quadrangular portion 10. 4, the semiconductor chip 2 is placed on the front surface portion 12 of the quadrangular portion 10, and each triangular portion 11 is folded back to completely cover the side surface and the back surface of the semiconductor chip 2 as shown in FIG. 2. .
[0042]
Adhesives 14 and 15 are provided on the surface portion 12 and the surface portion 13 of the triangular portion 11 to adhere the surface portion 12 of the rectangular portion 10 and the surface portion 13 of the triangular portion 11 to the semiconductor chip 2. It is designed to be illustrated.
[0043]
An electrode 17 is provided on the surface portion 12 of the wiring film 3. This electrode 17 corresponds to the electrode 4 of the semiconductor chip 2.
[0044]
On the back surface of the wiring film 3 shown in FIG. 5, an electrode 21 for mounting the electronic component 1 is provided on the back surface portion 20 of the rectangular portion 10, and the electronic component 1 to be stacked is connected to the back surface portion 22 of the triangular portion 11. An electrode 23 is provided for this purpose. Further, an adhesive 24 for mounting the electronic component 1 is provided on the back surface portion 20.
[0045]
On the other hand, the wiring film 3 is not particularly limited, but as shown in FIG. 7, as shown in FIG. 7, the insulating first film 30, the insulating second film 31 bonded to the first film 30, and the first The wiring 32 extends between the film 30 and the second film 31, and the electrodes 17, 21, and 23 that are electrically connected to the wiring 32 and exposed on the front and back surfaces of the wiring film 3. In FIG. 7, the adhesive is omitted.
[0046]
In manufacturing the wiring film 3, two insulating films are prepared first. This insulating film is made of, for example, a polyimide film having a thickness of about 0.1 mm, and is a first film 30 and a second film 31 as shown in FIG. These first and second films 30 and 31 have through holes 33 formed by punching. Finally, the electrodes 17, 21, and 23 are provided in the portions where the through holes 33 are provided.
[0047]
Next, in order to form a wiring on the first film 30, for example, Al is formed by vapor deposition and patterned by etching.
[0048]
Next, the first film 30 and the second film 31 are overlapped and laminated by thermocompression bonding or the like.
[0049]
Next, electrodes 17, 21, 23 made of solder or the like are formed in the through hole 33 portions on the front and back surfaces of the wiring film 3 (see FIG. 7). Moreover, the adhesives 14, 15, and 24 are formed in the predetermined location of the front and back of the wiring film 3, and the wiring film 3 shown by FIG. 4 and FIG. 5 is formed.
[0050]
When the electronic component 1 of Example 1 is manufactured using such a wiring film 3, the semiconductor chip 2 is positioned by face-down bonding on the surface portion 12 of the rectangular portion 10 of the wiring film 3 shown in FIG. Then, it is bonded with an adhesive 14. At this time, the electrode 4 of the semiconductor chip 2 and the electrode 17 of the surface portion 12 overlap each other.
[0051]
Next, the triangular portion 11 connected to the four sides of the quadrangular portion 10 is folded back and adhered to the back surface of the electronic component 1 with the adhesive 15. Thereafter, heat treatment is performed. Thus, the electrodes made of solder are bonded to each other, and the electronic component 1 shown in FIGS. 1 and 2 is manufactured.
[0052]
The electronic component 1 according to the first embodiment is mounted on a wiring board 35 as shown in FIG. At the time of mounting, the electronic component 1 is fixed to the wiring board 35 with the adhesive 24 on the lower surface of the electronic component 1, and the electrode 21 on the lower surface of the electronic component 1 is connected to an electrode (not shown) on the wiring board 35 by reflow. Exit.
[0053]
FIG. 8 shows the electronic component module 40 of the first embodiment. In the electronic component module 40, in the state where the semiconductor chip 2 is wrapped by the wiring film 3, the four types of electronic components 1 having different positions of the chip selection electrodes of the semiconductor chip 2 are sequentially positioned and stacked, and then reflowed to It was manufactured after melting the electrodes temporarily and joining the electrodes. That is, although not shown, the chip selection electrode of each electronic component 1 from the lowest level to the upper level changes sequentially from 4a to 4d. As a result, the memory capacity can be quadrupled while the mounting area remains the mounting area of the single electronic component 1.
[0054]
FIG. 9 shows a state where the electronic component module 40 is mounted on the wiring board 35. In FIG. 9, the electrodes on the upper surfaces of the electronic component 1 and the electronic component module 40 are omitted.
[0055]
As the adhesive, for example, an epoxy resin adhesive is used, but a film that melts at a constant temperature may be used. Further, the adhesive on the lower surface of the electronic component 1 may not be provided and may be prepared at the time of mounting.
[0056]
Further, an anisotropic conductive film may be used without using solder bumps as electrodes.
[0057]
In the electronic component 1, the cut of the wiring film 3 may be covered with an adhesive so that the semiconductor chip 2 does not come into contact with the outside air.
[0058]
The electronic component 1 may have a structure in which a plurality of films are wrapped in multiple layers in order to improve reliability.
[0059]
In the wiring film 3, the wiring 32 may have a multilayer structure. In this case, the wiring routing margin is improved.
[0060]
In the electronic component of the first embodiment, another IC such as a logic IC may be incorporated as a semiconductor chip. In this case, the wiring pattern of the wiring film 3 is the same wiring as the structure of a normal flat wiring board. For this reason, in some electronic components 1, the wiring connected to the electrodes on the upper and lower surfaces of the electronic component 1 is connected to the electrodes of the electronic components on the upper and lower surfaces of the electronic component 1, or the electronic components on the upper and lower surface sides. A wiring structure such as one connected to one electrode is obtained.
[0061]
The electronic component of the first embodiment has the following effects.
[0062]
(1) A semiconductor chip 2 which is a semiconductor component constituting a memory IC is mounted on a flexible wiring film 3, and exposed electrodes 23 and 21 are provided on the wiring film 3 portion on the upper and lower surfaces of the semiconductor chip 2. Therefore, it can be stacked and mounted sequentially, and is suitable for three-dimensional mounting.
[0063]
(2) Since the adhesive 24 is provided on the exposed surface of the wiring film 3 portion on the lower surface side of the semiconductor chip 2, the electronic component 1 is easily fixed when mounted or sequentially stacked.
[0064]
(3) Since the semiconductor chip 2 is a memory integrated circuit having a chip selection electrode at a predetermined position of the spare electrode position, a plurality of electronic components 1 having different chip selection electrode positions are selected and mounted. When a plurality of electronic components 1 are stacked and modularized, the memory capacity can be increased without increasing the mounting area.
[0065]
(4) If a wiring pattern of the wiring film 3 is selected, an electronic component for manufacturing an electronic component module incorporating another IC such as a logic IC other than the memory IC is obtained.
[0066]
The electronic component module according to the first embodiment has the following effects.
[0067]
(1) Since the electronic parts 1 having the electrodes 23 and 21 on the upper and lower surfaces are stacked and connected to each other via the electrodes 23 and 11, the three-dimensional mounting can be achieved and the mounting can be achieved. The area can be reduced.
[0068]
(2) Since each of the electronic components 1 is a memory integrated circuit in which chip selection electrodes are electrically independent from each other, the memory capacity can be increased without increasing the mounting area.
[0069]
(3) If a wiring pattern of the wiring film 3 is selected, an electronic component module incorporating another IC such as a logic IC other than the memory IC can be provided.
[0070]
(Example 2)
FIG. 10 is a cross-sectional view of an electronic component according to another embodiment (Embodiment 2) of the present invention, and FIG. 11 is a perspective view of the same.
[0071]
The electronic component 1 according to the second embodiment has a structure in which a semiconductor device 51 in which a lead (electrode) 50 is a J-vent type is wrapped with a wiring film 3 as a semiconductor component. Therefore, the same effect as the first embodiment can be obtained.
[0072]
Further, in the case of the electronic component 1 of the second embodiment, since a semiconductor chip (not shown) is sealed in the package 52 of the semiconductor device 51, the moisture resistance of the semiconductor chip is high. Therefore, as shown in FIG. 11, the wiring film 3 wrapping the semiconductor device 51 has no problem even if the corner of the package 52 of the semiconductor device 51 is exposed. In the structure of this Example 2, the margin of wrapping by the wiring film 3 is increased, and the sealing work by the wiring film 3 is facilitated.
[0073]
As another configuration of the second embodiment, the same effect can be obtained by incorporating a butt lead type semiconductor device or a BGA (ball grid array) in which the lead extends straight downward as the semiconductor device.
[0074]
(Example 3)
FIG. 12 is a perspective view showing an electronic component module according to another embodiment (third embodiment) of the present invention, and FIG. 13 is a schematic view showing a wiring connection state of the electronic component module.
[0075]
The electronic component module 55 according to the third embodiment has a structure in which the electronic components 1 according to the first embodiment are stacked in four stages, and mounting electrodes are provided on the lower surface of the electronic component module 55. In the case of this embodiment, a plurality of, for example, two electronic components 1 are mounted side by side in some stages to further increase the functionality as an electronic component module. In FIG. 12, the electrodes on the upper surface of the uppermost electronic component 1 are omitted.
[0076]
FIG. 13 is a schematic diagram showing the wiring 32, the electrodes 17, 21, 23 provided on the wiring 32, and the semiconductor chip 2 and the electrode 4 provided on the semiconductor chip 2. The insulating film of the wiring film 3 is shown in FIG. It is omitted. For the sake of clarity, the wiring 32 is drawn with a two-dot chain line, and a gap is provided between the electrodes 17, 21, 23 provided on the wiring 32 and the electrode 4 of the semiconductor chip 2. Some of the wires 32 are also wires for connecting the electrodes of the upper and lower semiconductor chips 2 because the wiring film 3 has a wiring structure.
[0077]
The electronic component module 55 of the third embodiment can be easily modularized because the electronic component 1 having a different size can be incorporated. Also, other ICs such as logic ICs other than the memory IC can be incorporated.
[0078]
(Example 4)
FIG. 14 is a perspective view showing an electronic component module according to another embodiment (Embodiment 4) of the present invention, and FIG. 15 is a partial sectional view showing a wiring connection state of the electronic component module. Example 4 and Example 5 below are flexible semiconductors that are electrically connected via a plurality of stacked semiconductor components (semiconductor devices and semiconductor chips) and electrodes of the semiconductor components. The wiring film has a structure extending to the lower surface side of the lowermost semiconductor component and having electrodes on the lower surface.
[0079]
As shown in FIG. 15, the electronic component module 60 of the fourth embodiment has a structure in which a plurality of stacked semiconductor devices 51 (J-vent type) are wrapped with the wiring film 3. Therefore, the electrical connection with the wiring 32 has a structure in which the electrode 17 connected to the wiring 32 is electrically connected to the lead 50 protruding from the side surface of the package 52 of the semiconductor device 51. Therefore, by forming the wiring pattern of the wiring film 3 like a general mother board, incorporation of other ICs such as logic ICs other than the memory ICs can be achieved.
[0080]
The electronic component module 60 according to the fourth embodiment is an electronic component module that can reduce the mounting area because the plurality of semiconductor devices 51 are stacked.
[0081]
Further, the wiring film 3 has a structure in which a plurality of stacked semiconductor devices 51 are wrapped, and the manufacture is facilitated.
[0082]
(Example 5)
16 is a schematic view showing an electronic component module according to another embodiment (Embodiment 5) of the present invention, and FIG. 17 is a partial sectional view showing a wiring connection state of the electronic component module.
[0083]
The electronic component module 65 of Example 5 has a structure in which the semiconductor chip 2 is sandwiched between the wiring films 3 that are alternately folded back at a predetermined length. That is, the wiring film 3 is alternately folded back at a fixed length, and the semiconductor chip 2 is sandwiched between lower and upper wiring film portions formed by folding, and the electrode 4 of the semiconductor chip 2 and the electrode 17 of the wiring film 3 are sandwiched. And are electrically connected.
[0084]
FIG. 17 is a schematic view showing the semiconductor chip 2, the electrode 4 provided on the semiconductor chip 2, the wiring 32, and the electrodes 17 and 21 provided on the wiring 32, and the insulating film of the wiring film 3 is omitted. It is. For the sake of clarity, the wiring 32 is drawn with a two-dot chain line, and a gap is provided between the electrodes 17 and 21 provided on the wiring 32 and the electrode 4 of the semiconductor chip 2. Some of the wires 32 are also wires for connecting the electrodes of the upper and lower semiconductor chips 2 because the wiring film 3 has a wiring structure.
[0085]
The electronic component module 65 of Example 5 has a structure in which the semiconductor chip 2 is alternately folded back with the wiring film 3 at a fixed length and sandwiched between the lower and upper wiring film portions formed by the folding. Therefore, manufacture becomes easy.
[0086]
In the fifth embodiment, the same effect as that of the first embodiment can be obtained even when the butt lead type semiconductor device is sandwiched between the lower and upper wiring film portions formed by folding instead of the semiconductor chip 2.
[0087]
The invention made by the present inventor has been specifically described based on the embodiments. However, the present invention is not limited to the above embodiments, and various modifications can be made without departing from the scope of the invention. Nor.
[0088]
【The invention's effect】
The effects obtained by the representative ones of the inventions disclosed in the present application will be briefly described as follows.
[0089]
(1) The semiconductor components constituting the memory IC are mounted on a flexible wiring film, and since the exposed electrodes are provided on the wiring film portions on the upper and lower surfaces of the semiconductor component, the semiconductor components are stacked and mounted sequentially. This is an electronic component suitable for three-dimensional mounting.
[0090]
(2) Further, the electronic component can be three-dimensionally mounted by incorporating another IC such as a logic IC other than the memory IC.
[0091]
(3) Since an adhesive is provided on the exposed surface of the wiring film portion on the lower surface side of the semiconductor component, it becomes easy to fix the electronic component when it is mounted or sequentially stacked.
[0092]
(4) Since the semiconductor component is a memory integrated circuit having a chip selection electrode at a predetermined position of the spare electrode position, a plurality of electronic components having different chip selection electrode positions can be selected and mounted. In the case where a plurality of electronic components are stacked to form a module, the memory capacity can be increased without increasing the mounting area.
[0093]
(5) Since the electronic parts having electrodes on the upper and lower surfaces are stacked and connected to each other via the electrodes, the electronic part module can be mounted in three dimensions and the mounting area can be reduced. Can be planned. Further, the selection of the wiring pattern of the wiring film, other than the memory IC logic IC such as other IC embedded can also be achieved.
[0094]
(6) Since each of the electronic components is a memory integrated circuit in which chip selection electrodes are electrically independent from each other, the memory capacity can be increased without increasing the mounting area of the electronic component module.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an electronic component according to an embodiment (Embodiment 1) of the present invention.
FIG. 2 is a perspective view of the electronic component of the first embodiment.
FIG. 3 is a plan view showing a semiconductor chip incorporated in the electronic component of the first embodiment.
4 is a plan view of a wiring film used in manufacturing the electronic component of Example 1. FIG.
5 is a bottom view of a wiring film used in manufacturing the electronic component of Example 1. FIG.
6 is a cross-sectional view showing a state in which a plurality of films are stacked in the production of the wiring film of Example 1. FIG.
7 is a cross-sectional view showing the structure of the wiring film of Example 1. FIG.
FIG. 8 is a perspective view showing the electronic component module according to the first embodiment.
FIG. 9 is a schematic perspective view illustrating a state where the electronic component and the electronic component module according to the first embodiment are mounted.
FIG. 10 is a cross-sectional view of an electronic component that is another embodiment (embodiment 2) of the present invention.
FIG. 11 is a perspective view of an electronic component of a second embodiment.
FIG. 12 is a perspective view showing an electronic component module according to another embodiment (third embodiment) of the present invention.
FIG. 13 is a schematic diagram illustrating a wiring connection state of the electronic component module according to the third embodiment.
FIG. 14 is a perspective view showing an electronic component module according to another embodiment (Embodiment 4) of the present invention.
FIG. 15 is a partial cross-sectional view illustrating a wiring connection state of the electronic component module according to the fourth embodiment.
FIG. 16 is a schematic view showing an electronic component module according to another embodiment (embodiment 5) of the present invention.
FIG. 17 is a partial cross-sectional view illustrating a wiring connection state of an electronic component module according to a fifth embodiment.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Electronic component, 2 ... Semiconductor chip, 2a ... Chip selection electrode, 3 ... Wiring film, 4a ... Chip selection electrode, 5a-5d ... Preliminary electrode position, 10 ... Square part, 11 ... Triangle part, 12, 13 ... Surface Part 14, 15 ... adhesive, 17 ... electrode, 20 ... back part, 21 ... electrode, 22 ... back part, 23 ... electrode, 24 ... adhesive, 30 ... first film, 31 ... second film, 32 ... Wiring 33 ... through hole 35 ... wiring board 40 ... electronic component module 50 ... lead 51 ... semiconductor device 52 ... package 55,60,65 ... electronic component module

Claims

A laminated body in which a plurality of electronic components including semiconductor components are laminated, and a module provided with a group of mounting electrodes,
The group of mounting electrodes to be mounted on the wiring board are located in the lower mounting surface of the lowermost electronic component of the laminate and are exposed below, and the electronic component includes a plurality of electronic components. wherein it is electronic component through a wiring layer formed on the wiring film that extends along the edge surfaces interconnected with other of said electronic component, connections to the electrodes on the wiring board outermost of the laminate A module configured to be connected only through the mounting electrodes arranged in the lower mounting surface .

A laminated body in which a plurality of electronic components including semiconductor components are laminated, and a module provided with a group of mounting electrodes,
The lowermost layer of the laminate mounted on the wiring board has a quadrangular shape, and the group of mounting electrodes connected to the electrodes on the wiring board are arranged exposed below in the rectangular shape . One electronic component is interconnected with another electronic component via a wiring layer formed on a wiring film extending along the side surface of the plurality of electronic components stacked on the wiring board. The module is configured such that the connection to the electrodes is connected only through the mounting electrodes arranged in the lowermost mounting surface of the laminate .

3. The module according to claim 1, wherein the laminated body is laminated so as to include a stage in which a plurality of the electronic components are juxtaposed in one stage.

The laminated body is laminated so as to include a stage in which a plurality of the electronic components are arranged side by side and a stage in which the one electronic component is arranged in a stage. The module according to any one of the above.

The wiring film is composed of a series of flexible wiring films that are folded and extended, and the group of mounting electrodes are provided so as to be exposed downward in a wiring film portion located in the lowermost layer of the laminate. The module according to any one of claims 1 to 4, wherein the module is provided.

A laminated body in which a plurality of electronic components including semiconductor components are laminated, and a module provided with a group of mounting electrodes,
The group of mounting electrodes to be mounted on the wiring board are located below and are exposed below the stacked electronic components, and the stacked body includes a plurality of the electronic components arranged side by side. It is laminated so as to include a step and a step in which one electronic component is arranged in a step, and the electronic components are connected via a wiring layer formed on a flexible wiring film. Feature module.

A laminated body in which a plurality of electronic components including semiconductor components are laminated, and a module provided with a group of mounting electrodes,
The stacked electronic components are interconnected via a wiring layer formed on a series of flexible wiring films that are folded and extended, and the group of mounting electrodes mounted on the wiring board is The wiring film portion located in the lowermost layer of the laminated body is provided so as to be located only on the lower side of the laminated electronic component and exposed downward, and the connection to the electrode on the wiring board is performed on the laminated body A module configured to be connected only through the mounting electrodes arranged in the lowermost layer mounting surface .

The module according to any one of claims 1 to 7, wherein the electronic component is a semiconductor chip, and the stacked body is configured by stacking semiconductor chips.

The module according to any one of claims 1 to 8, wherein the laminated body is integrally fixed with an adhesive.

A mounting body in which a module composed of a laminated body in which a plurality of electronic components including semiconductor parts are stacked is mounted on a wiring board,
The plurality of electronic components are interconnected via a wiring layer formed on a wiring film extending along the side surface of the plurality of electronic components, and the electrical connection of the module to the wiring board is described above. A mounting body configured to be performed only through a group of mounting electrodes provided in a lowermost layer of the stacked body so as to be positioned below the stacked electronic components.

A mounting body in which a module composed of a laminated body in which a plurality of electronic components including semiconductor parts are stacked is mounted on a wiring board,
The plurality of electronic components are interconnected via a wiring layer formed on a wiring film extending along the side surface of the plurality of electronic components, and the bottom layer of the laminate mounted on the wiring board Has a rectangular shape, and the electrical connection of the module to the wiring board is configured to be performed only through a group of mounting electrodes provided so as to be located within the rectangular shape. A featured implementation.