JPH056941B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、回線交換網の交換方式、特にセルフ
ルーテイング型の高速回線交換方式に関する。

〔従来の技術〕

交換システムにおいては、交換制御の高速性、
制御の簡単化をはかるために、セルフルーテイン
グ（自己経路選択）型の交換方式の研究開発が進
められている。代表的なものとして、文献L.T.
Wu and N.C.Haung、“Synchronous Wideband
Net work−An Interoffice Facility Hubbing
Network”Zurich Seminer、1986に記載の
Bacher−Banyan型のスイツチを用いた交換シス
テムがある。この交換システムの構成を第８図に
示しており、第８図の如く、空間スイツチ５０に
は、それぞれ複数の入りハイウエイ５１，５２，
…、出ハイウエイ５４，…が接続される。

〔発明が解決しようとする問題点〕

ところで、上述したシステムは、空間スイツチ
部をBatcher−Banyan型セルフ−ルーテイング
スイツチにしたものであるが、例えば、入りハイ
ウエイ５１，５２の同じタイムスロツト番号の出
ハイウエイ５４への回線交換チヤンネルが多重さ
れていると空間スイツチ５０内で衝突が生じると
いう問題点がある。従つて、空間スイツチ５０内
での衝突を回避するために各入りハイウエイの送
信端に従来の回線交換方式と同様、時間スイツチ
５５を設ける必要がある。すなわち、回線設定情
報としてルーテイング情報に加え時間スイツチの
制御情報が必要とされる。

そこで、１つのルーテイング情報で全てのルー
テイングを行い、制御情報が少なくてすむ回線交
換方式が切望されていた。

本発明の目的は、入り側に時間スイツチを設け
ることなく入側短資から出端子まで全てセルフル
ーテイング型にし制御情報を少なくすることので
きる回線交換方式を提供することにある。

〔問題点を解決するための手段〕

第１の発明は、入りハイウエイ及び出ハイウエ
イが格子状に接続された回線交換網における回線
交換方式であつて、 多重化フレームは複数のタイムスロツトを有す
る複数のサブフレームから成り、各フレームの先
頭の一つあるいは複数のサブフレームの各タイム
スロツトには各回線交換チヤンネルを特定するア
ドレス情報が書き込まれており、 各格子点には、入りハイウエイ上の回線交換チ
ヤンネルデータを格納し出ハイウエイに読み出し
を行うバツフア回路、前記アドレス情報を検出し
受信すべきタイムスロツト番号を１フレームの間
記憶しそのタイムスロツトの前記回線交換チヤン
ネルデータの前記バツフア回路への書込みを制御
する書込み制御回路、及び書き込まれた回線交換
チヤンネル数を計数しその計数値の回線交換チヤ
ンネルの出ハイウエイの読み出しの制御を行う読
み出し制御回路を有し、 かつ、同一出ハイウエイに接続された前記バツ
フア回路の間の読み出しの競合を制御する競合制
御回路を備えたことを特徴としている。

また、第２の発明は、入りハイウエイ及び出ハ
イウエイが格子状に接続された回線交換網におけ
る回線交換方式であつて、 多重化フレームは複数のタイムスロツトを有す
る複数のサブフレームから成り、各フレームの先
頭の一つあるいは複数のサブフレームの各タイム
スロツトには各回線交換チヤンネルを特定するア
ドレス情報が書き込まれており、 前記入りハイウエイの送信端には、前記アドレ
ス情報に基づき受信格子点を特定するためのタイ
ムスロツト制御メモリが設けられると共に、 各格子点には、入りハイウエイ上の回線交換チ
ヤンネルデータを格納し出ハイウエイの読み出し
を行うバツフア回路、前記タイムスロツト制御メ
モリの制御出力に基づき前記回線交換チヤンネル
データの前記バツフア回路への書込みを制御する
書込み制御回路、及び書き込まれた回線交換チヤ
ンネル数を計数しその計数値の回線交換チヤンネ
ルの出ハイウエイへの読み出しの制御を行う読み
出し制御回路を有し、 かつ、同一出ハイウエイに接続された前記バツ
フア回路の間の読み出しの競合を制御する競合制
御回路を備えたことを特徴としている。

〔作用〕

本各発明では、多重化フレームとして、複数の
タイムスロツトを有する複数のサブフレームとか
らなり、各フレームの先頭の一つあるいは複数の
サブフレームの各タイムスロツトには各回線交換
チヤンネルの出方路を示すアドレス情報、すなわ
ち各回線交換チヤンネルを特定するアドレス情報
が書き込まれた多重化フレームを用いる。

格子状に接続される入りハイウエイと出ハイウ
エイの各格子点に設けたバツフア回路、書込み制
御回路及び読み出し制御回路により、バツフア回
路への書込み、出ハイウエイへの多重が行われ、
また、多重は同一ハイウエイに接続されたバツフ
ア回路間のための競合制御回路により衝突するこ
となく行われる。

第１の発明では、各格子点においてアドレス検
出が行われるのに対し、第２の発明では、入りハ
イウエイの送信端にアドレス情報に基づき受信格
子点を特定するタイムスロツト制御メモリが設け
られ、集中的に格子点回路の受信制御が行われ
る。

〔実施例〕

次に、本発明について図面を参照して説明す
る。

第１図〜第３図を用いて第１の発明の一実施例
を説明する。

まず、第２図は本各発明に従う交換方式に用い
る回線交換チヤンネルの多重フレームの構成を示
す図であり、各フレームは複数のサブフレームに
分割され、更に各サブフレームはタイムスロツト
からなる。サブフレームはルーテイング情報RI
用のものとユーザからの情報INFO用のものがあ
る。第２図は、４つの回線交換チヤンネル（CH
１〜４）が多重されたフレームの例であり、各チ
ヤンネルのルーデイング情報として１タイムスロ
ツトしか使用していないがこれは本発明を制限す
るものではない。

第１図は本実施例の構成を示すブロツク図、第
３図は各格子点回路の具体例を示すブロツク図で
あり、回線交換網は、第１図の場合は、３×３の
格子型の交換網を形成している。

すなわち、入りハイウエイ１０１，２０１，３
０１及び出ハイウエイ１１０，１２０，１３０の
格子状に３行、３列に接続され、行方向に分配し
列方向に多重する格子状の回線交換網を形成して
いる。

第１図に示すように、入側の３つ送信バツフア
１０，２０，３０はそれぞれ分配用のハイウエイ
１０１，２０１，３０１に接続され、出側の３つ
の受信バツフア１，２，３はそれぞれ多重化用の
ハイウエイ１１０，１２０，１３０に接続され、
各格子点には格子点回路１１，１２，１３，２
１，２２，２３，３１，３２，３３が設けられて
いる。各格子点回路、例えば、格子点回路１１，
２１はそれぞれ、バツフア１１１，２１１、書込
み制御回路１１２，２１２及び読み出し制御回路
１１３，２１２とから構成される。また、ハイウ
エイ１１０，１２０，１３０での多重制御起動す
るために、サブフレーム信号回路４１，４２，４
３が設けられている。

バツフア１１１，…は、入りハイウエイ１０
１，…上の、すなわち行方向のハイウエイ上の回
線交換チヤンネルデータを格納し、出ハイウエイ
１１０，…、すなわち列方向のハイウエイに読み
出しを行う回路である。

書込み制御回路１１２，…は、第２図に示した
多重化フレームにおいて各フレームの先頭の一つ
あるいは複数のサブフレームの各タイムスロツト
に書き込まれた各回線交換チヤンネルを特定する
ためのアドレス情報（各回線交換チヤンネルの出
方路を示すアドレス情報）を検出し、受信すべき
タイムスロツト番号を１フレームの間記憶し、か
かるタイムスロツトの前記回線交換チヤンネルデ
ータの前記バツフア１１１，…への書込みを制御
する回路であり、第３図に示すように、アドレス
フイルタ１１２−１，…と制御メモリ１１２−
２，…とで構成される。

また、読み出し制御回路１１３，…は、書き込
まれた回線交換チヤンネル数を計数し、かかる計
数値の数の回線交換チヤンネルの出ハイウエイ１
１０，…、すなわち列方向のハイウエイへの読み
出しの制御を行う回路で、第３図に示すように、
カウンタ１１３−１，…とラツチ１１３−２，…
とカウンタ１１３−３，…とから構成される。

更に、各バツフア１１１，…は、同一出ハイウ
エイ１１０，…、すなわち列方向の同一ハイウエ
イに接続されており、各列毎に上述のサブフレー
ム信号回路４１，４２，４３が設けられている。

このように、本交換方式は、入りハイウエイ及
び出ハイウエイが格子状に接続された回線交換網
における交換方式であつて、多重化フレームは複
数のタイムスロツトを有する複数のサブフレーム
とからなり、各フレームの先頭の一つあるいは複
数のサブフレームの各タイムスロツトには各回線
交換チヤンネルを特定するアドレス情報が書き込
まれ、各格子点には入りハイウエイ上の回線交換
チヤンネルデータを格納し出ハイウエイに読み出
しを行うバツフアと、前記アドレス情報を検出し
受信すべきタイムスロツト番号を１フレームの間
記憶しかかるタイムスロツトの前記回線交換チヤ
ンネルデータの前記バツフアへの書込みを制御す
る書込み制御回路と、書き込まれた回線交換チヤ
ンネル数を計数しかかる計数値の回線交換チヤン
ネルの出ハイウエイへの読み出しの制御を行う読
み出し制御回路とが設けられ、かつ同一出ハイウ
エイに接続されたバツフアの間の読み出しの競合
を制御する競合制御回路とを備えて構成される。

次に、本交換方式の動作について説明する。

始めに、送信バツフアから格子点回路のバツフ
アへの書込みについて説明する。第３図におい
て、送信バツフア１０からハイウエイ１０１に送
出される多重化された回線交換チヤンネルCH１
１，１２，１３，１４のうちCH１１とCH１３
とが受信バツフア１宛てのものとすると、多重フ
レームのルーテイング情報用の最初のサブフレー
ムにおいて格子点回路１１のアドレスフイルタ１
１２−１は１番目の３番目のチヤンネルが自己宛
ての回線交換チヤンネルであることを検出し、そ
れぞれのタイムスロツト情報をバツフア１１１に
順に格納すると共に、制御メモリ１１２−２にこ
のタイムスロツト番号を記録する。具体的には、
１番目と３番目のタイムスロツトに対応するメモ
リセルに１が記録される。送信バツフア２０から
ハイウエイ２０１に送出される多重化された回線
交換チヤンネルCH２１〜２４のうちCH２３が
受信バツフア１宛てのものとすると、同様にかか
る回線交換チヤンネルのみ格子点回路２１のバツ
フア２１１に書き込まれる。また、カウンタ１１
３−１は、受信された回線交換チヤンネルの数を
計数する。この場合計数値は２となる。これ以降
のサブフレームにおいてはバツフア１１１，２１
１への書込みは制御メモリ１１２−２，２１２−
２の制御によりサブフレーム毎に周期的に行われ
る。すなわち、制御メモリ１１２−２，２１２−
２はフレームの先頭のルーテイング情報用のサブ
フレームでその内容を更新し残りのサブフレーム
においては従来の回線交換と同じように制御メモ
リの制御により所定のタイムスロツト信号の抽出
を行う。

受信バツフア１に接続されたフイウエイ１１０
への多重は次のように行う。フレームの最初のサ
ブフレームの終了時点でカウンタ１１３−１に記
録された回線交換チヤンネル数はラツチ回路１１
３−２に転送され、更にダウンカウントを行うカ
ウンタ１１３−３に初期値として設定される。格
子点回路２１においても同様の制御が行われる。
第１図のサブフレーム信号回路４１はサブフレー
ム毎に起動信号を制御線１１５によりカウンタ１
１３−３に供給する。カウンタ１１３−３はバツ
フア１１１内の情報をハイウエイ１１０に送出
し、送出する毎に計数値を下げる。バツフア１１
１はこの計数値が０になるまで格納されたデータ
をハイウエイ１１０に送出する。計数値が０とな
ると、すなわちCH１１，１３の情報の送出を終
了した時点で、起動信号を制御線１１６を介して
格子点回路２１のカウンタ２１３−３に供給す
る。カウンタ２１３−３は、CH２３の情報をハ
イウエイ１１０に送出すると起動信号を制御線１
１７により格子点回路３１に供給する。次のサブ
フレーム開始時点では、ラツチ回路１１３−２，
２１３−２にラツチされている値はカウンタ１１
３−３，２１３−３に再び初期値として転送さ
れ、サブフレーム信号回路４１から起動信号が送
出される。上記の制御は次のフレームの開始時点
まで繰り返される。以上の制御によりハイウエイ
１１０上にはCH１１，１３、CH２３の順に多
重化された信号が受信バツフア１に供給される。
すなわち、第２図に示すフレーム構成に多重され
る。例えば、回線交換チヤンネルCH１３の通信
が終呼した場合ハイウエイ１１０上の多重フレー
ムでは、CH２３のタイムスロツト位置は一つ前
方にシフトするが、ルーテイング情報の一部ある
いは次のサブフレームに出側のハイウエイにおけ
る識別情報を与えることにより、各回線交換チヤ
ンネルを特定することができる。なお、バツフア
１１１，２１１の書込み、読出しはサブフレーム
周期で行われるので、１サブフレーム分の情報
（この場合４タイムスロツト分）のバツフア量を
用意すればよいが、書込みと読み出しを並列的に
行うためにダブルバツフアの構成にする。本例で
は、受信バツフア１を出端子とする回線交換チヤ
ンネルのうちCH１３とCH２３は共にハイウエ
イ１０１，２０１の３番目のタイムスロツトであ
るが、ハイウエイ１１０上には衝突することなく
多重される。従つて、各入り側において出側のタ
イムスロツトとの整合を考慮することなく分配用
のハイウエイ１０１，２０１，３０１に送出する
ことができる。更に、上記構成によれば、ルーテ
イング情報に基づきフレーム周期毎に回線の設定
が更新できるので、通信保持時間の短いバースト
通信の交換にも使用することも可能である。

次に、第２の発明の一実施例を第４図、第５図
及び第６図を用いて説明する。第１図、第３図の
構成では各格子点回路においてアドレス検出を行
つていたのに対し、本実施例では送信端に設けら
れたハイウエイ制御回路７，８，９により集中的
に格子点回路の受信制御を行う。

すなわち、第２図の発明に従う交換方式は、入
りハイウエイ及び出ハイウエイが格子状に接続さ
れた回線交換網における交換方式であつて、多重
化フレームは複数のタイムスロツトを有する複数
のサブフレームとからなり各フレームの先頭の一
つあるいは複数のサブフレームの各タイムスロツ
トには各回線交換チヤンネルを特定するアドレス
情報が書き込まれ、入りハイウエイの送信端にお
いては、前記アドレス情報に基づき受信格子点を
特定するタイムスロツト制御メモリが設けられ、
各格子点には入りハイウエイ上の回線交換チヤン
ネルデータを格納し出ハイウエイへの読み出しを
行うバツフアと、前記タイムスロツト制御メモリ
の制御出力に基づき前記回線交換チヤンネルデー
タの前記バツフアへの書込みを制御する書込み制
御回路と、書き込まれた回線交換チヤンネル数を
計数しかかる計数値の数の回線交換チヤンネルの
出ハイウエイへの読み出しの制御を行う読み出し
制御回路が設けられ、かつ同一出ハイウエイに接
続されたバツフアの間の読み出しの競合を制御す
る競合制御回路とを備えて構成される。

入りハイウエイ１０１，…の送信端に設けられ
るハイウエイ制御回路、例えばハイウエイ制御回
路７では、第５図に示すように、送信バツフア１
０内のルーテイング情報RIに基づきアドレス検
出回路７１は受信すべきハイウエイ１０１上の格
子点回路の特定を行いかかる結果を制御メモリ７
２に書込む。図には、２番目と４番目のタイムス
ロツトが格子点回路１１宛てである場合を示して
いる。この制御メモリ７２はサブフレーム周期で
循環的に読み出され、制御線７３，７４，７５を
介して格子点回路１１，１２，１３に受信を通知
する。第６図に格子点回路１１の構成例を示す。
各格子点回路においては、カウンタ１１３−１は
バツフア１１１に格納された回線交換チヤンネル
数をサブフレーム毎に計数し次のサブフレームの
開始時点において計数値をカウンタ１１３−３に
初期値として転送し、カウンタ１１３−３はその
値が０になるまでバツフア１１１内のデータをハ
イウエイ１１０に送出する。各格子点回路間のハ
イウエイ１１０へのアクセスに関しては第１図、
第３図の場合と同じ方法により行う。

第７図は、第１及び第２の発明の各実施例に用
いたハイウエイ１１０への多重化制御を行うため
の制御回路の別の例を示すものである。読み出し
制御回路１１３，２１３，…はアービタ回路５の
制御によりハイウエイ１１０へのアクセスが制御
される。

〔発明の効果〕

以上説明したように、本発明によれば、従来の
ように入り側に時間スイツチを設けることなく、
入側端子から出端子まで全てセルフルーテイング
型にし制御情報を少なくすることができ、更に、
これにより、次のような利点が得られる。

(1) ルーテイングはフレーム周期で更新できるの
で高速な交換を提供することができる。

(2) ルーテイング設定にさいし、入側、出側のハ
イウエイ間のタイムスロツトの整合を考慮する
ことなくルーテイングを設定できる。

(3) 回線交換チヤンネルとタイムスロツト番号と
を対応づける必要がないので、交換システムの
管理情報の量を削減することができる。

(4) 格子点におけるバツフアは１フレームではな
く１サブフレーム分のタイムスロツト数の情報
のみをバツフアすればよいので、バツフア容量
を小さくすることができる。

【図面の簡単な説明】

第１図は第１の発明の一実施例を示す図、第２
図は本各発明の説明に供する多重伝送フレームの
一例を示す図、第３図は第１図の格子点回路の具
体例を示す図、第４図は第２の発明の一実施例を
示す図、第５図はそのハイウエイ制御回路の一例
を示す図、第６図は第４図の格子点回路の具体例
を示す図、第７図はアービタ回路を示す図、第８
図は従来例を示す図である。 １，２，３……受信バツフア、５……アービ
タ、７，８，９……ハイウエイ制御回路、１０，
２０，３０……送信バツフア、１１，１２，１
３，２１，２２，２３，３１，３２，３３……格
子点回路、７１……アドレス検出回路、７２……
制御メモリ、１０１，２０１，３０１……入りハ
イウエイ、１１０，１２０，１３０……出ハイウ
エイ、１１１，２１１……バツフア、１１２，２
１２……書込み制御回路、１１２−１，２１２−
１……アドレスフイルタ、１１２−２，２１２−
２……制御メモリ、１１３，２１３……読み出し
制御回路、１１３−１，１１３−３，２１３−
１，２１３−３……カウンタ、１１３−２，２１
３−２……ラツチ。

Claims (1)

1. 【特許請求の範囲】 １ 入りハイウエイ及び出ハイウエイが格子状に
   接続された回線交換網における回線交換方式であ
   つて、 多重化フレームは複数のタイムスロツトを有す
   る複数のサブフレームから成り、各フレームの先
   頭の一つあるいは複数のサブフレームの各タイム
   スロツトには各回線交換チヤンネルを特定するア
   ドレス情報が書き込まれており、 各格子点には、入りハイウエイ上の回線交換チ
   ヤンネルデータを格納し出ハイウエイに読み出し
   を行うバツフア回路、前記アドレス情報を検出し
   受信すべきタイムスロツト番号を１フレームの間
   記憶しそのタイムスロツトの前記回線交換チヤン
   ネルデータの前記バツフア回路への書込みを制御
   する書込み制御回路、及び書き込まれた回線交換
   チヤンネル数を計数しその計数値の回線交換チヤ
   ンネルの出ハイウエイの読み出しの制御を行う読
   み出し制御回路を有し、 かつ、同一出ハイウエイに接続された前記バツ
   フア回路の間の読み出しの競合を制御する競合制
   御回路を備えたことを特徴とする回線交換方式。 ２ 入りハイウエイ及び出ハイウエイが格子状に
   接続された回線交換網における回線交換方式であ
   つて、 多重化フレームは複数のタイムスロツトを有す
   る複数のサブフレームから成り、各フレームの先
   頭の一つあるいは複数のサブフレームの各タイム
   スロツトには各回線交換チヤンネルを特定するア
   ドレス情報が書き込まれており、 前記入りハイウエイの送信端には、前記アドレ
   ス情報に基づき受信格子点を特定するためのタイ
   ムスロツト制御メモリが設けられると共に、 各格子点には、入りハイウエイ上の回線交換チ
   ヤンネルデータを格納し出ハイウエイの読み出し
   を行うバツフア回路、前記タイムスロツト制御メ
   モリの制御出力に基づき前記回線交換チヤンネル
   データの前記バツフア回路への書込みを制御する
   書込み制御回路、及び書き込まれた回線交換チヤ
   ンネル数を計数しその計数値の回線交換チヤンネ
   ルの出ハイウエイへの読み出しの制御を行う読み
   出し制御回路を有し、 かつ、同一出ハイウエイに接続された前記バツ
   フア回路の間の読み出しの競合を制御する競合制
   御回路を備えたことを特徴とする回線交換方式。