JPH056926A - Input/output circuit of large-scale integrated circuit - Google Patents

Input/output circuit of large-scale integrated circuit

Info

Publication number
JPH056926A
JPH056926A JP3156739A JP15673991A JPH056926A JP H056926 A JPH056926 A JP H056926A JP 3156739 A JP3156739 A JP 3156739A JP 15673991 A JP15673991 A JP 15673991A JP H056926 A JPH056926 A JP H056926A
Authority
JP
Japan
Prior art keywords
circuit
input
output
scale integrated
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3156739A
Other languages
Japanese (ja)
Inventor
Ikuto Fukuoka
郁人 福岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP3156739A priority Critical patent/JPH056926A/en
Publication of JPH056926A publication Critical patent/JPH056926A/en
Pending legal-status Critical Current

Links

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

PURPOSE:To simply and surely perform a leak test at the part of a terminal by a method wherein circuits performing an operation in a mode equivalent to that of individual circuits are added respectively and control-signal terminals which control a constituent circuit so as to perform a prescribed operation only in the test and measuring operation of the constituent circuit are provided. CONSTITUTION:A chip 15 for a large-scale integrated circuit is constituted in such a way that circuits 17, 20 performing an operation in a mode equivalent to that of individual circuits are added respectively to an input circuit 16 and an output circuit 19 which are designated by a user. It is provided with control- signal terminals 18, 21 which control a constituent circuit so as to perform a prescribed operation only when the constituent circuit is tested and measured. When the constitution of an internal circuit 3, the input circuit 16 and the output circuit 19 is designated, the added circuits 17, 20 are kept added. When the operation of the chip 15 is tested, control signals are applied from the terminals 18, 21, the added circuits 17, 20 are operated jointly with the input circuit 16 and the output circuit 19 and perform an operation in a mode equivalent to that of the input circuit 16 and the output circuit 19. Thereby, the operating test of the chip can simply and surely be performed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は大規模集積回路の入出力
回路に関する。近年、集積回路は技術の向上に伴って、
微細化および回路規模の増大が顕著になり、端子部分の
試験や製品のスクリーニングが困難な状況になってい
る。そのため大規模集積回路の入出力回路の端子部分の
試験を容易にした技術を開発することが要望された。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an input / output circuit of a large scale integrated circuit. In recent years, with the improvement of technology in integrated circuits,
The miniaturization and increase in circuit scale have become remarkable, making it difficult to test terminals and screen products. Therefore, it has been desired to develop a technique that facilitates the test of the terminal portion of the input / output circuit of the large scale integrated circuit.

【0002】[0002]

【従来の技術】大規模集積回路を構成する個別回路にお
いて、出力回路部分のみを示すと図8に示す構成となっ
ている。図8において、1,2はMOS型FET、3は
内部回路、4は内部回路からの出力データ端子、5は出
力回路の出力端子、6は電源、7は接地、8,9はイン
バータを示す。図5に示す回路は内部回路3からの出力
データを端子4から入力し、インバータ8,9を介して
FET1,2を互い違いにオン・オフさせ、出力端子5
に“H”または“L”の出力を得ている。電源6が正の
電圧源、FET1がP型、FET2がN型であるから、
内部回路3からのデータの“H”“L”に対応して、F
ET1,2がオン・オフする。そしてFET1がオン、
FET2がオフのとき、端子5は“H”を出力する。F
ET1がオフ、FET2がオンのとき端子5は“L”を
出力する。このオンとなっているFET1が一種の巨大
リークとして作用し、出力端子5はリーク電流を測定す
ることが出来ない。この回路におけるリーク電流のみを
測定するときはFET2もオフになっている状態を作り
出す必要がある。
2. Description of the Related Art In an individual circuit that constitutes a large scale integrated circuit, only the output circuit portion is shown in FIG. In FIG. 8, 1 and 2 are MOS type FETs, 3 is an internal circuit, 4 is an output data terminal from the internal circuit, 5 is an output terminal of the output circuit, 6 is a power supply, 7 is ground, and 8 and 9 are inverters. . In the circuit shown in FIG. 5, the output data from the internal circuit 3 is input from the terminal 4, the FETs 1 and 2 are alternately turned on and off via the inverters 8 and 9, and the output terminal 5
Has obtained the output of "H" or "L". Since the power source 6 is a positive voltage source, the FET1 is a P type, and the FET2 is an N type,
Corresponding to "H" and "L" of data from the internal circuit 3, F
ET1 and ET2 turn on and off. And FET1 is on,
When the FET 2 is off, the terminal 5 outputs "H". F
When ET1 is off and FET2 is on, the terminal 5 outputs "L". This turned-on FET1 acts as a kind of huge leak, and the output terminal 5 cannot measure the leak current. When measuring only the leak current in this circuit, it is necessary to create a state in which the FET2 is also off.

【0003】次に図9は内部回路に対し入力側の回路を
示す図である。図9において、3は内部回路、10は信
号入力端子、11,12はMOS型FET、13はイン
バータ、14は内部回路へのデータ印加端子を示す。図
9において、FET11,12が共にオフとなるとき、
入力端子10への印加信号は端子14を介して内部回路
3へ伝達されるが、印加信号のない状態では、端子10
のレベルが不定となり、インバータ13に貫通電流が流
れてしまう。その状態をフローティングという。フロー
ティング状態を避け、レベル固定のため、端子10と電
源間にプルアップ抵抗を、場合によっては逆に端子10
と接地間にプルダウン抵抗を接続してからスクリーニン
グを実施していた。
Next, FIG. 9 is a diagram showing a circuit on the input side with respect to the internal circuit. In FIG. 9, 3 is an internal circuit, 10 is a signal input terminal, 11 and 12 are MOS type FETs, 13 is an inverter, and 14 is a data application terminal to the internal circuit. In FIG. 9, when both FETs 11 and 12 are turned off,
The applied signal to the input terminal 10 is transmitted to the internal circuit 3 via the terminal 14, but in the state without the applied signal, the terminal 10
Becomes indefinite and a through current flows through the inverter 13. That state is called floating. In order to avoid the floating state and fix the level, a pull-up resistor may be provided between the terminal 10 and the power supply, and conversely the terminal 10 may be connected.
Screening was performed after connecting a pull-down resistor between the ground and ground.

【0004】[0004]

【発明が解決しようとする課題】図8・図9に示す回路
において、リーク電流を測定し、リーク電流が異常に大
きい集積回路は不良品として除外することは出来なかっ
た。図9においてはプルアップ・プルダウン抵抗を回路
の信号入力端子数と等しい数だけ準備する必要があっ
た。端子数が大となるとき、集積回路を取り囲む抵抗素
子数が1万本のように膨大となった。更に抵抗素子は大
規模集積回路と同時にスクリーニングされるため、劣化
し易い欠点があり、その抵抗素子を測定基板に取りつけ
る作業にも長時間を要する欠点があった。
In the circuits shown in FIGS. 8 and 9, the leak current was measured, and an integrated circuit having an abnormally large leak current could not be excluded as a defective product. In FIG. 9, it is necessary to prepare the pull-up / pull-down resistors in the same number as the number of signal input terminals of the circuit. When the number of terminals becomes large, the number of resistance elements surrounding the integrated circuit becomes huge, such as 10,000. Further, since the resistance element is screened at the same time as the large-scale integrated circuit, there is a drawback that it is easily deteriorated, and it takes a long time to attach the resistance element to the measurement substrate.

【0005】本発明の目的は前述の欠点を改善し、大規
模集積回路であるため、本来の使用目的に対し等価モー
ドで有効に動作する回路を接続し、端子部分におけるリ
ーク試験などを簡易確実に実効できる大規模集積回路を
提供することにある。
Since the object of the present invention is to improve the above-mentioned drawbacks and to be a large-scale integrated circuit, a circuit which operates effectively in the equivalent mode for the original purpose of use is connected to simplify and surely perform a leak test or the like at the terminal portion. It is to provide a large-scale integrated circuit that can be effectively used.

【0006】[0006]

【課題を解決するための手段】図1は本発明の原理構成
を示す図である。図1において、3は内部回路、15は
大規模集積回路のチップ、16は入力回路、17は入力
回路に付加され、入力回路と共に等価モードの動作を行
う付加回路、18は付加回路17に対する制御信号端
子、19は出力回路、20は出力回路に付加され、出力
回路と共に等価モードの動作を行う付加回路、21は付
加回路20に対する制御信号端子を示す。
FIG. 1 is a diagram showing the principle configuration of the present invention. In FIG. 1, 3 is an internal circuit, 15 is a chip of a large-scale integrated circuit, 16 is an input circuit, 17 is an additional circuit that is added to the input circuit and operates in an equivalent mode together with the input circuit, and 18 is a control for the additional circuit 17. A signal terminal, 19 is an output circuit, 20 is an additional circuit that is added to the output circuit and operates in an equivalent mode together with the output circuit, and 21 is a control signal terminal for the additional circuit 20.

【0007】大規模集積回路3の入出力回路において、
本発明は下記の構成としている。即ち、ユーザが指定す
る入力回路16・出力回路19に対し、各回路と等価モ
ードの動作を行う回路17,20をそれぞれ付加して構
成し、且つ構成回路の試験・測定時のみ所定の動作を行
うように制御する制御信号端子18,21を具備して構
成する。
In the input / output circuit of the large scale integrated circuit 3,
The present invention has the following configuration. That is, the input circuit 16 and the output circuit 19 designated by the user are configured by adding circuits 17 and 20 that operate in an equivalent mode to the respective circuits, and perform a predetermined operation only when testing and measuring the constituent circuits. The control signal terminals 18 and 21 for controlling the operation are provided.

【0008】[0008]

【作用】例えばユーザがチップ15について、その内部
回路3,入力回路16,出力回路19の構成を指定した
とき、本発明においては、付加回路17,20を付加し
て置く。そしてチップ15の動作試験の時、端子18,
21から制御信号を印加して付加回路17,20を、入
力回路16,出力回路19と共同動作させ入力回路・出
力回路と等価モードの動作を行う。付加回路が存在した
ことにより、入力回路16,出力回路19のみが存在し
ていた場合と比較して、チップ15の動作試験が簡易・
確実に出来る。なお端子18,21から制御信号の印加
がないとき、入力回路16,出力回路19を介してチッ
プ15が動作することは変わりがない。
For example, when the user specifies the configuration of the internal circuit 3, the input circuit 16 and the output circuit 19 of the chip 15, the additional circuits 17 and 20 are added in the present invention. When the operation test of the chip 15 is performed, the terminals 18,
A control signal is applied from 21 to cause the additional circuits 17 and 20 to operate in cooperation with the input circuit 16 and the output circuit 19 to operate in an equivalent mode with the input circuit / output circuit. Due to the presence of the additional circuit, the operation test of the chip 15 is simpler than the case where only the input circuit 16 and the output circuit 19 are present.
You can definitely. When the control signal is not applied from the terminals 18 and 21, the operation of the chip 15 via the input circuit 16 and the output circuit 19 remains unchanged.

【0009】[0009]

【実施例】図2は本発明の実施例として、付加回路を付
けて変更された入出力回路を含む構成図である。例えば
ユーザから図2Aに示す回路群を指定されたとき、本発
明においては図2Bに示すように変更する。制御信号端
子22,23は図1に示す端子18,21と比較し、入
出力共用回路に対しても印加する。即ち、指定回路24-
1,25-1,26-1において、26-1は入出力機能を持つ回路で
ある。変更回路24-2,25-2,26-2において、26-2は入出力
及びプルアップ機能を持つ回路となっている。
FIG. 2 is a block diagram including an input / output circuit modified with an additional circuit as an embodiment of the present invention. For example, when the circuit group shown in FIG. 2A is designated by the user, the circuit group is changed as shown in FIG. 2B in the present invention. The control signal terminals 22 and 23 are also applied to the input / output common circuit as compared with the terminals 18 and 21 shown in FIG. That is, the designated circuit 24-
In 1,25-1,26-1, 26-1 is a circuit having an input / output function. In the change circuits 24-2, 25-2, 26-2, 26-2 is a circuit having an input / output and pull-up function.

【0010】次に図3は高インピーダンス機能付き出力
回路の具体的構成を示す図である。図3において、1点
鎖線27内が高インピーダンス出力機能を有する回路で
あって、端子21は制御信号の印加端子である。図3に
おいて、1,2はMOS型FET、4は出力データ端
子、28はナンド回路、29はノア回路、30はインバ
ータを示す。端子21からレベル“L”を印加したと
き、ナンド回路28,ノア回路29,インバータ30に
より論理演算され、FET1,2に印加されるため、F
ET1,2は共にオフとなる。出力端子5に外部から
“H”または“L”を与えて、対電源または対接地との
リーク電流を測定する。図3において端子21に“H”
を与えておけば、1点鎖線27内はFET1,2に対し
影響を与えず、従来技術として示す図8と同様の動作を
する。
Next, FIG. 3 is a diagram showing a specific configuration of an output circuit with a high impedance function. In FIG. 3, a chain line 27 indicates a circuit having a high impedance output function, and a terminal 21 is a control signal application terminal. In FIG. 3, 1 and 2 are MOS type FETs, 4 is an output data terminal, 28 is a NAND circuit, 29 is a NOR circuit, and 30 is an inverter. When a level “L” is applied from the terminal 21, a logical operation is performed by the NAND circuit 28, the NOR circuit 29, and the inverter 30 and applied to the FETs 1 and 2, so that F
Both ET1 and ET2 are turned off. "H" or "L" is externally applied to the output terminal 5 to measure the leak current with respect to the power source or the ground. In FIG. 3, "H" is applied to terminal 21.
, The inside of the alternate long and short dash line 27 does not affect the FETs 1 and 2, and operates in the same manner as in FIG.

【0011】図4はプルアップ回路とプルダウン回路付
き入力回路の具体的構成を示す図である。図4におい
て、1点鎖線31内が集積回路の内部に新設したプルア
ップ・プルダウン回路を示す。図4において、32,3
3はMOS型FETであって、端子34,35から印加
される制御信号の有無によりオン・オフする。その制御
信号の有無により入力端子10の直流電位は、直流電源
の電位と接地とに切換えられ、集積回路内部において電
位レベルが固定されるので、固定された状態でリーク電
流を測定する。
FIG. 4 is a diagram showing a specific configuration of an input circuit with a pull-up circuit and a pull-down circuit. In FIG. 4, a dashed-dotted line 31 indicates a pull-up / pull-down circuit newly provided inside the integrated circuit. In FIG. 4, 32,3
A MOS type FET 3 is turned on / off depending on the presence or absence of a control signal applied from the terminals 34 and 35. The DC potential of the input terminal 10 is switched between the potential of the DC power supply and the ground depending on the presence or absence of the control signal, and the potential level is fixed inside the integrated circuit. Therefore, the leak current is measured in the fixed state.

【0012】この回路におけるプルアップ回路としての
FET32と端子34が、回路動作上必要であって、プ
ルダウン回路は設けなくても良い場合が多い。
In this circuit, the FET 32 as a pull-up circuit and the terminal 34 are necessary for the circuit operation, and it is often unnecessary to provide the pull-down circuit.

【0013】次に図5は図3における回路の変形図であ
って、端子36が出力端子と入力端子とを共用する。1
点鎖線27は図3に示す高インピーダンス出力機能を有
する回路であって、図3の場合と同様に動作する。図5
において、37はインバータを示し、端子36が入力端
子となるとき、入力された信号を反転して端子14から
内部回路に入力する。
FIG. 5 is a modification of the circuit shown in FIG. 3, in which the terminal 36 shares the output terminal and the input terminal. 1
A chain line 27 is a circuit having a high impedance output function shown in FIG. 3, and operates in the same manner as in the case of FIG. Figure 5
In 37, reference numeral 37 denotes an inverter, which inverts the input signal and inputs it to the internal circuit from the terminal 14 when the terminal 36 becomes an input terminal.

【0014】図6は集積回路として単位回路における変
形を説明する回路図で、高インピーダンスを外部から制
御する信号端子39を更に付加し、ノア回路38および
インバータを介して付加回路(高インピーダンス出力回
路)を制御している。破線で囲む回路の論理回路仕様を
回路ユーザが設計したとき、メーカとしてはノア回路3
8とインバータとを追加して設けるのみで、入出力端子
36から内部回路側を見たリーク特性を容易に確実に測
定することが出来る。
FIG. 6 is a circuit diagram for explaining a modification in a unit circuit as an integrated circuit. A signal terminal 39 for externally controlling high impedance is further added, and an additional circuit (high impedance output circuit) is provided via a NOR circuit 38 and an inverter. ) Is in control. When the circuit user designs the logic circuit specifications of the circuit enclosed by the broken line, the manufacturer is Noah circuit 3
It is possible to easily and surely measure the leak characteristic when the internal circuit side is viewed from the input / output terminal 36 only by additionally providing 8 and an inverter.

【0015】プルアップ・プルダウン回路においても同
様に制御端子を付加することが出来る。
A control terminal can be added in the pull-up / pull-down circuit as well.

【0016】図7は集積回路用CADシステムにおける
データベースの内容更新を説明する動作フローチャート
の主要部である。図7において、40は従来のデータベ
ース、41〜43は第1ステップ乃至第3ステップ、4
4は更新したデータベースを示す。即ち、当初のデータ
ベース40に対しユーザから回路仕様の注文があったと
き、第1ステップ41において、回路の形式として入力
側か出力側かのような形式を判断する。第2ステップ4
2において、ステップ41により判断した形式に従う入
出力回路の付加回路を考える。第3ステップ43におい
て、高インピーダンス或いはプルアップ・プルダウンの
付加制御端子について追加設計データを、データベース
44に格納する。
FIG. 7 is a main part of an operation flow chart for explaining the contents update of the database in the CAD system for integrated circuits. In FIG. 7, 40 is a conventional database, 41 to 43 are first to third steps, 4
4 shows the updated database. That is, when a user orders a circuit specification from the initial database 40, in the first step 41, the circuit type such as the input side or the output side is determined. Second step 4
In 2, consider an additional circuit of the input / output circuit according to the format judged in step 41. In the third step 43, additional design data for the high impedance or the pull-up / pull-down additional control terminal is stored in the database 44.

【0017】[0017]

【発明の効果】このようにして本発明によると、入出力
端子における動作または属性テストのとき、ユーザには
明示してない回路を付加しておき、メーカにおける製造
時テストを有効・適切に短時間で実行できる。従来のよ
うに高価な抵抗素子を何本も使うような測定装置ではな
いから安価で済む。また本発明において付加する回路は
集積回路として当初から製造されていて、通常の目的と
して使用されてない回路となっているときは、それを流
用することが可能であって、そのときは集積回路が大型
化することなく本発明を実現できる。
As described above, according to the present invention, at the time of the operation or attribute test at the input / output terminals, a circuit not explicitly shown to the user is added, and the manufacturing test by the manufacturer is effectively and appropriately shortened. Can be done in time. It is cheap because it is not a measuring device that uses many expensive resistance elements as in the past. Further, the circuit added in the present invention is manufactured from the beginning as an integrated circuit, and when the circuit is not used for a normal purpose, it can be diverted, and at that time, the integrated circuit can be used. The present invention can be realized without increasing the size.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理構成を示す図である。FIG. 1 is a diagram showing a principle configuration of the present invention.

【図2】本発明の実施例を説明する図である。FIG. 2 is a diagram illustrating an example of the present invention.

【図3】高インピーダンス機能付き出力回路の具体的構
成を示す図である。
FIG. 3 is a diagram showing a specific configuration of an output circuit with a high impedance function.

【図4】プルアップ・プルダウン回路付き入力回路の具
体的構成を示す図である。
FIG. 4 is a diagram showing a specific configuration of an input circuit with a pull-up / pull-down circuit.

【図5】図3に示す回路の変形図である。5 is a modification of the circuit shown in FIG.

【図6】単位回路における変形を説明する回路図であ
る。
FIG. 6 is a circuit diagram illustrating a modification of a unit circuit.

【図7】CADシステムの動作フローチャートの主要部
を示す図である。
FIG. 7 is a diagram showing a main part of an operation flowchart of a CAD system.

【図8】従来の大規模集積回路の出力回路部分のみを示
す図である。
FIG. 8 is a diagram showing only an output circuit portion of a conventional large-scale integrated circuit.

【図9】従来の大規模集積回路の入力回路部分のみを示
す図である。
FIG. 9 is a diagram showing only an input circuit portion of a conventional large-scale integrated circuit.

【符号の説明】 3 大規模集積回路 16 ユーザが指定する入力回路 17・20 類似モードの動作を行う回路 18・21 制御信号端子 19 ユーザが指定する出力回路[Explanation of symbols] 3 Large scale integrated circuit 16 Input circuit specified by user 17 ・ 20 Circuit that operates in similar mode 18 ・ 21 Control signal terminal 19 Output circuit specified by user

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】大規模集積回路(3) の入出力回路におい
て、ユーザが指定する入力回路(16)・出力回路(19)に対
し、各回路と等価モードの動作を行う回路(17)(20)をそ
れぞれ付加して構成し、且つ構成回路の試験・測定時の
み所定の動作を行うように制御する制御信号端子(18)(2
1)を具備したことを特徴とする大規模集積回路の入出力
回路。
1. An input / output circuit of a large-scale integrated circuit (3), which performs an equivalent mode operation with each circuit for an input circuit (16) and an output circuit (19) designated by a user. Control signal terminals (18) (2) that control the configuration so that the specified operation is performed only when testing and measuring the constituent circuits.
An input / output circuit of a large-scale integrated circuit characterized by comprising 1).
【請求項2】請求項1記載の付加された回路は大規模集
積回路の動作測定回路のため出力回路側に付加された高
インピーダンス特性を得る回路、または入力回路側に付
加されたプルダウン回路・プルアップ回路であることを
特徴とする大規模集積回路の入出力回路。
2. The added circuit according to claim 1, which is a circuit for measuring the operation of a large-scale integrated circuit, obtains a high impedance characteristic added to the output circuit side, or a pull-down circuit added to the input circuit side. An input / output circuit for a large-scale integrated circuit characterized by being a pull-up circuit.
【請求項3】データベースを使用して大規模集積回路を
設計するためのCADシステムにおいて、前記動作測定
用回路に対するデータを格納したメモリを使用して設計
されたことを特徴とする大規模集積回路の入出力回路。
3. A CAD system for designing a large scale integrated circuit using a database, wherein the CAD system is designed using a memory storing data for the operation measuring circuit. I / O circuit.
JP3156739A 1991-06-27 1991-06-27 Input/output circuit of large-scale integrated circuit Pending JPH056926A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3156739A JPH056926A (en) 1991-06-27 1991-06-27 Input/output circuit of large-scale integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3156739A JPH056926A (en) 1991-06-27 1991-06-27 Input/output circuit of large-scale integrated circuit

Publications (1)

Publication Number Publication Date
JPH056926A true JPH056926A (en) 1993-01-14

Family

ID=15634264

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3156739A Pending JPH056926A (en) 1991-06-27 1991-06-27 Input/output circuit of large-scale integrated circuit

Country Status (1)

Country Link
JP (1) JPH056926A (en)

Similar Documents

Publication Publication Date Title
US5115191A (en) Testing integrated circuit capable of easily performing parametric test on high pin count semiconductor device
US6421812B1 (en) Programming mode selection with JTAG circuits
EP0364925A1 (en) Semiconductor integrated circuit having i/o terminals allowing independent connection test
JPH09223955A (en) Parameter tuning method for integrated circuit after manufacture and tunable integrated circuit
JPS5931892B2 (en) semiconductor integrated circuit
JPH056926A (en) Input/output circuit of large-scale integrated circuit
KR0170001B1 (en) Register circuit in which a stop current may be measured
JP3076267B2 (en) Semiconductor integrated circuit
JP3036962B2 (en) Integrated circuit test circuit
JP2001296334A (en) Integrated circuit and failure detection method
JP3236072B2 (en) Test circuit and test method
JP2008198773A (en) Semiconductor device
JP2785748B2 (en) Bidirectional I / O buffer
JP3116423B2 (en) Inspection circuit for output circuit
JP2613913B2 (en) Semiconductor integrated circuit
JP2004012399A (en) Flip-flop circuit with scanning function, scanning test circuit, and semiconductor integrated circuit
JPH03197883A (en) Semiconductor integrated circuit
JPS6126940Y2 (en)
KR100192583B1 (en) Output buffer circuit
JPS6095370A (en) Integrated circuit device
JPH08271585A (en) Data transfer circuit
JPH0658998A (en) Semiconductor integrated circuit and designing method therefor
JPH0231896B2 (en)
JP2000323965A (en) Cr oscillation circuit and test method therefor
JPH08274614A (en) Semiconductor integrated circuit and its test method

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990817