JPH0568713B2 - - Google Patents

Info

Publication number
JPH0568713B2
JPH0568713B2 JP58159459A JP15945983A JPH0568713B2 JP H0568713 B2 JPH0568713 B2 JP H0568713B2 JP 58159459 A JP58159459 A JP 58159459A JP 15945983 A JP15945983 A JP 15945983A JP H0568713 B2 JPH0568713 B2 JP H0568713B2
Authority
JP
Japan
Prior art keywords
display
data
section
display data
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58159459A
Other languages
English (en)
Other versions
JPS6051891A (ja
Inventor
Toshiaki Setogawa
Takenori Sonoda
Terufumi Noshiro
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP58159459A priority Critical patent/JPS6051891A/ja
Publication of JPS6051891A publication Critical patent/JPS6051891A/ja
Publication of JPH0568713B2 publication Critical patent/JPH0568713B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 この発明はマルチチヤンネルPCMレコーダの
リモートコントローラ等に適用して好適なマトリ
ツクス表示をなす表示装置に関する。
背景技術とその問題点 PCMレコーダのリモートコントローラ等には
そのキー操作に対応した表示或いはキー操作によ
つて制御される被制御部の状態を表示するため第
1図に示すような表示装置が用いられている。
図において、1はマトリツクス状に結線された
キー表示部を示し、この例では(4×4)のマト
リツクス表示の例を示す。キー表示部1の表示状
態をコントロールするためその列線側にはソース
回路2が設けられる。端子3に供給された1〜
150KHzのクロツクCKはカウンタ4を介してセレ
クタ5に供給され、このセレクタ5で選択された
信号がソース回路2に供給されて対応する列線に
順次所定の周期をもつて表示駆動信号(電流)が
供給される。
行線側にはシンク回路6が設けられる。端子7
を通じて供給された入力データ(表示データ)は
レジスタ8に供給され、その出力データがシンク
回路6に供給されることにより、端子7に供給さ
れた表示データに応じてキー表示部1の対応する
表示灯L(この例では発光ダイオード素子)が駆
動されて点灯もしくは消灯の制御が行なわれる。
表示データはキー操作、もしくはこのキー操作
によつて生じた被制御部の制御状態に対応したデ
ータである。
ところで、この表示装置10では端子7に供給
される表示データは表示灯Lに対するオン、オフ
の指令信号だけであるので、キー操作のオン、オ
フ状態しか表示することができない。従つて例え
ば、キー操作によつて被制御部が動作を開始する
までのいわゆる応答モード(オン、オフ以外の第
3のモード)は表示できない。
実際、キー操作からそのキー操作に関連する被
制御部が動作を開始するまでの応答時間は被制御
部によつて相違するから、オペレータは被制御部
の応答時間を予め念頭において、次の動作モード
の操作タイミングを定めなければならない。従つ
て、応答モードのない表示装置は正確なモード選
択が不可能である。
応答モードは他のモードと識別できればよいの
で、そのモード表示は例えば表示灯Lを点滅させ
ればよい。第1図の構成でこの応答モードを実現
するためには、例えばシンク回路6に対し、端子
9より所定周期、例えば1秒周期の点滅制御パル
スPFLを供給し、シンク回路6に設けられた各行
線に供給される表示データをこの点滅制御パルス
PFLによつて所定の期間、この例では0.5秒間だけ
ゲートすればよい。
即ち、第2図に示すようにキー操作によつて得
られるパルスPONにより同図Bに示すように被制
御部の応答期間中、点滅制御パルスPFLを供給す
れば応答期間中は表示灯Lが点滅するので、点滅
中は被制御部が応答中であることが視覚的に確認
できる。被制御部が動作モードになつたときは、
このモードを検出した出力で点滅制御パルスPFL
を例えばハイレベルにホールドすることによつて
表示灯Lは点灯状態となり、応答モードから動作
モードに移行したことが、再び視覚的に確認で
き、操作タイミングを正確に知ることができる。
ところで、このように第3の表示状態を達成す
べく、シンク回路6に上述したような点滅制御パ
ルスPFLを供給する場合には、夫々の行線に対し、
表示データと点滅制御パルスPFLとのゲート回路
を設ける必要があるので、キー表示部1の数が多
くなるにつれ使用するゲート数が増えるため構成
が複雑化し、回路規模が増大する欠点がある。
更に、点滅制御パルスPFLによつて表示灯Lの
点滅を制御する場合、キー操作は点滅制御パルス
PFLと非同期で発生するため、例えば第3図Bで
示すように点滅制御パルスPFLのローレベルの期
間中にキー操作がされたとき、点滅制御パルス
PFLのローレベルの期間TWは表示灯Lは全く点灯
しない。この表示モード時間遅れによつて、オペ
レータは入力指示そのものが遅れたように錯覚
し、不快感を伴なうと共に、表示灯Lに対する点
灯の確認を常に強いられることになり操作上極め
て不便である。
シンク回路6に点滅制御パルスPFLを供給する
のではなく、端子7に供給される表示データその
ものを被制御部の応答期間中、点滅制御パルス
PFLの周期で反転させても、同様に第3の表示状
態を実現できる。
しかし、この方法による場合には次のような欠
点が生じる。
即ち、リモートコントローラに設けられた
CPUは通常バイト処理であるため、点滅させる
べき表示灯Lの情報をバイト方式で記憶しておか
なければならない。そして、第4図に示すように
8ビツトで構成された表示データのうち、MSB
ビツト(ビツト7)を点滅表示ビツトとすれば、
このMSBビツトが点滅表示の指令に基づき定期
的に反転制御される。MSBビツトの“1”、“0”
の繰返えしにより対応する表示灯Lを応答モード
表示とすることができる。
ところが、この場合、バイト形式からビツト形
式へビツト変換処理を行なう必要があるので、点
滅制御させるための表示灯Lの数が増えるに従つ
てビツト変換処理に時間がかかるようになり、変
換処理時間の一定性を確保できない。そのため、
コントローラにおける本来の処理時間が減少し、
時間的な不確定要素を多く含むようになり、本処
理に当つては表示処理における時間的な不確定性
を考慮しながら設計する必要がある。
発明の目的 そこで、この発明ではキー操作によつて制御さ
れる被制御部の状態を、表示灯のオン、オフ及び
点滅によつて表示する場合に点滅変換処理による
本処理への負担の軽減を図ると共に、オーバーヘ
ツドの減少を図れるようにしたものである。
発明の概要 そのため、この発明においては表示装置を次の
ように構成する。即ちキー操作に対応してその状
態を表示する表示部に表示データを供給するイメ
ージメモリをもつたデータ供給部と、このデータ
供給部に表示データを送出する表示データ制御部
とで表示装置を構成し、この表示データ制御部は
キー操作等に応じた入力データを表示データに変
換するCPUを含むロジツク部と、このロジツク
部の出力をメモリする第1及び第2のメモリ(第
1及び第2のテーブル)と、これらメモリより出
力された表示データを所定周期で交互にゲートす
るゲート部とで構成し、ゲートされた表示データ
をイメージメモリに供給することにより、この表
示データにより表示部の点灯状態を制御するよう
にして上記目的を達成したものである。
実施例 続いて、この発明における表示装置の一例を
PCMレコーダ等におけるリモートコントローラ
の表示装置に適用した場合につき第5図以下を参
照して詳細に説明する。
第5図において、15は表示部1に対する表示
データを供給するためのデータ供給部であつて、
上述したようなカウンタ4、セレクタ5及びレジ
スタ8を含むほか表示部1の表示灯Lの配列に対
応したメモリ容量を持つイメージメモリ16が設
けられており、その出力データはカウンタ4より
出力される信号に同期してセレクタ17で行線毎
にセレクトされると共に、その出力データがレジ
スタ8に書込まれ、そしてこのレジスタ8に書込
まれた出力データ、即ち表示データに基づき表示
灯Lが点灯制御される。
又、20は表示データの送出部であり、21は
変換ロジツク部である。データ送出部20から送
出されるデータとしては、キー操作に基づくデー
タの他、キー操作に応じて制御される被制御部の
状態を示すデータが送出される。変換ロジツク部
21はCPU及びメモリを有し、マトリツクス表
示用の行線及び列線に夫々対応する表示データに
変換される。
変換ロジツク部21より出力された表示データ
は表示データ制御部19を構成する第1及び第2
のメモリ22a,22bに供給される。メモリ2
2a,22bは変換ロジツク部21の表示データ
をバツフアするためのものであつて、マトリツク
スイメージテーブルとして構成されている。これ
らメモリ22a,22bには複数の表示灯Lに対
する点灯、消灯及び点滅制御用の表示データがメ
モリされる。メモリ22a,22bの出力データ
は夫々アンドゲート23a,23bで構成された
ゲート部23に供給される。
アンドゲート23a,23bには端子24より
上述した周期をもつ点滅制御パルスPFLが供給さ
れる。ただし、一方のアンドゲート23bにはそ
の反転出力が供給される。ゲート部23の出力及
び変換ロジツク部21において形成された点灯用
表示データは直接、オア回路25を介してイメー
ジメモリ16に供給される。
ここで、オア回路25に供給される変換ロジツ
ク部21からの表示データとは第3図Bに示すよ
うにキー操作によつて発生するパルスPONから最
初の点滅制御パルスPFLが発生するまでの期間TW
の間、表示部1を点灯状態に制御するための表示
データである。
上述のメモリ22a,22bに書き込まれる表
示データの一例を第6図を参照して説明する。
今、複数個ある表示灯Lのうちの1個の表示灯に
ついて注目すると、この表示灯Lを点灯させると
きには、第1及び第2のメモリの対応するアドレ
スに夫々論理レベル“1”のデータを書き込み、
逆に消灯させるときには、論理レベル“0”のデ
ータを書き込む。又、その表示灯Lを点滅させた
いときは第1のメモリ22aに論理レベル“1”
のデータを、第2のメモリ22bに論理レベル
“0”のデータを夫々書き込めばよい。
即ち、このようなデータをデータ送出部20か
らの入力データに基いて書き込むことによつて、
第3図Cに示す期間PAにおいては、一方のアン
ドゲート23aがオンして第1のメモリ22aに
書き込まれた表示データがイメージメモリ16に
書き込まれそのデータがライン毎にセレクタ17
を介してレジスタ8に書き込まれ、その表示デー
タに基づいて表示部1の表示灯が点灯制御され
る。次の期間PBにおいては、他方のアンドゲー
ト23bが開いて第2のメモリ22bに書き込ま
れたデータがイメージメモリ16に書き込まれる
から、同様に、対応する表示灯が点灯制御され
る。
変換ロジツク部21からの表示データがいずれ
も“1”である場合には、点滅制御パルスPFL
拘わらず、常に点灯状態となり表示データがいず
れも“0”である場合には、常に消灯状態とな
る。そして、第1のメモリ22aに“1”、第2
のメモリ22bに“0”の表示データが書込まれ
たときには、期間PAで点灯、期間PBで消灯とな
り、これが繰返えされる結果、表示灯は点滅状態
となつて応答モードが表示される。
このように、第1及び第2のメモリ22a,2
2bに対してはそのデータの書き込みをすべき状
態が発生した場合のみ、表示モードに対応する表
示データが変換ロジツク部21で生成されて、こ
れが書き込まれる。この書き込みと同時にイメー
ジメモリ16には新しいデータが書き込まれるか
ら、この発明では第7図及び第8図に示すような
夫々独立したルーチンにより動作モードがコント
ロールされることになる。
即ち、第7図に示すポーズ期間PAでは、その
点滅制御パルスPFLの立ち上りに同期して第1の
メモリ22aの表示データが出力されてイメージ
メモリ16に書き込まれ、次のポーズ期間PB
はその立下りに同期して第2のメモリ22bの表
示データが出力されてイメージメモリ16に書き
込まれる。
これに対し、第8図に示すようにデータ送出部
20からのデータが入力した場合、例えばキー入
力があつた場合には、そのときだけ変換ロジツク
部21で生成された表示データが第1及び第2の
メモリ22a,22bの各対応するアドレスに書
き込まれる。その表示データは次のデータ変更が
あるまでメモリされる。
このように表示灯Lに対するオン、オフ及び点
滅制御データを生みだすルーチンは変換ロジツク
部21に設けられたオペレーテイングシステムに
より、第7図に示すルーチンとは無関係に、第1
及び第2のメモリ22a,22bのデータ内容が
書き換えられる。そのため、点滅制御させるべき
表示灯Lの数が増えてもその場合の表示データの
変更は常に一定時間内に処理することができる。
このため点滅表示処理に要する処理時間の一定性
を確保することができ、リモートコントローラに
よりコントロールされる被制御部に対する本来の
処理のための時間が一定となり、時間的な不確定
要素を排除することができる。また、表示データ
制御部を設けるだけでオーバヘツドの増加をもた
らすことなく、一定の変換処理をもつて表示部1
に対する第3の表示状態を実現することができ
る。
発明の効果 以上説明したように、この発明の構成によれば
第3の表示モードを極めて簡単に実現できるから
オーバヘツドの減少を図ることができると共に、
表示部1に対する第3の表示モードを実現するた
めの処理時間が常に一定となり、被制御部をコン
トロールする本処理への負担の軽減を図ることが
できる。
又、第5図のように構成する場合には、第7図
に示すルーチンと第8図に示すルーチンとは、ソ
フトウエアで実現されようがハードウエアで実現
されようが全く影響を受けることがない。しかも
第1及び第2のメモリ22a,22bに対するメ
モリ書き換えと同時に、イメージメモリ16のデ
ータ内容も書き換えることができ、しかも変換ロ
ジツク部21からの表示データが直接オア回路2
5を介してイメージメモリ16に供給されるよう
になされているので、キー操作によつて発生する
パルスPONと同時に表示灯Lを点灯制御すること
ができる。これによつて、オペレータは入力指示
が遅れたように錯覚することもない。
更に、第6図に示すように点滅制御の点滅位相
は第1及び第2のメモリ22a,22bに書き込
まれる表示データのデータ内容を変更するだけで
済むので、点滅位相の反転を夫々の表示灯毎に行
なうことも極めて簡単にできる。
【図面の簡単な説明】
第1図はこの発明の説明に供する表示装置の一
例を示すブロツク図、第2図〜第4図はその動作
説明に供する図、第5図はこの発明に係わる表示
装置の一例を示すブロツク図、第6図〜第8図は
その動作説明に供する図である。 10は表示装置、1は表示部、Lは表示灯、2
はソース回路、6はシンク回路、15はデータ供
給部、19は表示データ制御部、21は変換ロジ
ツク部、22a,22bは第1及び第2のメモ
リ、23はゲート部、16はイメージメモリであ
る。

Claims (1)

    【特許請求の範囲】
  1. 1 キー操作に対応して被制御部の動作に関連し
    た状態を表示する表示部と、この表示部に表示デ
    ータを供給するイメージメモリをもつたデータ供
    給部と、このデータ供給部に表示データを送出す
    る表示データ制御部からなり、この表示データ制
    御部はキー操作等に応じた入力データ及び被制御
    部の動作に関連した状態を示すデータを送出する
    データ送出部と、上記データ送出部の出力信号を
    表示データに変換するロジツク回路と、このロジ
    ツク回路の出力をメモリする第1及び第2のメモ
    リと、これらメモリより出力された表示データを
    所定周期の点滅制御パルスにより交互にゲートす
    るゲート部と、上記ロジツク回路の出力信号と上
    記ゲート部との出力信号との論理和をとるオア回
    路とで構成され、上記オア回路から出力される表
    示データは上記イメージメモリに供給されて、こ
    の表示データにより表示部に、被制御部の動作に
    関連した状態を表示させるようにしたことを特徴
    とする表示装置。
JP58159459A 1983-08-31 1983-08-31 表示装置 Granted JPS6051891A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58159459A JPS6051891A (ja) 1983-08-31 1983-08-31 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58159459A JPS6051891A (ja) 1983-08-31 1983-08-31 表示装置

Publications (2)

Publication Number Publication Date
JPS6051891A JPS6051891A (ja) 1985-03-23
JPH0568713B2 true JPH0568713B2 (ja) 1993-09-29

Family

ID=15694221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58159459A Granted JPS6051891A (ja) 1983-08-31 1983-08-31 表示装置

Country Status (1)

Country Link
JP (1) JPS6051891A (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128225A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Crt multiple screen display system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54128225A (en) * 1978-03-29 1979-10-04 Hitachi Ltd Crt multiple screen display system

Also Published As

Publication number Publication date
JPS6051891A (ja) 1985-03-23

Similar Documents

Publication Publication Date Title
US5388208A (en) Gerbil wheel memory
KR860009351A (ko) 입출력 제어 시스템
US6674423B2 (en) Drive unit and liquid crystal device
KR870003431A (ko) 데이타 처리장치
KR20000035273A (ko) 표시용 콘트롤러 드라이버와 표시부의 구동 방법
JPH0568713B2 (ja)
JPS62126746A (ja) ランプ点滅制御方式
JP2932627B2 (ja) 表示装置
JPS58156993A (ja) 表示板制御装置
JP2861514B2 (ja) 2線式信号伝送装置
JPS604155Y2 (ja) 電子時計の午前、午後情報転送装置
JP2740359B2 (ja) 表示制御装置
JPH02114392A (ja) マイクロコンピュータ
JPH10240199A (ja) 画像表示制御装置
JPH0635742A (ja) マイクロコンピュータ装置
SU646326A2 (ru) Система дл обмена данными управл ющей вычислительной машины с периферийным устройством
SU1425607A1 (ru) Устройство дл программного управлени
JP2001184014A (ja) Lcd制御方式
JPS5847729B2 (ja) デ−タ転送方法
JPS5851466B2 (ja) 回線状態表示器の制御方式
JPH03188545A (ja) 画像メモリ制御装置
JPS6358694A (ja) メモリ型制御回路
JPS63220695A (ja) 時分割回線交換機における半固定回線収容方式
JPH01217392A (ja) 表示データ転送制御装置
JPH02181249A (ja) 周辺制御装置