JPH0567207B2

JPH0567207B2 -

Info

Publication number: JPH0567207B2
Application number: JP61199243A
Authority: JP
Inventors: Yoshihiko Hirai; Tsuneo Hamaguchi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1986-08-25
Filing date: 1986-08-25
Publication date: 1993-09-24
Also published as: JPS6355529A

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は厚膜状の単結晶シリコン基板上に形成
された電界効果型トランジスタを有するアクテイ
ブ・マトリクス液晶表示装置に関する。

〔従来技術とその問題点〕

近年、ツイスト・ネマチツク型（TN型）を中
心とした液晶表示装置（LCD）の応用が発展し、
腕時計や電卓の分野で大量に用いられているが、
さらに文字、図形等の任意表示が可能なマトリク
ス型も使われはじめている。マトリクス型とは、
ストライプ状の電極を有する基板２枚を、液晶を
介して互いに対向して配置したLCDである。本
型のLCDのＸ−Ｙ端子を、マトリクス端子とよ
ぶ。

このマトリクス型LCDの応用分野を広げるた
めには、表示容量の増大が必要である。しかし、
従来のLCDの電圧透過率変化特性はその立上り
があまり急峻でないので、表示容量を増加させる
ために、マルチプレクス駆動の走査本数を増加さ
せると、選択画素と非選択画素各々にかかる実効
電圧比は低下するので、選択画素と非選択画素と
のコントラスト比低下というクロストークが生じ
る。その結果、表示コントラストが著しく低下
し、ある程度のコントラストが得られる視野角も
著しく狭くなるため、従来のLCDでは走査本数
が60本位が限界であつた。

このマトリクス型LCDの表示容量を大幅に増
加させるために、LCDの各画素にアクテイブ素
子を直列に配置したアクテイブ・マトリクス
LCDが提案されている。ここ数年の間に発表さ
れた試作品のアクテイブ素子としては、無定形シ
リコン（ａ−Si）や多結晶シリコン（ｐ−Si）を
半導体材料としたFET構造の薄膜トランジスタ
（TFT）、又は単結晶シリコン（ｓ−Si）を半導
体材料としたFETが大部分である。これらのう
ちａ−Siやｐ−SiのTFTは製造プロセスがまだ
確立されていないので歩留りが悪く、また良品の
特性も不十分であり、走査本数に限界がある。更
に、TFTの特性が不十分、且つ、一枚の基板内
でも特性が一様でない為、テレビ画面のような中
間調表示を出した場合、階調がでず、又、コント
ラストが弱く、且つ、画面内でコントラストむら
が生じる。

一方、ｓ−SiのFETは、従来のシリコンICプ
ロセスをそのまま用いることにより得られるの
で、歩留りも良く、良品の特性も十分であり、走
査本数も実用上限界がない。しかし、このｓ−Si
は不透明であるので、フルカラー化が困難で、コ
ントラストが高くとれるTN型が使えない等の本
質的な欠点がある。

このような従来のアクテイブ・マトリクスに関
しては、エー・アイ・ラカトス（A.I.Lakatos）
著による雑誌「プロシーデイングス・オブ・エス
アイデイー（Proceedings of SID）」、第24巻、
第２号、第185頁（昭和58年発行）収録の論文
“プロミス・アンド・チヤレンジ・オブ・シンフ
イルム・シリコン・アプローチズ・トウ・アクテ
イブ・マトリクス”（Promise and Cha―llenge
of Thin−Film Silicon Approaches to Active
Matrices）に述べられている。

一般に、絶縁基板上に半導体素子を形成させる
方法としては、ｓ−Siやｐ−Siを使う方法の他
に、サフアイア（Al₂O₃）またはスピネル
（MgAl₂O₄）等の絶縁物上に単結晶シリコンをエ
ピタキシヤル成長させ、そのエピタキシヤル層に
素子（この素子は一般にSOSとよばれる）を形成
する方法もある。このSOSは、ｓ−Si上の素子
並、又はそれ以上の性能が得られるが、サフアイ
ア等の基板の価格が非常に高く、又大面積のもの
が得られない欠点がある。

近年、このSOSの他にｓ−Si上素子以上の性能
が得られる素子として、ポリシングを用いた転写
半導体素子（以下PTDと略す）が現われた。こ
の素子（トランジスタなどの単体）については、
濱口らによる「昭和59年秋季第45回応用物理学会
学術講演会予稿集」（講演番号12a−ｃ−２）及
び「日本応用物理学会欧文誌（Japanese
Journal of Applied Phy―sics）」第23巻、第
L815頁（1984年発行）の論文中に示されている。

このPTD素子の製造法は、およそ次のとおり
である。まず、ｓ−Si基板に制御された深さの酸
化物からなる素子分離領域を設け、この素子分離
領域間の半導体部分に所望の素子を形成した後、
その素子形成面を接着剤で保持基板に接着し、前
記素子分離領域が露出するまで前記半導体基板を
裏面から研磨しながら除去し、除去により露出し
た面を絶縁性の高分子材料からなる接着剤を介し
て支持基板に固定した後保持基板を除去して形成
される。又、保持基板を除去せずに、デバイスと
して用いる方法も特開昭62−105448の明細書中に
示されている。

〔発明の目的〕

本発明の目的は、このような従来の欠点を除去
し、PTD素子を用いた高性能のアクテイブ・マ
トリクス液晶表示装置を高歩留りで供給できる製
造方法を提供することにある。

〔問題点を解決するための手段〕本発明第１のアクテイブ・マトリクス液晶表示
装置の製造方法は、データ信号電極と走査信号電
極とで定まる位置にアクテイブ素子を設けた素子
基板と対向電極を有する対向基板とが液晶を介し
て互いに対向して配置されてなるアクテイブ・マ
トリクス液晶表示装置の製造方法において、単結
晶シリコン基板の一主面に選択的に酸化シリコン
からなる絶縁体層を形成し、前記絶縁体層に下地
の単結晶シリコンに達するまでコンタクト穴を形
成し、前記絶縁体層の形成されていない前記単結
晶シリコン基板の一主面にアクテイブ素子を形成
し、前記アクテイブ素子から前記コンタクト穴に
配線を形成し、前記単結晶シリコン基板の一主面
側を接着剤で保持基板に接着し、前記絶縁体層が
露出するまで前記単結晶シリコン基板を裏面から
研磨して単結晶シリコン領域と絶縁体領域とから
なるデバイス層を形成し、前記絶縁体領域の前記
保持基板と反対側の表面に画素電極を形成し、前
記画素電極と前記コンタクト穴とを通して前記ア
クテイブ素子に配線を行なう工程を含んでなる。

本発明第２のアクテイブ・マトリクス液晶表示
装置の製造方法はデータ信号電極と走査信号電極
とで定まる位置にアクテイブ素子を設けた素子基
板と対向電極を有する対向基板とが液晶を介して
互いに対向して配置されてなるアクテイブ・マト
リクス液晶表示装置の製造方法において、単結晶
シリコン基板の一主面に選択的に酸化シリコンか
らなる絶縁体層を形成し、前記絶縁体層の形成さ
れていない前記単結晶シリコン基板の一主面にア
クテイブ素子を形成し、前記アクテイブ素子から
前記絶縁体層表面の所定部分へ配線を形成し、前
記単結晶シリコン基板の一主面側を接着剤で保持
基板に接着し、前記絶縁体層が露出するまで前記
単結晶シリコン基板を裏面から研磨して単結晶シ
リコン領域と絶縁体領域とからなるデバイス層を
形成し、前記絶縁体領域にコンタクト穴を設けて
このコンタクト穴を介して前記アクテイブ素子に
接続する画素電極を前記絶縁体領域の保持基板と
反対側の表面に形成する工程を含んでなる。

〔実施例〕

次に、本発明の実施例について図面を参照して
詳細に説明する。

第１図及び第２図はそれぞれは本発明の実施例
に関するアクテイブ・マトリクス液晶表示装置の
第１の例の主要部の断面図及びこの例における素
子基板の模式的平面図である。

この第１の例は、データ信号電極２１と走査信
号電極２０とで定まる位置にアクテイブ素子を設
けた素子基板と対向電極を有する対向基板とが液
晶を介して互いに対向して配置されてなるアクテ
イブ・マトリクス液晶表示装置において、前述の
素子基板は互いに隣接する単結晶シリコン領域３
と酸化シリコンからなる絶縁体領域４とからなる
デバイス層が保持基板１に接着されてなり、単結
晶シリコン領域３の保持基板１側にMOSトラン
ジスタ１８からなるアクテイブ素子が形成され、
絶縁体領域４の保持基板１と反対側に画素電極５
が形成され、画素電極５は絶縁体領域４に設けら
れたコンタクト穴１７を通して素子であるMOS
トランジスタ１８のドレイン領域１０に接続され
ているものである。

このような構成で400×640画素、ピツチ0.2mm
のアクテイブ・マトリクス液晶表示装置（AM−
LCD）を試作したが、このAM−LCDはスタテ
イツク駆動時とほぼ同一の表示性能を示し、模擬
信号として2000本走査時相当の信号まで印加した
が、スタテイツク駆動時とほぼ同じ表示性能が得
られた。

駆動信号には従来のMOSトランジスタ又は
TFTを積層したAM−LCDに用いる信号と同様
の信号を用いた。

又、中間調を含むテレビ画面を出した場合、ほ
ぼ忠実に階調を表現し、高コントラストであり、
又、画面内でコントラスト・ムラは生じなかつ
た。

更に、ａ−Si又はｐ−SiのTFTを用いたもの
に比べて歩留りの向上も著しかつた。

第３図は本発明のアクテイブ・マトリクス液晶
表示装置の第２の実施例を説明するための素子基
板の模式的平面図である。

この第２の例は、走査側駆動回路２２とデータ
側駆動回路２３とを、画素電極５に接続される
MOSトランジスタ１８の形成と同時に、所定の
単結晶シリコン領域に設けた以外は第１の第２の
例と同様である。画素数は400×640画素、ピツチ
は0.05mmである。走査側駆動回路２２はシフトレ
ジスタから、又、データ側駆動回路２３はシフト
レジスタとサンプル・ホルダとから構成され、通
常のMOS−ICと同じ回路である。

本実施例によるパネルは駆動回路を積層してい
る為、端子の数が1040本から、10本と著しく減少
し、端子の接続工程が著しく簡略になつた。本パ
ネルは小さい為、直視型には向かないが、従来の
投射光学系を用いて、１ｍ×１ｍ角の良好な投射
画面を得た。中間調表示も良好であつた。

第４図〜第６図は本発明のアクテイブ・マトリ
クス液晶表示装置の製造方法の第１の実施例を説
明するため工程順に配置した素子基板の主要部の
断面図である。

まず、第４図に示すように、単結晶シリコン基
板１６上に熱酸化により厚さ2μｍのSiO₂膜を形
成し、各表示画素に対応する部分を除き反応性イ
オンエツチングによりこのSiO₂膜を除去する。
この残つたSiO₂の部分が絶縁体層４′となる。単
結晶シリコン基板１６が露出している部分に、
SiH₂Cl₂−H₂−HCl系を用いて、シリコンを絶縁
体層４′と同じ高さまで選択エピタキシヤル成長
させ、単結晶シリコン層３を形成する。

この上にFET型のトランジスタを形成するが
これは通常のMOSプロセスと同様に形成される。
すなわち、第５図に示すように、SiO₂からなる
ゲート絶縁膜９、多結晶シリコンからなるゲート
電極７、SiO₂からなる層間絶縁膜１２を各々形
成の後、イオン打込みによりソース領域１１、ド
レイン領域１０を形成する。ゲート電極には、ア
ルミニウム、モリブデン、タングステン等の金属
も用いられる。

又、SiO₂で構成される絶縁体層４′に絶縁体層
より深く、コンタクト穴１７を通常の写真蝕刻技
術を用いて形成する。クロム、モリブデン、タン
グステン等の金属蒸着により、ドレイン電極６を
形成し、アクテイブ素子であるMOSトランジス
タからコンタクト穴まで配線する。又、同様に金
属蒸着により、ソース電極８とを形成する。

以上の工程で形成されたゲート電極７とソース
電極８は、各々走査信号電極２０とデータ信号電
極２１も兼ねている（第２図）。これらの信号電
極の交差部には、層間絶縁膜１２が形成され、短
絡を防いでいる。

次に、第６図に示すように、このMOSトラン
ジスタを形成した単結晶シリコン基板１６の
MOS素子形成面を絶縁性の高分子材料、例えば、
エポキシまたはポリイミドからなる接着層２で石
英ガラス、ホウケイ酸ガラス、パイレツクス系ガ
ラス、ソーダガラス、シリコンウエハ等の保持基
板１に接着する。

次に、MOS形成部を除く単結晶シリコン基板
１６をメカノケミカルポリシングで除去する。こ
の場合のポリシングでは、化学液として有機アミ
ンを用いているために、絶縁体層４′の成分であ
るSiO₂は単結晶シリコンよりも加工速度がかな
り遅いため、ポリシング加工を絶縁体層４′の深
さで止めることができる。こうして素子を形成し
た単結晶シリコン領域３と絶縁体領域４から構成
されるデバイス層を容易に残すことができる。

最後に第１図に示すように、絶縁体領域４の研
磨面上に画素電極５を形成し、コンタクト穴１７
を通して、ドレイン電極６と導通をとる。画素電
極５は、通常、酸化インジウム−スズ（ITO）や
酸化スズ（NESA）等の透明電極である。この工
程により、画素電極５が素子基板表面に形成され
る。又、同様にマトリクス端子１９が形成されて
いる絶縁体領域にコンタクト穴を設け、MOSト
ランジスタ１８に接続される走査信号電極２０、
データ信号電極２１と導通するように素子基板表
面にマトリクス端子１９を設ける。以上の工程に
より、保持基板１上に、アクテイブ素子である
MOSトランジスタ１８、画素電極５、走査信号
電極２０とデータ信号電極２１のリード電極、マ
トリクス端子１９が形成され、素子基板が完成す
る。

このようにして出来た素子基板を、ITO等の対
向電極１４を全面に形成した対向基板１５と、グ
ラス・フアイバ等のスペーサを介して組み合わせ
て液晶セルを形成する。この液晶セルに液晶を注
入して液晶層１３とし、通常のエポキシ系有機シ
ールを用いて封止（シール）することによりAM
−LCDが得られる（第１図）。

ここで素子基板と対向基板に対しラビングによ
り配向処理を行つた。この場合、ポリイミド等の
配向処理膜を塗布することが多いが不可欠ではな
いので第１図では省略した。また、液晶はTN型
液晶であるZLI−1565（メルク社製）を用い、そ
のセル厚は8μｍ、偏光板は日東電工製のNPF−
1100Hを用いた。このTN型液晶ZLI−1565とこ
の偏光板を用いたLCDをスタテイツク駆動で駆
動した場合、５：１のコントラスト比CRが得ら
れる視野角は±50゜であつた。

なお、この実施例は、熱酸化後選択的にSiO₂
膜を除去したのち選択エピタキシヤル成長を行な
つたが、単結晶シリコン基板を選択酸化すれば選
択エピタキシヤル成長は行なわなくてもよい。そ
の場合、単結晶シリコンと絶縁体との間で段差が
若干生じるが、性能的にはほぼ遜色のないものが
得られる。

第７図は本発明のアクテイブ・マトリクス液晶
表示装置の製造方法の本発明によるの実施例を説
明するための素子基板の主要部の断面図である。

この実施例は、コンタクト穴１７の形成を、単
結晶シリコン基板１６の研磨前に行なわず、研磨
後、且つ、画素電極５形成前に行い、画素電極形
成時にドレイン電極６と導通をとることにした以
外は、前述の例と同様であり、本実施例による
MOS素子特性及びAM−LCD表示特性もほぼ同
じであつた。

以上の実施例において、走査信号電極２０とデ
ータ信号電極２１をMOSトランジスタのゲート
電極と同じ側に形成したが必ずしもその必要はな
い。すなわち、素子基板の絶縁体領域の画素電極
が形成されている側の面（素子基板表面）にこれ
らの電極を形成し、絶縁体領域に設けたコンタク
ト穴を通してゲート電極又はソース電極に接続す
るようにすればよい。

走査信号電極２０とデータ信号電極とも素子基
板表面に設けると、これらの電極とマトリクス端
子を接続するためのコンタクトホールを素子基板
に設ける必要がない。又、これらの電極の一画素
あたりの表面積は画素電極に比べて無視できる程
度であり、かりにそうでないとしても不透明材料
を用いているので表示上問題にはならない。すな
わち、MOSトランジスタの特性、AM−LCD表
示特性とも本発明AM−LCDの第１の実施例とほ
ぼ同じである。

また、走査信号電極２０とデータ信号電極２１
のいずれか一方のみをゲート電極７又はソース電
極８と同時に形成せずに、単結晶シリコン基板の
研磨後、研磨面に残りの信号電極を形成し、コン
タクト穴を通じて、ゲート電極又はソース電極に
接続してもよい。この場合には、走査信号電極と
データ信号電極とが各々デバイス層の片面にある
為、交差部に層間絶縁膜を設ける必要がなく、段
差がなくなり、配線の段切れの恐れはなく、寄生
容量も少なくなる利点がある。その他のMOSト
ランジスタ特性、AM−LCD表示特性は前述のも
のと同じである。

以上の説明は、アクテイブ素子としてMOSト
ランジスタを例にあげたが、MOSに限らず電界
効果トランジスタ、バイポーラ・トランジスタ、
各種のダイオード、及びそれらの組合わせを用い
てもよいことは改めて説明するまでもない。

次に、本発明AM−LCDの応用例について述べ
る。

以上説明した直視型のデイスプレイに対して、
１ｍ×１ｍ角程度の超大画面の表示としては、液
晶パネルにキセノンランプ等からの強い光を照射
してそれを投影する投射型デイスプレイが適す
る。従来のレーザ熱書込の液晶パネルを用いた投
射型デイスプレイの液晶パネルを、本発明の液晶
パネルと置換えることにより、レーザ及びその駆
動回路関係が必要なくなるので、小型の投射型デ
イスプレイが実現できる。投射光学系は従来のも
のを用いることができる。又、投射系には、通常
のオーバー・ヘツド・プロジエクタ（いわゆる
OHP）も用いることができる。

液晶パネルとして、400×640画素、ピツチ0.05
mmの本発明のAM−LCDを用いれば、液晶パネル
が著しく小型になる為、著しく小型の投射光学系
が実現できる。

以上の説明はすべてモノクロの画面であつた
が、通常行われているように、対向基板上に、各
画素に対応して、Ｒ、Ｇ、Ｂ各ドツトのカラーフ
イルタを形成することにより、容易にカラー画面
が、直視型、投射型ともに得られる。又、投射型
の場合は、AM−LCDを３枚用い、各々にＲ、
Ｇ、B3枚のうちの１枚を組み合わせて、それら
を合成してカラー画面を得ることも可能である。

〔発明の効果〕

以上説明したように、従来透明基板上にａ−Si
又はｐ−Siを形成してその上にTFTを形成する
ので、特性が悪く、走査本数500本位がスタテイ
ツク駆動と同等になる限界であつたが、本発明に
よれば、透明基板上にｓ−Si上に形成したMOS
を移しかえることができるので、良好な特性が得
られ、2000本走査も可能となり、また製造歩留り
の向上も著しい。さらに、本発明によるLCDを
多数枚組み合わせれば大面積化が可能で、周辺駆
動回路を各画素のアクテイブ素子と同一基板上に
製作することにより端子数の大幅減少ができ、ま
た投射型に応用することにより、超小型の投射型
デイスプレイも得られる。

【図面の簡単な説明】

第１図及び第２図はそれぞれ本発明に関連する
アクテイブ・マトリクス液晶表示装置（AM−
LCD）の第１の実施例の主要部の断面図及びこ
の例における素子基板の模式的平面図、第３図は
本発明の実施例に関連するAM−LCDの第２の例
を説明するための素子基板の模式的平面図、第４
図〜第６図は本発明のAM−LCDの製造方法の第
１の実施例を説明するための工程順に配置した素
子基板の主要部の断面図、第７図は本発明のAM
−LCDの製造方法の第２の実施例を説明するた
めの素子基板の主要部の平面図である。１……保持基板、２……接着層、３……単結晶
シリコン領域、３′……単結晶シリコン層、４…
…絶縁体領域、４′……絶縁体層、５……画素電
極、６……ドレイン電極、７……ゲート電極、８
……ソース電極、９……ゲート絶縁膜、１０……
ドレイン領域、１１……ソース領域、１２……層
間絶縁膜、１３……液晶層、１４……対向電極、
１５……対向基板、１６……単結晶シリコン基
板、１７……コンタクト穴、１８……MOSトラ
ンジスタ、１９……マトリクス端子、２０……走
査信号電極、２１……データ信号電極、２２……
走査側駆動回路、２３……データ側駆動回路。

Claims

【特許請求の範囲】１データ信号電極と走査信号電極とで定まる位
置にアクテイブ素子を設けた素子基板と対向電極
を有する対向基板とが液晶を介して互いに対抗し
て配置されてなるアクテイブ・マトリクス液晶表
示装置の製造方法において、単結晶シリコン基板
の一主面に選択的に酸化シリコンからなる絶縁体
層を形成し、前記絶縁体層に下地の単結晶シリコ
ンに達するまでコンタクト穴を形成し、前記絶縁
体層の形成されていない前記単結晶シリコン基板
の一主面にアクテイブ素子を形成し、前記アクテ
イブ素子から前記コンタクト穴に配線を形成し、
前記単結晶シリコン基板の一主面側を接着剤で保
持基板に接着し、前記絶縁体層が露出するまで前
記単結晶シリコン基板を裏面から研磨して単結晶
シリコン領域と絶縁体領域とからなるデバイス層
を形成し、前記絶縁体領域の前記保持基板と反対
側の表面に画素電極を形成し、前記画素電極と前
記コンタクト穴とを通して前記アクテイブ素子に
配線を行なう工程を含むことを特徴とするアクテ
イブ・マトリクス液晶表示装置の製造方法。２データ信号電極と走査信号電極とで定まる位
置にアクテイブ素子を設けた素子基板と対向電極
を有する対向基板とが液晶を介して互いに対向し
て配置されてなるアクテイブ・マトリクス液晶表
示装置の製造方法において、単結晶シリコン基板
の一主面に選択的に酸化シリコンからなる絶縁体
層を形成し、前記絶縁体層の形成されていない前
記単結晶シリコン基板の一主面にアクテイブ素子
を形成し、前記アクテイブ素子から前記絶縁体層
表面の所定部分へ配線を形成し、前記単結晶シリ
コン基板の一主面側を接着剤で保持基板に接着
し、前記絶縁体層が露出するまで前記単結晶シリ
コン基板を裏面から研磨して単結晶シリコン領域
と絶縁体領域とからなるデバイス層を形成し、前
記絶縁体領域にコンタクト穴を設けてこのコンタ
クト穴を介して前記アクテイブ素子に接続する画
素電極を前記絶縁体領域の保持基板と反対側の表
面に形成する工程を含むことを特徴とするアクテ
イブ・マトリクス液晶表示装置の製造方法。