JPH0564819B2 - - Google Patents
Info
- Publication number
- JPH0564819B2 JPH0564819B2 JP62039783A JP3978387A JPH0564819B2 JP H0564819 B2 JPH0564819 B2 JP H0564819B2 JP 62039783 A JP62039783 A JP 62039783A JP 3978387 A JP3978387 A JP 3978387A JP H0564819 B2 JPH0564819 B2 JP H0564819B2
- Authority
- JP
- Japan
- Prior art keywords
- ipl
- processor
- line
- processing
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004891 communication Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008676 import Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Information Transfer Between Computers (AREA)
- Computer And Data Communications (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、パソコンからの操作で通信回線を
介して自動ダイヤル、自動発信、自動着信などを
行うデータ送受信装置に関するものである。
介して自動ダイヤル、自動発信、自動着信などを
行うデータ送受信装置に関するものである。
第３図は、例えば、雑誌、「インターフエース」
1986年３月（CQ出版社）、P242〜257に示された
郵政省告示準拠のパソコン用通信アダプタのハー
ドウエア構成図である。図において、３−１は中
央処理部（以下、CPUという）、でROM３−２
内に第４図のソフトウエア構成図で示すプログラ
ムがすべて格納されている。３−３はRAM，３
−４は通信用入出力部で自動発着信型網制御装置
３−5NCUを経て隣接装置間とのデータ伝送を行
う。３−６は端末用入出力部、３−７は通信を行
うためのパソコンである。
1986年３月（CQ出版社）、P242〜257に示された
郵政省告示準拠のパソコン用通信アダプタのハー
ドウエア構成図である。図において、３−１は中
央処理部（以下、CPUという）、でROM３−２
内に第４図のソフトウエア構成図で示すプログラ
ムがすべて格納されている。３−３はRAM，３
−４は通信用入出力部で自動発着信型網制御装置
３−5NCUを経て隣接装置間とのデータ伝送を行
う。３−６は端末用入出力部、３−７は通信を行
うためのパソコンである。
次に、第４図のソフトウエア構成図を参照して
通信アダプタの動作について説明する。まず、パ
ソコン通信を行う場合、各タスクを管理するタス
ク・スケジユーラ（リアルタイムモニタ）４−１
はタスク間のメツセージ通信が可能なモニタによ
つてマルチタスク（あるスケジユーラOSの下で
複数のプログラムが時分割で動作（タスク・スケ
ジユーリング）すること）で動作する。ソフトウ
エア上装備されている各タスクは端末入出力タス
ク４−２、変換タスク４−３、及び通信用入出力
部３−４を制御する。また、回線制御タスク４−
４で駆動するタスクの各プログラムはROM３−
２内に予め格納されており電源を投入するとリア
ル・タイム・モニタでタスク・スケジユーリング
され、データ通信が行われる。すなわち、CPU
３−１はROM３−２内に書き込まれているプロ
グラムをフエツチ（アドレスされた命令、または
データをROM３−１からCPU３−２に与える期
間）して該CPU３−１内で処理を実行し、RAM
３−３上の決められたプログラムエリアに正規の
初期プログラムIPLをロードしてシステム通信の
立上げ動作を終了する。
通信アダプタの動作について説明する。まず、パ
ソコン通信を行う場合、各タスクを管理するタス
ク・スケジユーラ（リアルタイムモニタ）４−１
はタスク間のメツセージ通信が可能なモニタによ
つてマルチタスク（あるスケジユーラOSの下で
複数のプログラムが時分割で動作（タスク・スケ
ジユーリング）すること）で動作する。ソフトウ
エア上装備されている各タスクは端末入出力タス
ク４−２、変換タスク４−３、及び通信用入出力
部３−４を制御する。また、回線制御タスク４−
４で駆動するタスクの各プログラムはROM３−
２内に予め格納されており電源を投入するとリア
ル・タイム・モニタでタスク・スケジユーリング
され、データ通信が行われる。すなわち、CPU
３−１はROM３−２内に書き込まれているプロ
グラムをフエツチ（アドレスされた命令、または
データをROM３−１からCPU３−２に与える期
間）して該CPU３−１内で処理を実行し、RAM
３−３上の決められたプログラムエリアに正規の
初期プログラムIPLをロードしてシステム通信の
立上げ動作を終了する。
従来のデータ送受信装置は以上のように構成さ
れているので、１つのCPUでマルチタスキング
を行なうことになり処理能力に限界があつた。ま
たプログラムはすべてROM内に格納しておくか
らRAM内にハード、デイスク等よりロードする
しか方法がなかつた。
れているので、１つのCPUでマルチタスキング
を行なうことになり処理能力に限界があつた。ま
たプログラムはすべてROM内に格納しておくか
らRAM内にハード、デイスク等よりロードする
しか方法がなかつた。
プログラムをROMに格納しておく方式の場合
にはソフトウエアの修正作業が大変面倒であり、
またプログラムをハード・デイスクよりロードす
る場合にはハード・デイスク装置及びハード・デ
イスクのコントローラを必要とし、高価となるを
免れ得ずソフトウエアの修正のためにはROMま
たはハード・デイスクを取換える作業がどうして
も不可欠となり装置の所まで行かなくては作業が
できないなどの問題点があつた。
にはソフトウエアの修正作業が大変面倒であり、
またプログラムをハード・デイスクよりロードす
る場合にはハード・デイスク装置及びハード・デ
イスクのコントローラを必要とし、高価となるを
免れ得ずソフトウエアの修正のためにはROMま
たはハード・デイスクを取換える作業がどうして
も不可欠となり装置の所まで行かなくては作業が
できないなどの問題点があつた。
この発明は上記のような問題点を解消するため
になされたもので、マルチタスクの処理能力を上
げるため複数のCPUを用い該各CPUのRAM内に
初期プログラムを遠隔操作で伝送することができ
るデータ送受信装置を提供することを目的とす
る。
になされたもので、マルチタスクの処理能力を上
げるため複数のCPUを用い該各CPUのRAM内に
初期プログラムを遠隔操作で伝送することができ
るデータ送受信装置を提供することを目的とす
る。
この発明に係るデータ送受信装置におけるマル
チプロセツサ構成システムは、回線対応部のプロ
グラム及びオペレーテイングシステムOSのみを
ROM化し、他のプログラムは回線を通じて初期
プログラムを受け取り、各プロセツサのRAM内
にロードするようにし、かくして初期プログラム
ロードの終了後システム全体を動作開始するもの
である。
チプロセツサ構成システムは、回線対応部のプロ
グラム及びオペレーテイングシステムOSのみを
ROM化し、他のプログラムは回線を通じて初期
プログラムを受け取り、各プロセツサのRAM内
にロードするようにし、かくして初期プログラム
ロードの終了後システム全体を動作開始するもの
である。
この発明におけるデータ送受信装置の回線対応
部は、該装置の電源オンによりスタンドアロンで
動作を開始し、リモート初期プログラムロードを
行なう。プログラムロードの終了後はメイン・プ
ロセツサの指令にしたがつてマルチプロセツサ構
成員の一員として動作する。
部は、該装置の電源オンによりスタンドアロンで
動作を開始し、リモート初期プログラムロードを
行なう。プログラムロードの終了後はメイン・プ
ロセツサの指令にしたがつてマルチプロセツサ構
成員の一員として動作する。
以下、この発明の一実施例を図について説明す
る。図中、第３図と同一の部分は同一の符号をも
つて図示した第１図において、１は主処理装置
（以下、MPU；メイン・プロセツサ・ユニツトと
略称する）で全プロセツサの動作管理を行なう。
２は回線対応プロセツサ（以下、CIOP；コモ
ン・インプツト・アウトプツト・プロセツサと略
称する）で回線に対して送受信を行なう。
る。図中、第３図と同一の部分は同一の符号をも
つて図示した第１図において、１は主処理装置
（以下、MPU；メイン・プロセツサ・ユニツトと
略称する）で全プロセツサの動作管理を行なう。
２は回線対応プロセツサ（以下、CIOP；コモ
ン・インプツト・アウトプツト・プロセツサと略
称する）で回線に対して送受信を行なう。
また、３，４は一般入出力プロセツサ（以下、
IOP；インプツト・アウトプツト・プロセツサと
略称する）でパソコン３−７等を含む一般の入出
力を行なう。
IOP；インプツト・アウトプツト・プロセツサと
略称する）でパソコン３−７等を含む一般の入出
力を行なう。
第２図は、この発明のソフトウエア構成図でリ
モートIPL、イニシヤライズ、システムスタート
アツプの処理動作を行なうようになつており２−
Ａ−１，２−Ｂ−２，２−Ｃ−３は夫々オペレー
シヨン・システムの持つ初期プログラム・ロード
（以下、IPLと略称する）機能でIPL機能Ａ２−Ａ
−１はCIOP２，IOP３，４に対しIPL指令２−
11を出す。また、CIOP２から同様初期プログラ
ム２−13を受取る。
モートIPL、イニシヤライズ、システムスタート
アツプの処理動作を行なうようになつており２−
Ａ−１，２−Ｂ−２，２−Ｃ−３は夫々オペレー
シヨン・システムの持つ初期プログラム・ロード
（以下、IPLと略称する）機能でIPL機能Ａ２−Ａ
−１はCIOP２，IOP３，４に対しIPL指令２−
11を出す。また、CIOP２から同様初期プログラ
ム２−13を受取る。
IPL機能Ｂ２−Ｂ−２は、MPU１からIPL指令
２−11を受けると、イニシヤライザＢ２−Ｂ−４
に遷移する。更に、IPL機能Ｃ２−Ｃ−３は
MPU１からIPL指令２−11を受けると、CIOP２
から初期プログラム２−13を受取る。イニシヤラ
イザＡ２−Ａ−８はタスクスケジユーラ２−５が
動作可能となる環境（初期条件）を作るととも
に、他プロセツサにスタート指令２−12を出力す
る。
２−11を受けると、イニシヤライザＢ２−Ｂ−４
に遷移する。更に、IPL機能Ｃ２−Ｃ−３は
MPU１からIPL指令２−11を受けると、CIOP２
から初期プログラム２−13を受取る。イニシヤラ
イザＡ２−Ａ−８はタスクスケジユーラ２−５が
動作可能となる環境（初期条件）を作るととも
に、他プロセツサにスタート指令２−12を出力す
る。
また、イニシヤライザＢ２−Ｂ−４は同様にタ
スクスケジユーラ２−Ｂ−５が動作できる環境を
作り、イニシヤライザＣ２−Ｂ−９もタスクスケ
ジユーラ２−５が動作できる環境を作つて共に
MPU１からのスタート指令２−12を待つ。
スクスケジユーラ２−Ｂ−５が動作できる環境を
作り、イニシヤライザＣ２−Ｂ−９もタスクスケ
ジユーラ２−５が動作できる環境を作つて共に
MPU１からのスタート指令２−12を待つ。
ここで、タスクスケジユーラ２−５は、マルチ
タスキング動作を行い、該タスクスケジユーラ２
−５のもとでアプリケーシヨンのタスクは動作す
る。
タスキング動作を行い、該タスクスケジユーラ２
−５のもとでアプリケーシヨンのタスクは動作す
る。
回線制御タスク２−６はCIOP２特有のもので
回線に対し、自動発着信型網制御装置NCU３−
５を介して送受信を行なう。IPLタスク２−７
は、リモートIPLを制御するためのもので、回線
制御タスク２−６と、初期プログラム２−13によ
る他プロセツサーへのプログラム受渡しを制御す
る。
回線に対し、自動発着信型網制御装置NCU３−
５を介して送受信を行なう。IPLタスク２−７
は、リモートIPLを制御するためのもので、回線
制御タスク２−６と、初期プログラム２−13によ
る他プロセツサーへのプログラム受渡しを制御す
る。
この様にして各プロセツサのイニシヤライズが
終了すると次はシステムスタートに移るがここで
アプリケーシヨンタスク２−10は前述のリモート
IPLによつてロードされたプログラムでシステム
スタート・アツプ後動作する。
終了すると次はシステムスタートに移るがここで
アプリケーシヨンタスク２−10は前述のリモート
IPLによつてロードされたプログラムでシステム
スタート・アツプ後動作する。
次にこの発明の動作を第２図のソフトウエア構
成図を参照して説明する。
成図を参照して説明する。
まず、第２図においてCIOP２はMPU１から
IPL指令２−11を受けると、イニシヤライザＢ２
−Ｂ−４によつて回線制御タスク２−６とIPLタ
スク２−７のみが動作できる環境を作つた後でタ
スクスケジユーラ２−Ｂ−５によつてマルチタス
キングが行なわれ、スタンドアロンでスタートア
ツプする。次にIPLタスク２−７は回線制御タス
ク２−６を制御し、回線より初期プログラム２−
13を受信して他のプロセツサ及び自プロセツサ内
に初期プログラムロードIPLを行なう。他プロセ
ツサーはIPL機能Ａ２−Ａ−１，Ｃ２−Ｃ−３の
もとに自内に初期プログラム２−13を取込む。
IPL指令２−11を受けると、イニシヤライザＢ２
−Ｂ−４によつて回線制御タスク２−６とIPLタ
スク２−７のみが動作できる環境を作つた後でタ
スクスケジユーラ２−Ｂ−５によつてマルチタス
キングが行なわれ、スタンドアロンでスタートア
ツプする。次にIPLタスク２−７は回線制御タス
ク２−６を制御し、回線より初期プログラム２−
13を受信して他のプロセツサ及び自プロセツサ内
に初期プログラムロードIPLを行なう。他プロセ
ツサーはIPL機能Ａ２−Ａ−１，Ｃ２−Ｃ−３の
もとに自内に初期プログラム２−13を取込む。
IPL作業が終了すると、MPU１はイニシヤラ
イザＡ２−Ａ−８を、またCIOP２及びIOP３，
４はイニシヤライズＣ２−Ｂ−９及びＣ２−Ｃ−
９のもとで全アプリケーシヨンがタスクスケジユ
ーラ２−５にてマルチタスキングできる環境を作
る。
イザＡ２−Ａ−８を、またCIOP２及びIOP３，
４はイニシヤライズＣ２−Ｂ−９及びＣ２−Ｃ−
９のもとで全アプリケーシヨンがタスクスケジユ
ーラ２−５にてマルチタスキングできる環境を作
る。
イニシヤライズ作業が終了すると、引続き
MPU１の指令のもとで全プロセツサはタスクス
ケジユーラ２−５に遷移し、全アプリケーシヨン
のマルチタスキングを行ないシステムとしてスタ
ートアツプする。この場合、CIOP２はIPL処理
における回線制御タスク２−６を、システムスタ
ートアツプにおける回線制御タスクに兼用してい
るので、使用部品数が少なく、構成を簡素化する
ことができる。
MPU１の指令のもとで全プロセツサはタスクス
ケジユーラ２−５に遷移し、全アプリケーシヨン
のマルチタスキングを行ないシステムとしてスタ
ートアツプする。この場合、CIOP２はIPL処理
における回線制御タスク２−６を、システムスタ
ートアツプにおける回線制御タスクに兼用してい
るので、使用部品数が少なく、構成を簡素化する
ことができる。
なお、上記実施例ではマルチプロセツサ構成の
システムにおけるリモートIPLを例に示したが回
線対応プロセツサ、あるいは一般入出力プロセツ
サ等単独装備のシステムにおいても上記実施例と
同様の効果を奏する。
システムにおけるリモートIPLを例に示したが回
線対応プロセツサ、あるいは一般入出力プロセツ
サ等単独装備のシステムにおいても上記実施例と
同様の効果を奏する。
以上のように、この発明によれば、システム電
源オン時にデータ網より初期プログラムを受信
し、システム全体にロードしてロード終了後シス
テム全体がスタートアツプするようにしたので、
ハード・デイスク装置等が不要で装置が安価にで
きる他、ROM又はハード・デイスク交換等に際
してオペレータが装置の所に行くこともなくなり
ソフトウエアの修正が容易に可能となる効果があ
る。
源オン時にデータ網より初期プログラムを受信
し、システム全体にロードしてロード終了後シス
テム全体がスタートアツプするようにしたので、
ハード・デイスク装置等が不要で装置が安価にで
きる他、ROM又はハード・デイスク交換等に際
してオペレータが装置の所に行くこともなくなり
ソフトウエアの修正が容易に可能となる効果があ
る。
第１図は、この発明の一実施例によるデータ送
受信装置のシステム構成図、第２図は、第１図の
ソフトウエア構成図、第３図は、従来のデータ送
受信装置のハードウエア構成図、第４図は、第３
図のソフトウエア構成図である。 図において、１は主処理装置（MPU）、２は回
線対応プロセツサ（CIOP）、３，４は一般入出力
プロセツサ（IOP）である。
受信装置のシステム構成図、第２図は、第１図の
ソフトウエア構成図、第３図は、従来のデータ送
受信装置のハードウエア構成図、第４図は、第３
図のソフトウエア構成図である。 図において、１は主処理装置（MPU）、２は回
線対応プロセツサ（CIOP）、３，４は一般入出力
プロセツサ（IOP）である。
Claims (1)
- 【特許請求の範囲】 １ パソコンからの通信データを回線に送出し、
所定の通信プロトコルで他のパソコンと通信を行
うデータ送受信装置において、 前記データ送受信装置の有する処理機能単位に
設けられたIPL機能付プロセツサの１組以上の全
プロセツサの処理動作を管理する主処理装置と、 前記主処理装置からのIPL指令によつて作動さ
れ回線に対してデータ送受信の回線制御機能を立
上げる回線対応プロセツサと、 前記主処理装置のIPL指令によつて作動され一
般データの入出力動作機能を立上げる一般入出力
プロセツサと、 前記IPL指令中に回線対応プロセツサのみスタ
ンドアロンで立上り、タスクレベルで網側と通信
してイニシヤルプログラムを受信し、該イニシヤ
ルプログラムを他のプロセツサ及び自プロセツサ
内にロードするリモートIPL処理手段と、 このリモートIPL処理の終了後、前記主処理装
置のイニシヤライズに基づいて前記回線対応プロ
セツサ及び前記一般入出力プロセツサのイニシヤ
ライズを行なうイニシヤライズ処理手段と、 このイニシヤライズ処理の終了後、前記主処理
装置のスタート指令のもとにそれぞれタスクスケ
ジユーラを設けた、全プロセツサがシステムスタ
ートして、それぞれのプロセツサが並列処理を実
行するシステムスタート処理手段と、 を有することを特徴とするデータ送受信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039783A JPS63206847A (ja) | 1987-02-23 | 1987-02-23 | デ−タ送受信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62039783A JPS63206847A (ja) | 1987-02-23 | 1987-02-23 | デ−タ送受信装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63206847A JPS63206847A (ja) | 1988-08-26 |
| JPH0564819B2 true JPH0564819B2 (ja) | 1993-09-16 |
Family
ID=12562529
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62039783A Granted JPS63206847A (ja) | 1987-02-23 | 1987-02-23 | デ−タ送受信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63206847A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132235A (en) * | 1980-09-29 | 1982-08-16 | Honeywell Inf Systems | Communication multiplexer having two microprocessors |
| JPS5945539A (ja) * | 1982-09-07 | 1984-03-14 | Fujitsu Ltd | 通信制御プログラムのリモ−トロ−デイング処理方式 |
| JPS61262955A (ja) * | 1985-05-17 | 1986-11-20 | Fujitsu Ltd | 通信制御装置のバツフア管理方式 |
-
1987
- 1987-02-23 JP JP62039783A patent/JPS63206847A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57132235A (en) * | 1980-09-29 | 1982-08-16 | Honeywell Inf Systems | Communication multiplexer having two microprocessors |
| JPS5945539A (ja) * | 1982-09-07 | 1984-03-14 | Fujitsu Ltd | 通信制御プログラムのリモ−トロ−デイング処理方式 |
| JPS61262955A (ja) * | 1985-05-17 | 1986-11-20 | Fujitsu Ltd | 通信制御装置のバツフア管理方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63206847A (ja) | 1988-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10628209B2 (en) | Virtual machine monitor to I/O stack conduit in virtual real memory | |
| DE69727407T2 (de) | Verteilte Ausführung von modusungeeigneten Befehlen in Multiprozessorsysteme | |
| US5023778A (en) | Interprocessor communication method | |
| US20040267926A1 (en) | Accessing firmware of a remote computer system using a remote firmware interface | |
| US6353857B2 (en) | Controllerless modem | |
| US20100169069A1 (en) | Composite device emulation | |
| US6275876B1 (en) | Specifying wrap register for storing memory address to store completion status of instruction to external device | |
| JPH0564819B2 (ja) | ||
| JP2001507835A (ja) | 過去に互換性のあるオペレーティングシステムのリアルタイムサービス | |
| JPH01142857A (ja) | 遠隔操作によるシステムインストール方式 | |
| TW201821999A (zh) | 交換器系統 | |
| JP3350699B2 (ja) | プログラマブルコントローラ | |
| CN117369938A (zh) | 应用于宿主机和虚拟机之间的数据交互方法及宿主机 | |
| KR0171773B1 (ko) | 고속 중형컴퓨터에 있어서 터미널 제어기의 구성 설정방법 | |
| JPS63303462A (ja) | プロセツサ | |
| TW202244731A (zh) | 虛擬機的裝置直通方法及其伺服器 | |
| JPH06161974A (ja) | マルチｃｐｕボードの診断方法 | |
| JP2965133B2 (ja) | プロセッサシステム | |
| CN116541144A (zh) | 数据同步系统和方法 | |
| JP2901714B2 (ja) | プログラマブルコントローラ | |
| JPS6143369A (ja) | マルチプロセツサシステム | |
| JPH04268662A (ja) | マルチｕｐｕを備えたトレラントシステム及び其の制御方法 | |
| JPH0520786B2 (ja) | ||
| Gorton et al. | The Design and Construction of Digital Interfaces for the Transputer | |
| Baruffolo et al. | Data Acquisition and Control Informatics for the Galileo Telescope |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |