JPH056305A - 主記憶装置構成制御方式 - Google Patents

Abstract

(57)【要約】 【目的】 主記憶装置のうち部分的な故障に対応できる
ようにする。 【構成】 予めインタリーブ指定手段１１にインタリー
ブの分割数を設定しておく。更に、システムの運用中あ
るいは自己診断等で過去に異常が検出された主記憶モジ
ュールをモジュール管理手段１２に記録しておく。構成
制御手段１３は、システムの立ち上げ時にインタリーブ
指定手段１１に設定されている分割数と、モジュール管
理手段１２に記録されている管理情報から得られる正常
な主記憶装置数とを比較し、分割数よりも正常なモジュ
ール数が少ない場合は分割数を適宜減らし、正常な主記
憶モジュールのみでのシステム構築を行なう。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、インタリーブ方式の主
記憶装置を備える計算機システムにおける主記憶装置構
成制御方式に関するものである。

【０００２】

【従来の技術】従来、計算機システムにおいて、主記憶
装置の性能を向上させるために、様々な手法が採られて
いる。その手法の例としては、より高速な記憶素子を採
用し、主記憶装置のアクセスタイムを高速化する方法
や、書込み・読み出しデータ幅を大きくし、１回のアク
セスデータ数を増やす方法などがある。しかし、前者の
場合では、記憶素子のアクセスタイムの限界があり、ま
た、後者の場合にもデータ幅を大きくするほどハードウ
ェアが増大するため、コスト及び小型化の面で限界があ
る。

【０００３】以上の技術的な限界を克服する高速化の手
法として、主記憶装置を並列（同時）動作可能な複数の
モジュールに分け、さらに各モジュール内を例えば数キ
ロバイトの単位（この単位をページと呼ぶ）に分割し、
各モジュールのページ単位にサイクリックにアドレスを
割り当て、各モジュールを独立してアクセスできるよう
にしたインタリーブ方式がある。

【０００４】図２は、従来のインタリーブ方式の計算機
システムの構成を示すブロック図である。図示のシステ
ムは、バスライン２１に接続された、中央処理モジュー
ル２２、２３と、入出力チャネルモジュール２４、２５
と、主記憶モジュール２６〜２９とから成る。中央処理
モジュール２、３は、主記憶モジュール２６〜２９のデ
ータのアクセスを行ない各種のデータ処理や制御を行な
う。入出力チャネルモジュール２４、２５は、図示しな
い入出力装置に接続されており、中央処理モジュール２
２、２３の指令により中央処理モジュール２２、２３と
独立に主記憶モジュール２６〜２９と各種入出力装置と
の間のデータ転送を行なう。主記憶モジュール２６〜２
９は、ＲＡＭ（ランダム・アクセス・メモリ）から成
り、各種のデータを一時的に格納する。

【０００５】図３は、従来の主記憶モジュールの組合せ
の説明図である。この図は、インタリーブが４ウェイで
ある場合を示す。４ウェイとは、主記憶装置の領域を４
つのバンクと呼ぶ空間に分割し、それぞれの空間を各主
記憶モジュールに割り当てる方式である。この方式の場
合、図２の主記憶モジュール２６〜２９は、それぞれバ
ンク０〜３に割り当てられる。例えば、１ページを１Ｋ
Ｂとすると、図３に示すように１Ｋバイト毎に１、２、
３、４、１、…の順にアドレスが割り当てられる。

【０００６】図４は、４ウェイインタリーブ方式のメモ
リアクセス動作を説明するタイムチャートである。この
図は、図２における中央処理モジュール２２、２３及び
入出力チャネルモジュール２４、２５がそれぞれ主記憶
モジュール２６〜２９に割り当てられたアドレス空間を
同時にアクセスした時の動作を表わしている。

【０００７】インタリーブ方式については周知の技術で
あるので、より詳細な説明は、ここでは、あえて行なわ
ないが、この方式によれば、主記憶装置を複数の同時動
作可能なモジュール（分割されたモジュールの数をｎ
（ｎ＝２以上の整数）とすると、通常ｎウェイインタリ
ーブとなる）に分割し、並列動作させることができる。
このため、インタリーブ方式を採らない場合と比較し
て、最大ｎ倍のアクセス性能を得ることが可能である。

【０００８】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次のような問題があった。即ち、主
記憶空間を、例えば１ＫＢの細きれにして、複数の主記
憶モジュールにサイクリックにアドレス空間を割り当て
るため、複数の主記憶モジュールのうち１つでも故障す
ると、連続したアドレス空間が歯抜け状態になってしま
う。このため、主記憶装置の部分的な故障によって計算
システムが全く使用できない状態になるという問題があ
る。本発明は、以上の点に着目してなされたもので、メ
モリインタリーブ方式の計算機システムにおいて、複数
に分割された主記憶装置のうち部分的な故障に関して
は、正常な部分によって主記憶系を構築し、故障修理を
行なうまでの間も動作することが可能な主記憶装置構成
制御方式を提供することを目的とするものである。

【０００９】

【課題を解決するための手段】本発明の主記憶装置構成
制御方式は、主記憶装置のインタリーブの分割数を設定
するインタリーブ指定手段と、複数のモジュールで構成
される主記憶装置の各モジュールの属性と当該各モジュ
ールの障害情報を管理記録するモジュール管理手段と、
前記各インタリーブ指定手段及びモジュール管理手段の
持つ情報から主記憶装置の最適構成を決定する構成制御
手段と、前記主記憶装置に構成情報を設定する情報設定
手段とを備えたことを特徴とするものである。

【００１０】

【作用】本発明の主記憶装置構成制御方式においては、
予めインタリーブ指定手段にインタリーブの分割数を設
定しておく。更に、システムの運用中あるいは自己診断
等で過去に異常が検出された主記憶モジュールをモジュ
ール管理手段に記録しておく。構成制御手段は、システ
ムの立ち上げ時に前記インタリーブ指定手段に設定され
ている分割数と、前記モジュール管理手段に記録されて
いる管理情報から得られる正常な主記憶装置数とを比較
し、分割数よりも正常なモジュール数が少ない場合は分
割数を適宜減らし、正常な主記憶装置のみでのシステム
構築を行なう。

【００１１】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明の方式を用いた計算機シス
テムの実施例のブロック図である。図示のシステムは、
システム制御モジュール１と、主記憶モジュール２〜５
と、システムバス６と、コンソール７等から成る。シス
テム制御モジュール１は、計算機システムの立ち上げ制
御などを司る。主記憶モジュール２〜５は、ＲＡＭ（ラ
ンダム・アクセス・メモリ）等から成り、各種のデータ
を一時的に格納する。システムバス６は、計算機システ
ムを構成する各モジュールが接続される。コンソール７
は、キーボードやディスプレイから成り、オペレータが
計算機システムを制御するためのものである。

【００１２】実際の計算機システムでは、図１に示す構
成機器の他にも中央処理装置や入出力チャネル、入出力
装置などの各装置が更に接続されるが、本実施例の説明
には不要であるので、それらの図示は省略する。図１の
システム制御モジュール１は、インタリーブ指定手段１
１と、モジュール管理手段１２と、構成制御手段１３
と、情報設定手段１４とから成る。インタリーブ指定手
段１１は、システムの運用に先立ってコンソール７から
設定されるインタリーブのモードを保持する。インタリ
ーブのモードには、この例では２ウェイ、４ウェイ、イ
ンタリーブ無しの３通りがある。

【００１３】図５は、インタリーブ指定手段の一例を示
す図である。インタリーブ指定手段１１にあるインタリ
ーブ指定レジスタの設定内容が０、２、４のとき、それ
ぞれインタリーブ無し、２ウェイインタリーブ、４ウェ
イインタリーブとしてシステムが構築される。図１のモ
ジュール管理手段１２は、システムを構成する各モジュ
ール（中央処理モジュール、主記憶モジュール、入出力
チャネルモジュールなど）のモジュール番号（モジュー
ル識別番号）や、そのモジュールの障害履歴などの情報
を管理し、保持する。

【００１４】図６は、主記憶モジュールの管理テーブル
を示す図である。図示のテーブルは、モジュール管理手
段１２の中に設けられている。このテーブルは、システ
ムバス６に接続されている全主記憶モジュールのモジュ
ール番号６１、各主記憶モジュールの記憶容量６２、障
害の有無を示す障害履歴６３の各情報を保持している。
本実施例では図６に示す通り全主記憶モジュールともそ
れぞれ６４ＭＢの記憶容量で、モジュール番号０７のモ
ジュールに障害があるものとしている。従来の主記憶装
置構成制御方式では、４ウェイインタリーブの場合は最
低でも４つの主記憶装置が必要であったため、本実施例
に示すように動作可能な主記憶モジュールが３つしかな
い場合は、主記憶系の構築ができず、計算機システムの
動作はできなかった。

【００１５】図７は、構成制御手段の動作を示すフロー
チャートであり、図８は、正常主記憶モジュールテーブ
ルを示す図である。構成制御手段１３は、システムの運
用に先立って、図７に示す手順で主記憶装置のアドレス
の割り振りを行なう。構成制御手段１３は、まず、モジ
ュール管理手段１２の持つ主記憶装置の管理テーブルを
参照して、正常動作が可能な主記憶モジュールのテーブ
ルを作成する（ステップＳ１）。本実施例では、モジュ
ール番号０７の主記憶装置に異常があるため、その他の
主記憶装置のみを選択し、図８に示す正常主記憶モジュ
ールテーブルが作成される。

【００１６】次に、前記インタリーブ指定レジスタと正
常主記憶装置テーブルを参照してインタリーブモードが
決定される。図９は、インタリーブ分割数決定処理手順
のフローチャートである。正常な主記憶モジュール数が
インタリーブ分割数（この分割された単位をバンクと呼
ぶ）よりも少ない場合は（ステップＳ１１）、バンク分
割数について指定されているものよりも一段少ないもの
が順次選択され（ステップＳ１３）、インタリーブ可能
か否か判定して（ステップＳ１１）、最終的なバンク分
割数が決定される（ステップＳ１２）。

【００１７】図１０は、主記憶モジュールの組合せを示
す図であり、図１１は、主記憶モジュールの設定情報を
示す図である。本実施例では、以上のように正常主記憶
モジュールが３モジュール、インタリーブは２ウェイと
決定されたので、モジュール番号０５と０６の主記憶モ
ジュールが１組にされ、それぞれバンク０とバンク１に
割り当てられる。一方、残りのモジュール番号０８の主
記憶モジュールはバンク分割されずに、モジュール番号
０５、０６に続くアドレス領域に単独で割り当てられ
る。最後に、前記各情報を基にして各主記憶モジュール
の動作（当該モジュールの割り当てアドレス及びバン
ク）を規定するための設定情報が生成される。図１１
は、この設定情報を示したものである。

【００１８】図１の情報設定手段１４は、以上の説明の
通り、生成された主記憶モジュールの設定情報を、シス
テムバス６を経由して各主記憶モジュールに設定する。
各主記憶モジュールは、当該設定された設定情報に従っ
て動作するように構成されており、自モジュールのアド
レス及びバンクを認識し、中央処理モジュールや入出力
チャネルモジュールからのメモリアクセスに対し、動作
する。

【００１９】

【発明の効果】以上説明したように、本発明の主記憶装
置構成制御方式によれば、正常に動作できる主記憶モジ
ュールの数が、予め指定されるインタリーブに必要な主
記憶モジュールの数に満たない場合でも、適宜自動的に
インタリーブのモードを変更し、システムを構築するよ
うにしたので、ハードウェアの故障等に対する縮退機能
を有する可用率の高い計算機システムを提供することが
できる。

【図面の簡単な説明】

【図１】本発明の方式を用いた計算機システムの実施例
のブロック図である。

【図２】従来のインタリーブ方式の計算機システムの一
例を示すブロック図である。

【図３】従来の主記憶モジュールの組合せの説明図であ
る。

【図４】４ウェイインタリーブ方式のメモリアクセス動
作を示す図である。

【図５】インタリーブ指定手段の一例を示す図である。

【図６】主記憶モジュールの管理テーブルを示す図であ
る。

【図７】構成制御手段の動作を示すフローチャートであ
る。

【図８】正常主記憶モジュールテーブルを示す図であ
る。

【図９】インタリーブ分割数決定処理手順のフローチャ
ートである。

【図１０】主記憶モジュールの組合せを示す図である。

【図１１】主記憶モジュールの設定情報を示す図であ
る。

【符号の説明】

１ システム制御モジュール ２〜５ 主記憶モジュール ６ システムバス １１ インタリーブ指定手段 １２ モジュール管理手段 １３ 構成制御手段 １４ 情報設定手段

Claims (1)

1. 【特許請求の範囲】 【請求項１】 主記憶装置のインタリーブの分割数を設
   定するインタリーブ指定手段と、複数のモジュールで構
   成される主記憶装置の各モジュールの属性と当該各モジ
   ュールの障害情報を管理記録するモジュール管理手段
   と、前記各インタリーブ指定手段及びモジュール管理手
   段の持つ情報から主記憶装置の最適構成を決定する構成
   制御手段と、前記主記憶装置に構成情報を設定する情報
   設定手段とを備えたことを特徴とする主記憶装置構成制
   御方式。