JPH0562945A - Method of forming resist pattern - Google Patents

Method of forming resist pattern

Info

Publication number
JPH0562945A
JPH0562945A JP3222929A JP22292991A JPH0562945A JP H0562945 A JPH0562945 A JP H0562945A JP 3222929 A JP3222929 A JP 3222929A JP 22292991 A JP22292991 A JP 22292991A JP H0562945 A JPH0562945 A JP H0562945A
Authority
JP
Japan
Prior art keywords
resist
film
processed
silylated
inspection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3222929A
Other languages
Japanese (ja)
Other versions
JP2716293B2 (en
Inventor
Nobuyuki Takenaka
伸之 竹中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP3222929A priority Critical patent/JP2716293B2/en
Publication of JPH0562945A publication Critical patent/JPH0562945A/en
Application granted granted Critical
Publication of JP2716293B2 publication Critical patent/JP2716293B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

PURPOSE:To make it possible to use again a film to be processed in the case the film to be processed does not pass a developing inspection in a resist silytating process. CONSTITUTION:In a method of forming by patterning a resist on a film 1 to be processed by a resist silytating process, 10 to 80% of the silytated resist 2 on the film 1 to be processed is removed by dry etching and at the point of time, a developing inspection of the resist is made and in the case the resist passes the inspection, a residual resist is removed.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、レジストパターン形成
方法に関し、詳しくはドライエッチングを用いてレジス
ト膜を加工する方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a resist pattern, and more particularly to a method for processing a resist film using dry etching.

【0002】[0002]

【従来の技術】レジストを使用して被加工膜をパターニ
ングする場合、レジストと被加工膜とのエッチングの選
択比の問題から、複雑なパターニングにはレジストシリ
ル化プロセスが用いられている。この従来の方法の概要
は次の通りである。まず最初に、図7に示すように、シ
リル化用レジスト12をデバイスウェハー11′に形成
された被加工膜11上に塗布し、所定パターンの紫外線
12′を照射する。次にHMDS(ヘキサメチルジシラ
ザン)等のシリル化剤14を被加工膜に拡散させ、紫外
線照射部分をシリル化し、レジストシリル化層13を形
成する(図8)。次にドライエッチングによって、シリ
ル化された部分以外をエッチングする(図9)。ここで
現像検査を行なう。そして、検査に合格したものについ
て被加工膜11をエッチングし、最後にレジスト膜を除
去する。
2. Description of the Related Art When patterning a film to be processed using a resist, a resist silylation process is used for complicated patterning due to the problem of the etching selectivity between the resist and the film to be processed. The outline of this conventional method is as follows. First, as shown in FIG. 7, a silylation resist 12 is applied onto the film 11 to be processed formed on the device wafer 11 'and irradiated with ultraviolet rays 12' having a predetermined pattern. Next, a silylating agent 14 such as HMDS (hexamethyldisilazane) is diffused into the film to be processed, and the portion irradiated with ultraviolet rays is silylated to form a resist silylated layer 13 (FIG. 8). Next, by dry etching, the portions other than the silylated portion are etched (FIG. 9). Development inspection is performed here. Then, the film 11 that has passed the inspection is etched, and finally the resist film is removed.

【0003】[0003]

【発明が解決しようとする課題】上記の方法において
は、現像検査において、パターン不良を発見した場合、
パターン不良のレジストを除去し、同じウエハー等の被
加工膜を使用して再度レジストシリル化を行なうことが
コストの低減化からも好ましい。しかし、シリル化した
レジストをエッチング除去する場合、被加工膜を損傷せ
ずに除去することが難しい。即ち、シリル化したレジス
トと、被加工膜とのエッチング選択比が大きい場合で
も、ある程度の損傷は受けるということである。
According to the above method, when a pattern defect is found in the development inspection,
It is also preferable from the viewpoint of cost reduction that the resist having the defective pattern is removed, and the resist silylation is performed again using the same film to be processed such as a wafer. However, when the silylated resist is removed by etching, it is difficult to remove it without damaging the film to be processed. That is, even if the etching selection ratio between the silylated resist and the film to be processed is large, some damage is caused.

【0004】[0004]

【課題を解決するための手段】本発明は、このような状
況下でなされたものであり、その特徴とするところはレ
ジストシリル化プロセスにより、被加工膜上にレジスト
パターンを形成するに際し、まず被加工膜上にシリル化
用レジストを塗布し所定パターンで紫外線を照射した後
に照射領域をシリル化し、次いでレジスト膜厚の10%
以上80%以下の厚みを予備ドライエッチングすること
よりシリル化レジスト層を明確化した後、シリル化レジ
スト層の形状検査を実施し、検査に不合格のものについ
てシリル化レジスト層をエッチングした後未反応レジス
トをアッシングによって除去し再び上記工程をくり返
し、検査に合格したものについて、未反応レジストを除
去する点にある。
The present invention has been made under such circumstances, and is characterized in that when a resist pattern is formed on a film to be processed by a resist silylation process, first of all, The silylation resist is applied on the film to be processed, and the irradiated area is silylated after irradiating with ultraviolet light in a predetermined pattern, and then 10% of the resist film thickness
After clarifying the silylated resist layer by performing preliminary dry etching with a thickness of 80% or less, shape inspection of the silylated resist layer is performed, and after the silylated resist layer is not tested, the silylated resist layer is not etched. The point is that the reaction resist is removed by ashing, the above steps are repeated, and the unreacted resist is removed for those that have passed the inspection.

【0005】ここで、被加工膜とは、レジストを使用し
てエッチング等の加工を施すべき膜であり、例えばデバ
イスウェハー上のポリシリコン膜、Al金属膜、W系金
属膜、SiO2膜、SiN膜等である。シリル化用レジ
ストとは、紫外線により活性化されて、シリル化剤拡散
によりシリル化するレジストをいう。
Here, the film to be processed is a film to be processed by etching using a resist, for example, a polysilicon film on a device wafer, an Al metal film, a W-based metal film, a SiO 2 film, A SiN film or the like. The silylating resist is a resist which is activated by ultraviolet rays and is silylated by diffusion of a silylating agent.

【0006】予備ドライエッチングによって除去する未
反応(非シリル化)レジストの厚みは、10%以上80
%以下であり、好ましくは30%以上60%以下であ
る。10%以上としているのは、これ以下では現像検査
の精度がでないためであり、80%以下としているの
は,これ以上では被加工膜に損傷を与える可能性がある
ためである。
The thickness of the unreacted (non-silylated) resist removed by preliminary dry etching is 10% or more and 80
% Or less, preferably 30% or more and 60% or less. The reason why it is set to 10% or more is that the accuracy of the development inspection is not lower than this, and the reason that it is 80% or less is that the film to be processed may be damaged if it is higher than this.

【0007】本発明における未反応レジストのエッチン
グは、通常のドライエッチングでよく、特別のものは不
要である。シリル化された部分(レジストシリル化層)
をエッチングしない方法であればよい。
The etching of the unreacted resist in the present invention may be ordinary dry etching, and no special one is necessary. Silylated part (resist silylated layer)
Any method may be used as long as it is not etched.

【0008】現像検査とは、線幅、アライメント精度等
の通常の検査であり、特別のものである必要はない。例
えば、光学顕微鏡を用いてのアライメント検査、SEM
を用いての線幅検査等の方法である。そして、この現像
検査に合格すれば、再度上記と同様のエッチング又はそ
の他の方法により本ドライエッチングを行い残余の未反
応レジストを除去する。本ドライエッチングは、例えば
2プラズマエッチング等の方法で行われる。
The development inspection is an ordinary inspection of line width, alignment accuracy, etc., and does not need to be special. For example, alignment inspection using an optical microscope, SEM
It is a method of line width inspection and the like using. Then, if this development inspection is passed, the dry etching is performed again by the same etching as the above or another method to remove the residual unreacted resist. This dry etching is performed by a method such as O 2 plasma etching.

【0009】現像検査が不良の場合には、リアクティブ
イオンエッチングにより、シリル化した部分をエッチン
グ除去する。この場合、通常では被加工膜もある程度エ
ッチングされるが、本発明方法では、未反応レジストが
当初の20〜90%の範囲の厚みで残余し、被加工膜を
保護しているため、被加工膜が損傷することはない。換
言すると、保護としての効果を発揮するように残存厚み
を決定するということである。そして、シリル化してい
る部分が除去できれば、前記被加工膜を損傷しないよう
な方法で、残余のレジストを膜上から除去する。この方
法は、酸素ガスを用いたアッシングが好ましい。
When the development inspection is defective, the silylated portion is removed by etching by reactive ion etching. In this case, the film to be processed is usually etched to some extent, but in the method of the present invention, since the unreacted resist remains with a thickness in the range of 20 to 90% of the initial amount to protect the film to be processed, The membrane is not damaged. In other words, the remaining thickness is determined so as to exert the protective effect. Then, if the silylated portion can be removed, the remaining resist is removed from the film by a method that does not damage the film to be processed. This method is preferably ashing using oxygen gas.

【0010】これで、被加工膜がレジスト塗布前の状態
に戻ったのであり、再度レジストを塗布してパターニン
グできる状態となり、シリコンウエハー等の無駄が軽減
できる。
As a result, the film to be processed has returned to the state before the resist was applied, and the resist can be applied and patterned again, and the waste of the silicon wafer and the like can be reduced.

【0011】[0011]

【作用】上記の製造方法をとると、現像検査によって不
良とされた場合でも、基板の再生が可能となり、レジス
トシリル化プロセスがくり返し使用できるようになる。
According to the above manufacturing method, the substrate can be regenerated even if it is defective by the development inspection, and the resist silylation process can be repeatedly used.

【0012】[0012]

【実施例】以下図面に示す実施例に基づき、本発明をよ
り詳細に説明する。図1は、本発明製造方法の1実施例
を説明する為の工程における部分断面図である。最初
に、デバイスウェハー1′上に被加工膜としてAl・S
i膜( 膜厚9000Å)1をスパッタ法によって形成し
た。この上に、シリル化レジスト2として〔PLASM
ASK200G−C(日本合成ゴム(株)製)〕をスピン
コーターを用いて塗布し、膜厚15000〜25000
Å (センター20000Å) に形成する。このレジスト
膜に、Crマスクを用い、ステッパーを用いて紫外線を
照射した( 図1)。この工程は、通常のネガレジストと
同様でよい。次に、この基板をヘキサメチルジシラザン
雰囲気に、ホットプレートで、約160℃、3〜4分保
持し、上記の露光領域をシリル化した(図2)。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in more detail based on the embodiments shown in the drawings. FIG. 1 is a partial cross-sectional view in a process for explaining one embodiment of the manufacturing method of the present invention. First, Al.S is formed as a film to be processed on the device wafer 1 '.
An i film (thickness of 9000Å) 1 was formed by the sputtering method. On top of this, as the silylated resist 2, [PLASM
ASK200G-C (manufactured by Japan Synthetic Rubber Co., Ltd.)] was applied using a spin coater to give a film thickness of 15000 to 25000.
Form at Å (center 20000Å). This resist film was irradiated with ultraviolet rays using a stepper using a Cr mask (FIG. 1). This step may be the same as for a normal negative resist. Next, this substrate was kept in a hexamethyldisilazane atmosphere on a hot plate at about 160 ° C. for 3 to 4 minutes to sililate the above-mentioned exposed region (FIG. 2).

【0013】これによって得られたレジストシリル化層
3をマスクとして、レジスト膜を下記条件のドライエッ
チングに付して、レジスト膜を4000Åエッチングし
た (残膜厚は約17000Å (図3)。 エッチングガス:O2 プラズマ発生出力:200W 圧力 :20mTorr 時間 :30秒 この段階で、光学顕微鏡を用いてアライメント検査、S
EMを用いて線幅検査を行なった。
Using the resist silylated layer 3 thus obtained as a mask, the resist film was subjected to dry etching under the following conditions to etch the resist film by 4000 Å (residual film thickness was about 17,000 Å (FIG. 3). : O 2 plasma generation output: 200 W Pressure: 20 mTorr Time: 30 seconds At this stage, alignment inspection using an optical microscope, S
Line width inspection was performed using EM.

【0014】現像検査の結果、合格のものは、これに続
いて残余の未反応レジスト2を上記と同条件下でドライ
エッチングにより除去する(図6)。これで、レジスト
のマスキング化が完了である。これに続いて、通常の被
加工膜のエッチングを行なえばよい。
As a result of the development inspection, if the result is acceptable, the remaining unreacted resist 2 is removed by dry etching under the same conditions as above (FIG. 6). This completes the masking of the resist. Following this, ordinary etching of the film to be processed may be performed.

【0015】現像検査で不合格になった場合には、次の
条件のリアクティブイオンエッチングにより、レジスト
シリル化層3を除去した(図4)。 エッチングガス:Cl2 プラズマ発生出力:70W 圧力 :8mTorr 時間 :2分30秒 次に、通常のバレル型アッシャー(O2 ガス)にて、全
ての未反応レジスト2を除去した(図5)。この状態で
は、被加工膜1に損傷はなく、再度図1のようにレジス
トシリル化プロセスが行なえた。
When the development inspection fails, the resist silylated layer 3 is removed by reactive ion etching under the following conditions (FIG. 4). Etching gas: Cl 2 plasma generation output: 70 W Pressure: 8 mTorr Time: 2 minutes 30 seconds Next, all the unreacted resist 2 was removed with a normal barrel type asher (O 2 gas) (FIG. 5). In this state, the film to be processed 1 was not damaged and the resist silylation process could be performed again as shown in FIG.

【0016】[0016]

【発明の効果】以上説明した通り、本発明によると、未
反応レジストを一部残存させた状態で現像検査を行な
い、合格を確認した上でレジストのパターニングを完了
させるため、現像検査が不合格の場合、リアクティブエ
ッチングでレジストシリル化層を除去する時に被加工膜
が保護されている。これにより、その被加工膜が再度使
用できることとなる。
As described above, according to the present invention, the development inspection is conducted in the state where the unreacted resist is partially left, and the patterning of the resist is completed after confirming the acceptance. In this case, the film to be processed is protected when the resist silylated layer is removed by reactive etching. As a result, the processed film can be reused.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明方法の1工程を示す部分断面図である。FIG. 1 is a partial cross-sectional view showing one step of the method of the present invention.

【図2】本発明方法の1工程を示す部分断面図である。FIG. 2 is a partial cross-sectional view showing one step of the method of the present invention.

【図3】本発明方法の1工程を示す部分断面図である。FIG. 3 is a partial cross-sectional view showing one step of the method of the present invention.

【図4】再生工程を示す部分断面図である。FIG. 4 is a partial cross-sectional view showing a reproducing step.

【図5】再生工程を示す部分断面図である。FIG. 5 is a partial cross-sectional view showing a reproducing step.

【図6】本発明方法の1工程を示す部分断面図である。FIG. 6 is a partial cross-sectional view showing one step of the method of the present invention.

【図7】従来の方法の1工程を示す部分断面図である。FIG. 7 is a partial cross-sectional view showing one step of a conventional method.

【図8】従来の方法の1工程を示す部分断面図である。FIG. 8 is a partial cross-sectional view showing one step of a conventional method.

【図9】従来の方法の1工程を示す部分断面図である。FIG. 9 is a partial cross-sectional view showing one step of a conventional method.

【符号の説明】[Explanation of symbols]

1 被加工膜 2 シリル化用レジスト 3 レジストシリル化層 4 シリル化剤 1 Processed Film 2 Silylation Resist 3 Resist Silylation Layer 4 Silylating Agent

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/027 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 5 Identification code Internal reference number FI technical display location H01L 21/027

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 レジストシリル化プロセスにより、被加
工膜上にレジストパターンを形成するに際し、まず被加
工膜上にシリル化用レジストを塗布し所定パターンで紫
外線を照射した後に照射領域をシリル化し、次いでレジ
スト膜厚の10%以上80%以下の厚みを予備ドライエ
ッチングすることよりシリル化レジスト層を明確化した
後、シリル化レジスト層の形状検査を実施し、検査に不
合格のものについてシリル化レジスト層をエッチングし
た後未反応レジストをアッシングによって除去し再び上
記工程をくり返し、検査に合格したものについて、本ド
ライエッチングすることにより未反応レジストを除去す
ることを特徴とする被加工膜上のレジストパターン形成
方法。
1. When forming a resist pattern on a film to be processed by a resist silylation process, first, a silylation resist is applied on the film to be processed, and ultraviolet rays are irradiated in a predetermined pattern, and then the irradiation region is silylated, Next, after clarifying the silylated resist layer by performing preliminary dry etching to a thickness of 10% or more and 80% or less of the resist film thickness, a shape inspection of the silylated resist layer is performed, and the silylated resist layer is silylated for those that fail the inspection. After etching the resist layer, the unreacted resist is removed by ashing and the above steps are repeated, and those that have passed the inspection are characterized by removing the unreacted resist by main dry etching. Pattern formation method.
JP3222929A 1991-09-03 1991-09-03 Method of forming resist pattern Expired - Fee Related JP2716293B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3222929A JP2716293B2 (en) 1991-09-03 1991-09-03 Method of forming resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3222929A JP2716293B2 (en) 1991-09-03 1991-09-03 Method of forming resist pattern

Publications (2)

Publication Number Publication Date
JPH0562945A true JPH0562945A (en) 1993-03-12
JP2716293B2 JP2716293B2 (en) 1998-02-18

Family

ID=16790080

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3222929A Expired - Fee Related JP2716293B2 (en) 1991-09-03 1991-09-03 Method of forming resist pattern

Country Status (1)

Country Link
JP (1) JP2716293B2 (en)

Also Published As

Publication number Publication date
JP2716293B2 (en) 1998-02-18

Similar Documents

Publication Publication Date Title
US6383952B1 (en) RELACS process to double the frequency or pitch of small feature formation
JP3238550B2 (en) Structural defect repair method
EP0940719A2 (en) Photoresist film and method for forming a pattern thereof
JPH0442231A (en) Pattern forming method
JPH07219237A (en) Formation method of minute resist pattern
JP3650055B2 (en) Correction method for halftone phase shift mask
JP2716293B2 (en) Method of forming resist pattern
US6090523A (en) Multi-resin material for an antireflection film to be formed on a workpiece disposed on a semiconductor substrate
US6371134B2 (en) Ozone cleaning of wafers
JPH07295204A (en) Method for correcting phase shift mask
JPH0669118A (en) Formation of resist pattern
JPH04176123A (en) Manufacture of semiconductor device
JPH0620943A (en) Forming method for resist pattern
JP3113040B2 (en) Method for manufacturing semiconductor device
JP2854748B2 (en) Method of forming resist pattern
JP3061037B2 (en) Method of forming resist pattern
JP3257126B2 (en) Pattern formation method
JP2647011B2 (en) Method of forming resist pattern
JP2000347422A (en) Fine pattern forming method
JP3484557B2 (en) Method for manufacturing phase shift photomask
JPH05160105A (en) Wet etching method
KR19980048845A (en) Pattern formation method of semiconductor device
KR0140469B1 (en) Photoresest pactterning method of semiconductor device
JPH05142788A (en) Formation of resist pattern
JPH08241840A (en) Forming method of resist pattern

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees