KR0140469B1 - Photoresest pactterning method of semiconductor device - Google Patents

Photoresest pactterning method of semiconductor device

Info

Publication number
KR0140469B1
KR0140469B1 KR1019940030637A KR19940030637A KR0140469B1 KR 0140469 B1 KR0140469 B1 KR 0140469B1 KR 1019940030637 A KR1019940030637 A KR 1019940030637A KR 19940030637 A KR19940030637 A KR 19940030637A KR 0140469 B1 KR0140469 B1 KR 0140469B1
Authority
KR
South Korea
Prior art keywords
photoresist
pattern
film
photosensitive film
photoresist film
Prior art date
Application number
KR1019940030637A
Other languages
Korean (ko)
Other versions
KR960019534A (en
Inventor
배상만
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019940030637A priority Critical patent/KR0140469B1/en
Publication of KR960019534A publication Critical patent/KR960019534A/en
Application granted granted Critical
Publication of KR0140469B1 publication Critical patent/KR0140469B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes

Abstract

본 발명은 반도체소자의 감광막 패턴 제조방법에 관한 것으로서, 패턴을 형성하고자하는 반도체기판상에 단파장 광의 흡수율이 높고 감광제는 반응되지 않는 비교적 장파장용인 G 또는 I 라인용 감광막을 도포하고, 전면 노광한 후, 열처리 공정을 진행하고, 하부 감광막의 상측에 비교적 단파장용인 원자외선용 감광막을 도포하여 선택 노광하고 현상하여 감광막패턴을 형성하는데, 상하측 감광막 패턴의 크기를 하측 감광막의 열처리 조건을 조절하여 일치시켰으므로, 선택 노광되는 단파장 광에 하측 감광막에 흡수되어 기판 표면에서의 난반사가 방지되므로 패턴의 임계크기가 증가되고 나칭등과 같은 패턴 불량이 방지되며 난반사 방지용막이 불필요하여 공정이 간단해지므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있다.The present invention relates to a method for manufacturing a photoresist pattern of a semiconductor device, wherein a photoresist for G or I lines having a relatively long wavelength is absorbed and the photoresist is not reacted on the semiconductor substrate on which the pattern is to be formed. The photoresist pattern was formed by applying a heat treatment process, applying a selective exposure to the far ultraviolet ray photosensitive film on the upper side of the lower photoresist film, and developing the photoresist film pattern. Therefore, the short-wavelength light that is selectively exposed to light is absorbed by the lower photoresist film to prevent diffuse reflection on the surface of the substrate, thereby increasing the critical size of the pattern, preventing pattern defects such as nagging, etc. The reliability of device operation can be improved.

Description

반도체 소자의 감광막 패턴 제조방법Method of manufacturing photoresist pattern of semiconductor device

제1도는 종래 반도체소자의 감광막패턴 제조 공정을 설명하기 위한 개략도.1 is a schematic view for explaining a photosensitive film pattern manufacturing process of a conventional semiconductor device.

제2A도 내지 제2C도는 본발명에 따른 반도체소자의 감광막패턴 제조공정도.2A to 2C are manufacturing process diagrams of the photosensitive film pattern of the semiconductor device according to the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1:반도체기판 2, 2A, 2B:감광막1: semiconductor substrate 2, 2A, 2B: photosensitive film

3:석영기판4:광차단막 패턴3: quartz substrate 4: light shielding pattern

5:노광영역5: exposure area

본 발명은 반도체소자의 감광막패턴 제조방법에 관한것으로서, 특히 장파장의 광원에 사용되는 감광막을 도포한 후, 전면 노광하고 원자외선에 감광되는 감광막 패턴을 형성하여 노광 공정시의 난반사에 의한 나칭등의 패턴 불량을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 감광막 패턴 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a photosensitive film pattern of a semiconductor device, and in particular, after coating a photosensitive film used for a long wavelength light source, forming a photosensitive film pattern that is exposed to the entire surface and exposed to far ultraviolet rays, and the like due to irregular reflection during the exposure step The present invention relates to a method for manufacturing a photosensitive film pattern of a semiconductor device, which can prevent a defective pattern and improve process yield and reliability of device operation.

최근 반도체 장치의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 특히 감광막패턴은 반도체 장치의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭 넓게 사용되고 있다. 따라서 감광막 패턴의 미세화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되어 많은 연구가 진행되고 있다.Recently, the trend of high integration of semiconductor devices is greatly influenced by the development of fine pattern formation technology. In particular, the photoresist pattern is widely used as a mask for etching or ion implantation in the semiconductor device manufacturing process. Therefore, there is a need for miniaturization of photoresist patterns, stability of process progression, clean removal after completion of processes, and ease of rework to remove and re-form incorrectly formed photoresist patterns.

또한 반도체 장치 전반에 걸친 고집적화 추세에 따라 감광막 패턴의 미세화가 필수 요건이며, 이를 위하여 축소노광 장비인 스테퍼의 광분해능 향상이 필요하다.In addition, according to the trend of high integration throughout the semiconductor device, miniaturization of the photoresist pattern is a prerequisite, and for this purpose, it is necessary to improve the photo resolution of the stepper, which is a reduction exposure equipment.

상기 축소노광장치의 광분해능을 향상시키기 위하여 광원의 파장을 감소시키게 되며, 예를들어파장이 436 및 365nm인 G-라인 및 i-라인 축소 노광장치는 공정 분해능이 각각 약 0.7 0.5㎛정도가 한계이다.In order to improve the optical resolution of the reduction exposure apparatus, the wavelength of the light source is reduced. For example, the G-line and i-line reduction exposure apparatuses having wavelengths of 436 and 365 nm have a limited process resolution of about 0.7 0.5 µm, respectively. to be.

따라서 0.5㎛이하의 미세 패턴을 형성하기 위해 파장이 작은 원자외선(deep ultraviolet), 예를들어 파장이 248nm인 KrF 레이저나 193nm인 ArF 레이저를 광원으로 사용하는 축소노광장치를 이용하는데, 상기의 원자외선 축소노광장치들은 광원의 세기가 5~20mj/㎠으로 통상의 G 또는 i라인 광원에 비해 약 1/10 정도로 매우 약하다.Therefore, in order to form a fine pattern of 0.5 μm or less, a reduced exposure apparatus using a deep ultraviolet light, for example, a KrF laser having a wavelength of 248 nm or an ArF laser having a wavelength of 193 nm, is used. UV reduction exposure apparatuses have a light intensity of 5 to 20 mj / cm 2, which is very weak at about 1/10 of a conventional G or i-line light source.

따라서 원자외선을 광원으로 사용하는 감광막은 광감도가 매우 높은 감광막을 사용한다.Therefore, the photosensitive film which uses far ultraviolet rays as a light source uses the photosensitive film with very high photosensitivity.

일반적인 감광막패턴 제조공정을 제1도를 참조하여 살펴보면 다음과 같다.Looking at the general photosensitive film pattern manufacturing process with reference to FIG.

먼저, 소정의 하부구조가 형성되어 표면이 굴곡진 패턴을 형성하고자 하는 반도체기판(1)상에 감광제 및 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 도포하여 감광막(2)을 형성한다. 이때 상기 감광막(2)은 원자외선용 감광막으로서 비노광영역이 패턴이 되는 포지티브형이다.First, a photoresist in which a predetermined substructure is formed to form a curved pattern on the surface of the semiconductor substrate 1 to which a photoresist, a resin, and the like is dissolved in a solvent having a predetermined ratio is applied to the photoresist. 2) form. At this time, the photosensitive film 2 is a positive type in which a non-exposed area is a pattern as a photosensitive film for far ultraviolet rays.

그다음 석영기판(3)상에 상기 김곽막(2)에서 패턴으로 예정되어 있는 부분에 대응되는 위치에 광차단막 패턴(4)이 형성되어있는 노광마스크를 사용하여 빛을 선택적으로 조사하여 패턴으로 예정된 부분을 중합시킨다.Then, the light is selectively irradiated with a light using an exposure mask in which the light shielding film pattern 4 is formed on the quartz substrate 3 at a position corresponding to the portion of the gold film 2 that is intended as a pattern. Polymerize the part.

그후, 상기 노광 공정을 진행한 웨이퍼를 열처리 장치에서 80~120℃의 온도로 60~120초간 열처리 공정을 실시한다. 그다음 티.엠.에이.에이치(tetra methylammonium hydroxide)를 주원료로 하는 약알칼리성 현상액을 사용하여 상기 감광막의 노광/비노광 영역들을 선택적으로 제거하고, 상기 웨이퍼를 탈이온수로 세척한 후, 건조시켜 감광막 패턴을 형성한다.Thereafter, the wafer subjected to the exposure step is subjected to a heat treatment step for 60 to 120 seconds at a temperature of 80 to 120 ° C. in a heat treatment apparatus. Thereafter, using a weak alkaline developer mainly composed of tetramethylammonium hydroxide, the exposed / non-exposed areas of the photosensitive film were selectively removed, the wafer was washed with deionized water, and then dried to dry the photosensitive film. Form a pattern.

여기서 상기 반도체기판(1)의 굴곡진 부분에서 빛이 난반사되어 패턴으로 예정되어 있는 부분도 노광되어 패턴이 유실되는 나칭이 발생하거나, 심한 경우 패턴의 불량이 발생하여 공정수율을 떨어 뜨리는 문제점이 있다.In this case, light is diffused from the curved portion of the semiconductor substrate 1, and a portion of the semiconductor substrate 1 is also exposed to expose the pattern, so that the pattern is lost, or the pattern is bad. .

또한 원자외선 등과 같은 파장이 짧은 빛은 기판 표면에서의 난반사가 장파장 빛 보다 심하게 발생하는 문제점이 있다.In addition, light having a short wavelength such as far ultraviolet rays has a problem that diffuse reflection on the surface of the substrate is more severe than long wavelength light.

본 발명은 상기와 같은 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 장파장 광의 흡수율이 높은 장파장용 감광막을 일차로 전면 노광하고, 그 상부에 단파장용 감광막을 선택노광하여 이층의 감광막 패턴을 형성하여 패턴 불량을 방지하여 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 반도체소자의 감광막패턴 제조방법을 제공함에 있다.The present invention is to solve the above problems, an object of the present invention is to first expose a long wavelength photosensitive film having a high absorption rate of long wavelength light, and to expose a short wavelength photosensitive film on the upper portion to form a two-layer photoresist pattern The present invention provides a method of manufacturing a photosensitive film pattern of a semiconductor device, which can prevent a defective pattern and improve process yield and device operation reliability.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 감광막패턴 제조방법의 특징은, 패턴을 형성하고자하는 반도체기판 상에 장파장용 포지티브형 제1 감광막을 도포하는 공정과, 상기 제1 감광막을 장파장 광을 사용하여 전면 노광하는 공정과, 상기 제1 감광막상에 단파장용 포지티브형 제2 감광막을 형성하는 공정과, 상기 제2 감광막을 선택 노광하는 공정과, 상기 제2 감광막의 노광된 부분과 그 하부의 제1 감광막을 제거하여 제1 및 제2 감광막 패턴을 형성하는 공정을 구비함에 있다.Features of the method for manufacturing a photosensitive film pattern of a semiconductor device according to the present invention for achieving the above object, the step of applying a long wavelength positive first photosensitive film on a semiconductor substrate to form a pattern, and the first photosensitive film Exposing the entire surface using long wavelength light, forming a positive second photosensitive film for short wavelength on the first photosensitive film, selectively exposing the second photosensitive film, and exposing the exposed portion of the second photosensitive film. And removing the lower first photosensitive film to form first and second photosensitive film patterns.

본 발명에 따른 반도체소자의 감광막패턴 제조방법의 다른 특징은, 패턴을 형성하고자하는 반도체기판 상에 장파장용 네가티브형 제1 감광막을 도포하는 공정과, 상기제1 감광막상에 단파장용 제2 감광막을 형성하는 공정과, 상기 제2 감광막을 선택 노광하는 공정과, 상기 제2 감곽막에서 패턴으로 예정되지 않은 부분과 그 하부의 제1 감광막을 순차적으로 제거하여 제1 및 제2 감광막 패턴을 형성하는 공정을 구비함에 있다.Another feature of the method for manufacturing a photosensitive film pattern of a semiconductor device according to the present invention is the step of applying a long wavelength negative first photosensitive film on the semiconductor substrate to form a pattern, and a second wavelength photosensitive film for short wavelength on the first photosensitive film Forming the first photoresist layer, forming the second photoresist layer, and selectively exposing the second photoresist layer, and sequentially removing a portion of the second photoresist that is not a pattern and a first photoresist layer below the second photoresist layer. It is in having a process.

이하, 첨부 도면을 참조하여 본 발명에 따른 반도체소자의 감광막패턴 제조방법에 관하여 상세히 설명한다.Hereinafter, a method of manufacturing a photosensitive film pattern of a semiconductor device according to the present invention will be described in detail with reference to the accompanying drawings.

제2A도 내지 제2C도는 본 발명에 따른 반도체소자의 감광막패턴 제조 공정도이다.2A to 2C are process charts of the photosensitive film pattern of the semiconductor device according to the present invention.

먼저, 패턴을 형성하고자하는 반도체기판(1)상에 비교적 장파장, 예를들어 G 또는 I 라인용의 제1 감광막(2A)을 예정된 두께, 예를들어 0.1~0.5㎛ 정도 두께로 도포하고, 해당 광원으로 전면 노광한 후, 예정된 조건, 예를들어 20~150초 정도를 80~150℃ 정도의 온도에서 열처리를 실시한다. 이때 상기 제1 감광막(2)은 비노광영역이 패턴이 되는 포지티브형 감광막이며, 전면 노광의 에너지를 충분히 하면 열처리 공정은 생략할 수도 있다(제2A도 참조).First, a relatively long wavelength, for example, a first photosensitive film 2A for a G or I line, is applied on a semiconductor substrate 1 on which a pattern is to be formed to a predetermined thickness, for example, about 0.1 to 0.5 µm. After exposing the entire surface with a light source, heat treatment is performed at predetermined temperatures, for example, about 20 to 150 seconds at a temperature of about 80 to 150 ° C. At this time, the first photoresist film 2 is a positive photoresist film in which a non-exposed area is a pattern, and if the energy of the entire surface exposure is sufficiently sufficient, the heat treatment step may be omitted (see also 2A).

그다음 상기 제1 감광막(2A) 상에 비교적 단파장용, 예를들어 원자외선용의 포지티브형 제2 감광막(2 B)을 형성한 후, 패턴에 대응되는 부분에 광차단막 패턴(4)이 석영기판(3)상에 형성되어 있는 노광마스크를 사용하여 원자외선으로 선택 노광하여 노광영역(5)을 형성한다.Next, after forming the positive second photosensitive film 2B for relatively short wavelength, for example, far ultraviolet rays, on the first photosensitive film 2A, the light blocking film pattern 4 is formed on the quartz substrate. Using the exposure mask formed on (3), the exposure region 5 is formed by selective exposure with far ultraviolet rays.

이때 상기 장파장용의 제1 감광막(2A)은 원자외선과 같은 단파장 광에 대한 흡수율이 높아 거의 전부를 흡수하지만, 단파장 광은 장파장용 감광막의 감광제를 파괴시키지 못한다. 따라서 제2 감광막(2B)의 선택 노광시 반도체기판(1)에는 단파장관이 도달하지 않아 난반사가 일어나지 않는다(제2B도 참조).At this time, the first wavelength photosensitive film 2A for long wavelength absorbs almost all of its high absorption rate for short wavelength light such as far ultraviolet rays, but the short wavelength light does not destroy the photosensitive agent of the long wavelength photosensitive film. Therefore, during the selective exposure of the second photosensitive film 2B, the short wavelength tube does not reach the semiconductor substrate 1 so that no diffuse reflection occurs (see also 2B).

그후, 현상 공정을 진행하여 상기 제2 감광막(2B)의 노광영역(5)과 그 하부의 제1 감광막(2A)을 제거하여 반도체기판(1)을 노출시키는 제1 및 제2 감광막(2A), (2B) 패턴을 형성한다. 이때 상기 제1 감광막(2B)의 현상 속도를 전면노광시의 노광시간에 비례하는 광에너지나, 열처리 공정의 온도 및 시간으로 조절하여 상기 제2 감광막(2B)의 현상 속도와 일치시키면, 상기 제1 및 제2 감광막(2A), (2B) 패턴의 크기를 동일하게 할 수 있다(제2C로 참조).Thereafter, the development process is performed to remove the exposure region 5 of the second photoresist film 2B and the first photoresist film 2A below the first and second photoresist films 2A exposing the semiconductor substrate 1. , (2B) forms a pattern. In this case, when the developing speed of the first photosensitive film 2B is adjusted to the developing speed of the second photosensitive film 2B by adjusting the developing speed of the first photosensitive film 2B to light energy proportional to the exposure time during full exposure or the temperature and time of the heat treatment process, The sizes of the first and second photosensitive films 2A and 2B can be the same (see 2C).

상기에서는 하부의 감광막을 포지티브형을 예로들었으나, 네가티브형으로 하부 감광막을 형성하면, 전면 노광 공정을 생략할 수 있다.In the above, the lower photoresist film is taken as a positive type. However, when the lower photoresist film is formed negatively, the entire surface exposure process can be omitted.

이상에서 설명한바와 같이, 본 발명에 따른 반도체소자의 김광막패턴 제조방법은 패턴을 형성하고자하는 반도체기핀상에 단파장 광의 흡수율이 높고 감광제는 반응되는 않는 비교적 장파장용인 G 또는 I라인용 감광막을 도포하고, 전면 노광한 후, 열처리 공정을 진행하고, 하부 감광막의 상측에 비교적 단파장용인 원자외선용 감광막을 도포하여 선택 노광하고 현상하여 감광막 패턴을 형성하는데, 상하측 감광막 패턴의 크기를 하측 감광막의 열처리 조건이나 광에너지를 조절하여 일치시켰으므로, 선택 노광되는 단파장 광에 하측 감광막에 흡수되어 기판 표면에서의 난반사가 방지되므로 패턴의 임계크기가 증가되고 나칭등과 같은 패턴 불량이 방지되며 난반사 방지용막이 불필요하여 공정이 간단해지므로 공정수율 및 소자동작의 신뢰성을 향상시킬 수 있는 이점이 있다.As described above, the method for manufacturing a gold thin film pattern of a semiconductor device according to the present invention is coated with a relatively long wavelength G or I line photosensitive film having a high absorption rate of short wavelength light and a photoresist not reacting on the semiconductor pin to form the pattern. After exposing the entire surface, a heat treatment process is performed, and an ultraviolet ray photosensitive film having a relatively short wavelength is applied to the upper side of the lower photosensitive film, followed by selective exposure and development to form a photosensitive film pattern. Or by adjusting the light energy, it is absorbed by the lower photosensitive film by the short-wavelength light that is selectively exposed to prevent diffuse reflection on the surface of the substrate. Therefore, the critical size of the pattern is increased and pattern defects such as nagging etc. are prevented. Simplified process improves process yield and reliability of device operation There are advantages that can kill.

Claims (7)

패턴을 형성하고자하는 반도체기판 상에 장파장용 포지티브형 제1 감광막을 도포하는 공정과, 상기 제1 감광막을 장파장 광을 사용하여 전면노광하는 공정과, 상기 제1 감광막상에 단파장용 포지티브형 제2 감광막을 형성하는 공정과, 상기 제2 감광막을 선택 노광하는 공정과, 상기 제2 감광막이 노광된 부분과 그 하부의 제1 감광막을 제거하여 제1 및 제2 감광막 패턴을 형성하는 공정을 구비하는 반도체소자의 감광막패턴 제조방법/Applying a first long-wavelength positive photosensitive film to a semiconductor substrate on which a pattern is to be formed, a process of exposing the first photosensitive film to whole surface using long-wavelength light, and a second short-wavelength positive type on the first photosensitive film Forming a photoresist film, selectively exposing the second photoresist film, and removing a portion of the second photoresist film and a first photoresist film under the second photoresist film to form first and second photoresist patterns. Method for manufacturing photoresist pattern of semiconductor device 제1항에 있어서, 상기 제1 감광막을 G 또는 I라인용 감광막으로 형성하는 것을 특징으로하는 반도체소자이 감광막패턴 제조방법.The method of claim 1, wherein the first photoresist film is formed as a photoresist film for a G or I line. 제1항에 있어서, 상기 제1 감광막의 전면 노광 후, 열처리하는 공정을 구비하는 반도체 소자의 감광막패턴 제조방법.The method for manufacturing a photosensitive film pattern of a semiconductor device according to claim 1, further comprising a step of performing heat treatment after exposing the entire surface of the first photosensitive film. 제3항에 있어서, 상기 열처리 공정을 20~150초, 80~150℃ 온도에서 실시하는 것을 특징으로는 반도체소자의 감강막패턴 제조방법.The method of claim 3, wherein the heat treatment is performed at a temperature of 20 to 150 seconds and 80 to 150 ° C. 5. 제1항에 있어서, 상기 제1 감광막을 0.1~0.5㎛ 두께로 형성하는 것을 특징으로하는 반도체소자의 감광막패턴 제조방법.The method of claim 1, wherein the first photosensitive film is formed to a thickness of 0.1 μm to 0.5 μm. 패턴을 형성하고자하는 반도체기판 상에 장파장용 네가티브형 제1 감광막을 도포하는 공정과, 상기 제1 감광막상에 단파장용 제2 감광막을 형성하는 공정과, 상기 제2 감광막을 선택 노광하는 공정과, 상기 제2 감광막에서 패턴으로 예정되지 않은 부분과 그 하부의 제1 감광막을 순차적으로 제거하여 제1 및 제2 감광막 패턴을 형성하는 공정을 구비하는 반도체소자의 감광막패턴 제조방법.Applying a long wavelength negative photoresist film on the semiconductor substrate to be patterned, forming a second wavelength photosensitive film on the first photoresist film, selectively exposing the second photoresist film, And sequentially removing portions of the second photoresist that are not scheduled as a pattern and a first photoresist underneath thereof to form first and second photoresist patterns. 제6항에 있어서, 상기 제2 감광막을 포지티브형 또는 네가티브 형으로 형성하는 것을 특징으로 하는 반도체소자의 감광막패턴 제조방법.7. The method of claim 6, wherein the second photoresist film is formed in a positive or negative shape.
KR1019940030637A 1994-11-21 1994-11-21 Photoresest pactterning method of semiconductor device KR0140469B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940030637A KR0140469B1 (en) 1994-11-21 1994-11-21 Photoresest pactterning method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940030637A KR0140469B1 (en) 1994-11-21 1994-11-21 Photoresest pactterning method of semiconductor device

Publications (2)

Publication Number Publication Date
KR960019534A KR960019534A (en) 1996-06-17
KR0140469B1 true KR0140469B1 (en) 1998-07-15

Family

ID=19398530

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940030637A KR0140469B1 (en) 1994-11-21 1994-11-21 Photoresest pactterning method of semiconductor device

Country Status (1)

Country Link
KR (1) KR0140469B1 (en)

Also Published As

Publication number Publication date
KR960019534A (en) 1996-06-17

Similar Documents

Publication Publication Date Title
US5686223A (en) Method for reduced pitch lithography
US4403151A (en) Method of forming patterns
KR20090007448A (en) Methods to reduce the minimum pitch in a pattern
JPH05127369A (en) Resist material
EP0134789B1 (en) Bilevel ultraviolet resist system for patterning substrates of high reflectivity
US6218082B1 (en) Method for patterning a photoresist
US6420101B1 (en) Method of reducing post-development defects in and around openings formed in photoresist by use of non-patterned exposure
KR0140469B1 (en) Photoresest pactterning method of semiconductor device
JPH01106049A (en) Pattern forming method
KR20010037049A (en) Lithography method using silylation
KR940011204B1 (en) Process for producing fine pattern
JPH02177420A (en) Wafer periphery aligner
KR100278915B1 (en) Method of manufacturing photoresist pattern of semiconductor device
KR960000187B1 (en) Defect eleminating method of chrome mask
KR100220940B1 (en) Method of manufacturing fine pattern of semiconductor device
KR970006928B1 (en) Preparation process of semiconductor devices
KR100244765B1 (en) Method for patterning of semiconductor device
KR100244265B1 (en) Method for forming trench of semiconductor device
JPH01238659A (en) Pattern forming method
JPH0562894A (en) Forming method for fine pattern
JPH08241840A (en) Forming method of resist pattern
JPH08293454A (en) Formation method for resist pattern
JPH06275514A (en) Resist pattern forming method
KR0123241B1 (en) Photo-mask and fabrication method
KR19990012266A (en) Repair method of photo mask

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090223

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee