JPH0562490A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0562490A JPH0562490A JP22297691A JP22297691A JPH0562490A JP H0562490 A JPH0562490 A JP H0562490A JP 22297691 A JP22297691 A JP 22297691A JP 22297691 A JP22297691 A JP 22297691A JP H0562490 A JPH0562490 A JP H0562490A
- Authority
- JP
- Japan
- Prior art keywords
- charge holding
- charge
- potential
- holding unit
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Read Only Memory (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 半導体装置の読みだし専用記憶装置におい
て、電荷のリークによる記憶データ読み出し時のエラー
を防止することを目的とする。 【構成】 プリチャージ型の読みだし専用記憶装置を
有する半導体装置において、電荷を充放電する電荷保持
部（ビットライン）と、電荷のリークによる電位降下を
判定する電位降下判定装置をもち、電位降下判定装置が
リークによる電位の降下を確認したとき、電荷保持部に
容量を付加しリークによる電位の降下を防止する。
て、電荷のリークによる記憶データ読み出し時のエラー
を防止することを目的とする。 【構成】 プリチャージ型の読みだし専用記憶装置を
有する半導体装置において、電荷を充放電する電荷保持
部（ビットライン）と、電荷のリークによる電位降下を
判定する電位降下判定装置をもち、電位降下判定装置が
リークによる電位の降下を確認したとき、電荷保持部に
容量を付加しリークによる電位の降下を防止する。
Description
【０００１】
【産業上の利用分野】本発明は読み出し専用記憶装置に
おいて電荷を保持する電荷保持部を有する半導体装置に
関する。
おいて電荷を保持する電荷保持部を有する半導体装置に
関する。
【０００２】
【従来の技術】従来のプリチャージ型読みだし専用記憶
装置は、図２に示すような構造をしている。１は記憶装
置に格納されたビットデータを外部に出力するための電
荷保持部、２は前記電荷保持部に電荷をチャージするた
めのＰｃｈトランジスタを制御するプリチャージ信号、
３は記憶装置内に行列配置されたビットデータを選択す
るためのアドレス信号であるワードライン、４は読みだ
し専用記憶装置の１つのビットデータを形成するトラン
ジスタである。４のビットデータを形成するトランジス
タが短絡されることにより、そのビットが選択されたと
き２のプリチャージトランジスタによりプリチャージさ
れた電荷保持部の電荷がＶＳＳ側に放電され電荷保持部
がＶＳＳの電位となる。逆に４のビットデータを形成す
るトランジスタが短絡されていなくて、そのビットが選
択されたときトランジスタがＯＦＦした場合は、電荷保
持部はＶＤＤの電位のままとなる。この電荷保持部の電
位を検出することにより”１”または”０”と判定しデ
ータを処理する。
装置は、図２に示すような構造をしている。１は記憶装
置に格納されたビットデータを外部に出力するための電
荷保持部、２は前記電荷保持部に電荷をチャージするた
めのＰｃｈトランジスタを制御するプリチャージ信号、
３は記憶装置内に行列配置されたビットデータを選択す
るためのアドレス信号であるワードライン、４は読みだ
し専用記憶装置の１つのビットデータを形成するトラン
ジスタである。４のビットデータを形成するトランジス
タが短絡されることにより、そのビットが選択されたと
き２のプリチャージトランジスタによりプリチャージさ
れた電荷保持部の電荷がＶＳＳ側に放電され電荷保持部
がＶＳＳの電位となる。逆に４のビットデータを形成す
るトランジスタが短絡されていなくて、そのビットが選
択されたときトランジスタがＯＦＦした場合は、電荷保
持部はＶＤＤの電位のままとなる。この電荷保持部の電
位を検出することにより”１”または”０”と判定しデ
ータを処理する。
【０００３】図３に読みだし専用記憶装置のタイミング
チャートを示す。Ｔ１のタイミングで１の電荷保持部を
ＶＤＤにチャージしＴ２のタイミングで読み出しをおこ
なう。このときＴ２のフェッチ信号の立ち上がりまで電
荷保持部のデータを保持する必要がある。
チャートを示す。Ｔ１のタイミングで１の電荷保持部を
ＶＤＤにチャージしＴ２のタイミングで読み出しをおこ
なう。このときＴ２のフェッチ信号の立ち上がりまで電
荷保持部のデータを保持する必要がある。
【０００４】
【発明が解決しようとする課題】以上のように従来のプ
リチャージ型読み出し専用記憶装置では、プリチャージ
終了後データをフェッチするまで電荷保持部のデータを
保持する必要がある。このときプリチャージにより電荷
が充電されるのは電荷保持部の配線容量とその他の負荷
容量だけであるため、充電可能な総電荷量には限界があ
る。このため高温状態下、または低速クロックで使用し
た場合、電荷保持部に充電された電荷がワードライン側
のトランジスタ等から放電されてしまい、フェッチのタ
イミングまで正しく保持することができなくなり、記憶
装置に格納されたデータが正しく読み出せなくなる。こ
れにより半導体装置の暴走等のトラブルが発生する。
リチャージ型読み出し専用記憶装置では、プリチャージ
終了後データをフェッチするまで電荷保持部のデータを
保持する必要がある。このときプリチャージにより電荷
が充電されるのは電荷保持部の配線容量とその他の負荷
容量だけであるため、充電可能な総電荷量には限界があ
る。このため高温状態下、または低速クロックで使用し
た場合、電荷保持部に充電された電荷がワードライン側
のトランジスタ等から放電されてしまい、フェッチのタ
イミングまで正しく保持することができなくなり、記憶
装置に格納されたデータが正しく読み出せなくなる。こ
れにより半導体装置の暴走等のトラブルが発生する。
【０００５】
【課題を解決するための手段】本発明の半導体装置は、
電荷を充放電することによりデータを判定する読みだし
専用記憶装置を有する半導体装置において、前記電荷を
充放電する電荷保持部と、前記電荷保持部の電荷のリー
クによる電位降下を判定する電位降下判定装置と、前記
電位降下判定装置により判定された結果により前記電荷
保持部へ容量を付加するためのスイッチと、前記スイッ
チにより付加される容量により構成されることを特徴と
する。
電荷を充放電することによりデータを判定する読みだし
専用記憶装置を有する半導体装置において、前記電荷を
充放電する電荷保持部と、前記電荷保持部の電荷のリー
クによる電位降下を判定する電位降下判定装置と、前記
電位降下判定装置により判定された結果により前記電荷
保持部へ容量を付加するためのスイッチと、前記スイッ
チにより付加される容量により構成されることを特徴と
する。
【０００６】
【作用】読み出し専用記憶装置の電荷保持部のプリチャ
ージされた電荷のリークの状態を判定するための疑似的
な回路を構成し、電荷のリークがある一定量を越えると
判断されたときに、その判定により読み出し専用記憶装
置の電荷保持部に容量を追加し電荷保持部に充電できる
総電荷量を増加させる。これにより電荷のリークが増加
しても、電荷保持部に充電できる電荷量も増加している
ため電荷のリークを補償することができ半導体装置の暴
走等のトラブルを防止することができる。
ージされた電荷のリークの状態を判定するための疑似的
な回路を構成し、電荷のリークがある一定量を越えると
判断されたときに、その判定により読み出し専用記憶装
置の電荷保持部に容量を追加し電荷保持部に充電できる
総電荷量を増加させる。これにより電荷のリークが増加
しても、電荷保持部に充電できる電荷量も増加している
ため電荷のリークを補償することができ半導体装置の暴
走等のトラブルを防止することができる。
【０００７】
【実施例】本発明の１実施例を図１に示す。５は記憶装
置に格納されたビットデータを外部に出力するための電
荷保持部、６は前記電荷保持部に電荷をチャージするた
めのＰｃｈトランジスタを制御するプリチャージ信号、
７は記憶装置内に行列配置されたビットデータを選択す
るためのアドレス信号であるワードライン、８は読みだ
し専用記憶装置の１つのビットデータを形成するトラン
ジスタ、９は電荷保持部の電位によりＨＩＧＨまたはＬ
ＯＷを判定するセンス増幅器、１０は電荷のリークによ
り電位が降下したことを判定するための電位降下判定装
置、１１は電位降下判定装置からの信号により電荷保持
部へ容量を付加する場合ＯＮする容量付加スイッチ、１
２は電荷のリークが多いと判定されたときに電荷保持部
に付加される付加容量である。
置に格納されたビットデータを外部に出力するための電
荷保持部、６は前記電荷保持部に電荷をチャージするた
めのＰｃｈトランジスタを制御するプリチャージ信号、
７は記憶装置内に行列配置されたビットデータを選択す
るためのアドレス信号であるワードライン、８は読みだ
し専用記憶装置の１つのビットデータを形成するトラン
ジスタ、９は電荷保持部の電位によりＨＩＧＨまたはＬ
ＯＷを判定するセンス増幅器、１０は電荷のリークによ
り電位が降下したことを判定するための電位降下判定装
置、１１は電位降下判定装置からの信号により電荷保持
部へ容量を付加する場合ＯＮする容量付加スイッチ、１
２は電荷のリークが多いと判定されたときに電荷保持部
に付加される付加容量である。
【０００８】高温状態下でトランジスタのリークが増加
した場合または低速クロックで動作している場合、電荷
のリークにより５の電荷保持部電位降下がおこる。この
ため低下した電位がフェッチ信号の立ち上がるタイミン
グよりも前に９のセンス増幅器のロジックレベルを越え
てしまうと、誤ったデータを読み出すことになってしま
う。そこで本発明では電荷保持部での電位の降下を予想
することにより、電荷保持部に容量を付加し電荷保持部
に充電できる総電荷量を増やしリークによる電荷保持部
の電位の降下を抑えるものである。
した場合または低速クロックで動作している場合、電荷
のリークにより５の電荷保持部電位降下がおこる。この
ため低下した電位がフェッチ信号の立ち上がるタイミン
グよりも前に９のセンス増幅器のロジックレベルを越え
てしまうと、誤ったデータを読み出すことになってしま
う。そこで本発明では電荷保持部での電位の降下を予想
することにより、電荷保持部に容量を付加し電荷保持部
に充電できる総電荷量を増やしリークによる電荷保持部
の電位の降下を抑えるものである。
【０００９】以下に、電位降下判定装置の詳細な説明を
おこなう。図４に電位降下判定装置の回路図を示す。１
３は読み出し専用記憶装置の電荷保持部の容量に対応す
る疑似電荷保持部、１４は疑似電荷保持部のもつ容量と
実際の電荷保持部の持つ容量との差を補正するための付
加容量、１５は読み出し専用記憶装置と同じプリチャー
ジ信号を用い疑似電荷保持部をプリチャージするための
プリチャージ信号、１６は読み出し専用記憶装置と同じ
構成のトランジスタである。このトランジスタのリーク
により電荷保持部の電荷が放電され電位が降下してい
く。またこのトランジスタは常時ＯＦＦしている。１７
は疑似電荷保持部の電位を判定するためのクロックドセ
ンス増幅器、１８は１７のセンス増幅器が常時判定状態
にあると貫通電流が流れてしまうため判定時のみＯＮさ
せるための電位降下判定装置制御信号、１９は電位降下
判定装置からの信号をラッチするラッチ回路、２０は電
位降下判定回路からの信号により電荷保持部へ容量を付
加する場合ＯＮする容量付加スイッチ信号である。この
とき１４の容量を調整することにより、１５の疑似電荷
保持部の電圧が実際の記憶装置の電荷保持部の電圧降下
より早く低下するようにして、１１のスイッチをＯＮさ
せてやることにより電荷保持部に容量を付加し、実動作
で記憶装置からの読み出しエラーをなくするようにす
る。
おこなう。図４に電位降下判定装置の回路図を示す。１
３は読み出し専用記憶装置の電荷保持部の容量に対応す
る疑似電荷保持部、１４は疑似電荷保持部のもつ容量と
実際の電荷保持部の持つ容量との差を補正するための付
加容量、１５は読み出し専用記憶装置と同じプリチャー
ジ信号を用い疑似電荷保持部をプリチャージするための
プリチャージ信号、１６は読み出し専用記憶装置と同じ
構成のトランジスタである。このトランジスタのリーク
により電荷保持部の電荷が放電され電位が降下してい
く。またこのトランジスタは常時ＯＦＦしている。１７
は疑似電荷保持部の電位を判定するためのクロックドセ
ンス増幅器、１８は１７のセンス増幅器が常時判定状態
にあると貫通電流が流れてしまうため判定時のみＯＮさ
せるための電位降下判定装置制御信号、１９は電位降下
判定装置からの信号をラッチするラッチ回路、２０は電
位降下判定回路からの信号により電荷保持部へ容量を付
加する場合ＯＮする容量付加スイッチ信号である。この
とき１４の容量を調整することにより、１５の疑似電荷
保持部の電圧が実際の記憶装置の電荷保持部の電圧降下
より早く低下するようにして、１１のスイッチをＯＮさ
せてやることにより電荷保持部に容量を付加し、実動作
で記憶装置からの読み出しエラーをなくするようにす
る。
【００１０】
【発明の効果】以上説明した本発明により、トランジス
タのリークの増加する高温状態以下や低速クロック動作
時でも、半導体装置における読み出し専用記憶装置をよ
り広範囲で動作保証することが可能となる。また、通常
動作時には電荷保持部への容量付加スイッチはＯＦＦし
ているため、消費電流の増加もない。
タのリークの増加する高温状態以下や低速クロック動作
時でも、半導体装置における読み出し専用記憶装置をよ
り広範囲で動作保証することが可能となる。また、通常
動作時には電荷保持部への容量付加スイッチはＯＦＦし
ているため、消費電流の増加もない。
【図１】本発明による読み出し専用記憶装置図。
【図２】従来の読み出し専用記憶装置図。
【図３】プリチャージ型読み出し専用記憶装置のタイミ
ング図。
ング図。
【図４】電位降下判定装置の詳細な図面。
１．読み出し専用記憶装置の電荷保持部 ２．電荷保持部をプリチャージするプリチャージ信号 ３．ワードライン信号 ４．記憶装置の１素子 ５．電荷保持部 ６．プリチャージ信号 ７．ワードライン ８．記憶装置の１素子 ９．センス増幅器 １０．電位降下判定装置 １１．容量付加スイッチ １２．付加容量 １３．電荷保持部 １４．補正用付加容量 １５．プリチャージ信号 １６．トランジスタ １７．センス増幅器 １８．電位降下判定回路制御信号 １９．ラッチ回路 ２０．容量付加スイッチ信号
Claims (1)
- 【請求項１】電荷を充放電することによりデータを判定
する読みだし専用記憶装置を有する半導体装置におい
て、前記電荷を充放電する電荷保持部と、前記電荷保持
部の電荷のリークによる電位降下を判定する電位降下判
定装置と、前記電位降下判定装置により判定された結果
により前記電荷保持部へ容量を付加するためのスイッチ
と、前記スイッチにより付加される容量により構成され
る半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22297691A JPH0562490A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22297691A JPH0562490A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562490A true JPH0562490A (ja) | 1993-03-12 |
Family
ID=16790846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22297691A Pending JPH0562490A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562490A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982197A (en) * | 1996-07-04 | 1999-11-09 | Kabushiki Kaisha Toshiba | Dynamic circuit |
| US6132088A (en) * | 1997-07-03 | 2000-10-17 | Ogawa Tent Co., Ltd. | Mounting system for a cargo space inner liner bag |
| US9502080B2 (en) | 2014-03-13 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
-
1991
- 1991-09-03 JP JP22297691A patent/JPH0562490A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5982197A (en) * | 1996-07-04 | 1999-11-09 | Kabushiki Kaisha Toshiba | Dynamic circuit |
| US6132088A (en) * | 1997-07-03 | 2000-10-17 | Ogawa Tent Co., Ltd. | Mounting system for a cargo space inner liner bag |
| US9502080B2 (en) | 2014-03-13 | 2016-11-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9129708B2 (en) | Integrated circuit with separate supply voltage for memory that is different from logic circuit supply voltage | |
| US6744688B2 (en) | Searchline control circuit and power reduction method | |
| US6801463B2 (en) | Method and apparatus for leakage compensation with full Vcc pre-charge | |
| US6282137B1 (en) | SRAM method and apparatus | |
| JPS5856198B2 (ja) | 半導体記憶装置 | |
| US5724294A (en) | Self-tracking sense amplifier strobing circuit and method | |
| US6144600A (en) | Semiconductor memory device having first and second pre-charging circuits | |
| US5392240A (en) | Semiconductor memory device | |
| US20090129188A1 (en) | Devices and methods for a threshold voltage difference compensated sense amplifier | |
| US6674681B2 (en) | Semiconductor integrated circuit | |
| JPH0562490A (ja) | 半導体装置 | |
| EP0809249B1 (en) | Input circuit for semiconductor memory device | |
| US6967883B2 (en) | Sense amplifier with reduced detection error | |
| US6898136B2 (en) | Semiconductor memory device, capable of reducing power consumption | |
| JP2738782B2 (ja) | 半導体集積回路 | |
| US9412422B2 (en) | Memory device and method for putting a memory cell into a state with a reduced leakage current consumption | |
| US5835433A (en) | Floating isolation gate from DRAM sensing | |
| US7248520B2 (en) | Semiconductor memory and data read method of the same | |
| JP4553504B2 (ja) | マルチプレクサ並びにこれを用いたメモリ回路及び半導体装置 | |
| JP2004054969A (ja) | データ処理装置、半導体記憶装置及びクロック周波数検出方法 | |
| KR100242516B1 (ko) | 결합으로 인한 판독 버스의 전위 변동을 방지하기 위한 기능을 가진 반도체 메모리 디바이스 | |
| JPH11250670A (ja) | 半導体記憶装置 | |
| US5973987A (en) | Semiconductor memory device delaying ATD pulse signal to generate word line activation signal | |
| US20100172198A1 (en) | Data storage element sensing device | |
| JPH07282586A (ja) | 連想メモリの比較回路 |