JPH0560668B2 - - Google Patents

Info

Publication number
JPH0560668B2
JPH0560668B2 JP9873487A JP9873487A JPH0560668B2 JP H0560668 B2 JPH0560668 B2 JP H0560668B2 JP 9873487 A JP9873487 A JP 9873487A JP 9873487 A JP9873487 A JP 9873487A JP H0560668 B2 JPH0560668 B2 JP H0560668B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
island
silicon
groove
polycrystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9873487A
Other languages
Japanese (ja)
Other versions
JPS63265469A (en
Inventor
Shigenobu Akyama
Genichi Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP9873487A priority Critical patent/JPS63265469A/en
Publication of JPS63265469A publication Critical patent/JPS63265469A/en
Publication of JPH0560668B2 publication Critical patent/JPH0560668B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、SOI(Semiconductor On
Insulator)構造の半導体装置の製造方法に関す
るものである。
[Detailed Description of the Invention] Industrial Application Field The present invention is directed to SOI (Semiconductor On
The present invention relates to a method for manufacturing a semiconductor device having an insulator structure.

従来の技術 従来より高集積、高速、多機能の高性能半導体
装置の実現を目指して、SOIデバイスの開発が活
発に行われている。SOIデバイスを作成する上で
最も基本的な技術として、絶縁基板上に単結晶半
導体層を形成するいわゆる単結晶化技術がある
〔B.R.Appleton & G.K.Celler編、Laser and
Electron−Beam Interaction with solids(レー
ザー アンド エレクトロン ビーム インタラ
クター ウイズ ソリツズ)、North−Holland、
NewYork、(1982)等〕たとえばSiO2等の非晶
質絶縁基板上に形成された多結晶シリコン層をレ
ーザビームや電子ビーム照射もしくは、カーボン
ヒータやランプ加熱等により溶融、再結晶化する
方法がある。SOIにデバイスを形成する場合、単
結晶が必要な部分はMOSトランジスタのゲート
部分とソース、ドレインの接合領域のみの局所的
に限定された部分である。
BACKGROUND ART Conventionally, SOI devices have been actively developed with the aim of realizing highly integrated, high-speed, and multifunctional high-performance semiconductor devices. The most basic technology for creating SOI devices is the so-called single crystallization technology, which forms a single crystal semiconductor layer on an insulating substrate [BR Appleton & GKCeller, eds., Laser and
Electron-Beam Interaction with solids, North-Holland,
[NewYork, (1982), etc.] For example, there is a method of melting and recrystallizing a polycrystalline silicon layer formed on an amorphous insulating substrate such as SiO 2 by laser beam or electron beam irradiation, carbon heater or lamp heating, etc. be. When forming devices on SOI, the only areas that require single crystal are locally limited areas such as the gate and source/drain junction regions of MOS transistors.

発明が解決しようとする問題点 前記に述べた、従来技術を用いたSOIMOSト
ランジスタ作成の一例を第4図に示す断面の工程
流れ図に従つて簡単に述べる。絶縁基板たとえば
シリコン基板100上に形成したSiO21上に
LPCVD法により多結晶シリコン膜2を形成し、
連続発振アルゴン(CWAr)レーザLを位印Zの
方向に走査しながら照射し、多結晶シリコン2を
溶融、再結晶化する(第4図のa)。その後、通
常の局所酸化法(LOCOS法)により再結晶化シ
リコン膜を絶縁分離して、SiO21上に再結晶化
シリコン島10を形成する(第4図のb)。この
再結晶化シリコン島10を形成するには、第4図
のc,dに示す工程で形成することもできる。即
ち、SiO21上に形成した多結晶シリコン膜2を
LOCOS法により一部選択的に酸化して多結晶シ
リコン島21を形成したのちレーザLを矢印Zの
方向に走査して照射し多結晶シリコン島21を溶
融、再結晶化して(第4図のc)、SiO21上に再
結晶化シリコン島10を形成する(第4図のd)。
しかる後、通常のMOSトランジスタ形成工程を
用いて、ゲート酸化膜5、ゲート電極6、SiO2
20、ソースドレイン領域10s,10dならび
に電極8s,8d等を形成して、第4図のeに示
すSOIデバイスを作成する。
Problems to be Solved by the Invention An example of fabricating an SOIMOS transistor using the conventional technique described above will be briefly described with reference to the cross-sectional process flow chart shown in FIG. On an insulating substrate, for example, SiO 2 1 formed on a silicon substrate 100,
A polycrystalline silicon film 2 is formed by the LPCVD method,
A continuous wave argon (CWAr) laser L is irradiated while scanning in the direction of the position mark Z to melt and recrystallize the polycrystalline silicon 2 (a in FIG. 4). Thereafter, the recrystallized silicon film is insulated and separated by a normal local oxidation method (LOCOS method) to form a recrystallized silicon island 10 on the SiO 2 1 (FIG. 4b). This recrystallized silicon island 10 can also be formed by the steps shown in c and d of FIG. 4. That is, a polycrystalline silicon film 2 formed on SiO 2 1 is
After partially selectively oxidizing by the LOCOS method to form a polycrystalline silicon island 21, laser L is scanned and irradiated in the direction of arrow Z to melt and recrystallize the polycrystalline silicon island 21 (as shown in Fig. 4). c) A recrystallized silicon island 10 is formed on the SiO 2 1 (FIG. 4 d).
After that, the gate oxide film 5, the gate electrode 6, and the SiO 2
20. Source/drain regions 10s, 10d, electrodes 8s, 8d, etc. are formed to create the SOI device shown in FIG. 4e.

前記に述べたように、従来法でSOIデバイスを
作成する場合、再結晶化シリコン島を形成したの
ち、ゲート電極形成以降の工程を行う。多結晶シ
リコンを溶融して再結晶化する機構は未だ解明さ
れていないが、基本的には、溶融したシリコンが
熱の放散により、最も温度の低い場所から固化し
再結晶化することはわかつている。このために、
レーザのエネルギー分布を制御したり、反射防止
膜やヒートシンクを部分的に設けた試料構造にす
るなどの工夫がなされ、かなり良質の再結晶化シ
リコン膜が形成できるようになつてきている。し
かし、現状では、最適条件で再結晶化シリコンを
形成した場合でも、結晶粒界や結晶欠陥さらにマ
クロな結晶層の部分的欠如等が存在している。し
たがつて再結晶化シリコン島を作成した後、ゲー
ト電極やソース・ドレイン領域を形成すると、結
晶欠陥等を含まない単結晶領域をゲート部分やソ
ースドレインの接合部分に整合して形成すること
は、きわめて困難であり、その結果、作成した
SOIデバイスの特性は劣化してしまうという問題
点がある。
As described above, when creating an SOI device using the conventional method, after forming a recrystallized silicon island, the steps after gate electrode formation are performed. The mechanism by which polycrystalline silicon is melted and recrystallized has not yet been elucidated, but it is generally known that molten silicon solidifies and recrystallizes from the lowest temperature point due to heat dissipation. There is. For this,
Efforts have been made to control the laser energy distribution and create a sample structure with partial anti-reflection coatings and heat sinks, and it has become possible to form recrystallized silicon films of fairly high quality. However, at present, even when recrystallized silicon is formed under optimal conditions, there are grain boundaries, crystal defects, and partial absence of macroscopic crystal layers. Therefore, if a gate electrode or source/drain region is formed after creating a recrystallized silicon island, it is impossible to form a single crystal region that does not contain crystal defects and is aligned with the gate portion or source/drain junction. , was extremely difficult and as a result created
There is a problem that the characteristics of SOI devices deteriorate.

また、第4図のeに示すSOIデバイスでは、ト
ランジスタ動作の際、ゲート電極により制御でき
るチヤネル以外のSi島の側面や底面を流れる電流
が制御できず、言わゆるサブスレツシヨルド電流
が生じて特性劣化をきたすという問題もある。
In addition, in the SOI device shown in Figure 4e, during transistor operation, the current flowing through the side and bottom surfaces of the Si island other than the channel that can be controlled by the gate electrode cannot be controlled, so a so-called subthreshold current occurs and the characteristics There is also the problem of deterioration.

問題点を解決するための手段 本発明は、前記問題点を解決するために、シリ
コン島のゲート領域となる部分に合わせてシリコ
ン島を囲むように酸化膜を介して多結晶シリコン
を設ける構造で前記シリコン島を形成したのち、
レーザ照射により再結晶化するとともに、MOS
トランジスタを形成したとき前記シリコン島下の
多結晶シリコンに所望の電位を印加可能にする構
造を提供するものである。
Means for Solving the Problems In order to solve the above problems, the present invention provides a structure in which polycrystalline silicon is provided via an oxide film so as to surround the silicon island in accordance with the portion of the silicon island that will become the gate region. After forming the silicon island,
Along with recrystallization by laser irradiation, MOS
The present invention provides a structure that allows a desired potential to be applied to the polycrystalline silicon under the silicon island when a transistor is formed.

すなわち、本発明の半導体装置の製造方法は、
絶縁基板上の所望の位置に所望の大きさの溝を設
ける工程と、この溝に第1の多結晶シリコンを堆
積する工程と、前記第1の多結晶シリコンの所望
の一部が前記絶縁基板の溝の一部に残るように選
択的に前記第1の多結晶シリコンを酸化もしくは
除去する工程と、選択的に残つた前記第1の多結
晶シリコンの表面を酸化する工程と、前記基板上
に第2の多結晶シリコンを堆積する工程と、前記
溝部分上の前記第2の多結晶シリコンを残して選
択的に酸化または除去する工程と、前記溝部分に
島状に残つた前記第2の多結晶シリコンをレーザ
照射により、再結晶化する工程と、前記再結晶化
シリコン島にゲート酸化膜を形成したのちゲート
電極を前記第1の多結晶シリコンの直上に形成す
る工程と、ソース、ドレイン電極を形成して
MOSトランジスタを形成する工程とを備えてな
るものである。
That is, the method for manufacturing a semiconductor device of the present invention includes:
a step of providing a groove of a desired size at a desired position on the insulating substrate; a step of depositing a first polycrystalline silicon in the groove; and a step of depositing a desired portion of the first polycrystalline silicon on the insulating substrate. selectively oxidizing or removing the first polycrystalline silicon so that it remains in a portion of the groove; selectively oxidizing the surface of the first polycrystalline silicon remaining on the substrate; a step of selectively oxidizing or removing the second polycrystalline silicon while leaving the second polycrystalline silicon on the groove portion; and a step of selectively oxidizing or removing the second polycrystalline silicon remaining in the groove portion in an island shape. a step of recrystallizing the polycrystalline silicon by laser irradiation, a step of forming a gate oxide film on the recrystallized silicon island and then forming a gate electrode directly above the first polycrystalline silicon, a source, forming the drain electrode
The method includes a step of forming a MOS transistor.

作 用 本発明によれば、レーザ照射による第2の多結
晶シリコンよりなるシリコン(Si)島の再結晶化
の際に、ゲート部分に対応したSi島の下部にある
第1の多結晶Siがヒートシンクとなり、熱拡散の
大きいSi島のこの部分から溶融したSiの再結晶化
が生じ、ゲート部分の再結晶化Si島は単結晶とな
り易く、さらに、この再結晶化Siに形成した
MOSトランジスタを動作する際、第1の多結晶
Siに適当な電位を印加することにより、ゲート直
下即ちチヤネル領域となるSi島の側壁や底面に流
れる電流を抑制でき、サブスレツシヨルド電流の
ない良好な電気特性が得られる。
Effect According to the present invention, when the silicon (Si) island made of the second polycrystalline silicon is recrystallized by laser irradiation, the first polycrystalline Si located at the lower part of the Si island corresponding to the gate portion is Recrystallization of the molten Si occurs from this part of the Si island that acts as a heat sink and has large thermal diffusion, and the recrystallized Si island in the gate area tends to become a single crystal.
When operating a MOS transistor, the first polycrystalline
By applying an appropriate potential to Si, it is possible to suppress the current flowing directly under the gate, that is, to the sidewalls and bottom surface of the Si island that forms the channel region, and good electrical characteristics without subthreshold current can be obtained.

実施例 本発明の一実施例を第1図、第2図及び第3図
に従つて説明する。第3図はゲート電極形成後の
島瞰模式図である。第1図は断面の工程流れ図で
あり、第1図は、第3図のX−X′面での断面部
分の工程、第2図は第3図のY−Y′面での工程
断面であり、また第1図のcと第2図のa、第1
図のdと第2図のb、第1図のeと第2図のcは
それぞれ同じ工程における断面図である。
Embodiment An embodiment of the present invention will be described with reference to FIGS. 1, 2, and 3. FIG. 3 is a schematic view of the island after formation of the gate electrode. Figure 1 is a cross-sectional process flowchart. Figure 1 is a cross-sectional process taken on the X-X' plane in Figure 3, and Figure 2 is a process cross-section taken on the Y-Y' plane in Figure 3. Yes, and also c in Fig. 1 and a in Fig. 2, 1st
d in the figure, b in FIG. 2, e in FIG. 1, and c in FIG. 2 are cross-sectional views at the same step, respectively.

絶縁基板として、たとえば、Si基板100上に
形成したSiO21を用い、このSiO21に所望の大
きさの溝200をたとえば、0.5μmの深さで成
し、この上にLPCVD法で第1の多結晶Si膜2を
形成する((第1図のa)。次に、第1図のbに示
すように、通常のLOCOS法を用いて、前記第1
の多結晶Si膜の一部を選択的に酸化してSiO2
1を形成し、SiO21および11により絶縁分離
して埋め込みSi層21を形成し、通常の熱酸化等
の方法を用いてSiO23を埋め込みSi層21の露
出した部分に形成する。この後、第1図のc、及
び第2図のaに示すように、LPCVD法で厚さ約
0.5μmの第2の多結晶Si膜4を形成する。次に、
第1図のd及び第2図のbに示すように、通常の
LOCOS法を用いて、前記第2の多結晶Si膜4を
選択酸化法等により絶縁分離して前記溝部分に前
記第2の多結晶Siから成る島4を絶縁分離形成す
る。このとき埋め込みSi層21はSiO23を介し
て多結晶Si島4の側面と底面を囲むように設置さ
れている。
For example, a SiO 2 1 formed on a Si substrate 100 is used as an insulating substrate, a groove 200 of a desired size is formed in the SiO 2 1 to a depth of, for example, 0.5 μm, and a groove 200 is formed on the SiO 2 1 by LPCVD. 1 polycrystalline Si film 2 is formed ((a in FIG. 1). Next, as shown in b in FIG.
selectively oxidizes a part of the polycrystalline Si film to form SiO 2 1
A buried Si layer 21 is formed by insulating and separating SiO 2 layers 1 and 11, and a SiO 2 layer 3 is formed on the exposed portion of the buried Si layer 21 using a conventional method such as thermal oxidation. After this, as shown in Fig. 1 c and Fig. 2 a, the thickness is approximately reduced by LPCVD method.
A second polycrystalline Si film 4 of 0.5 μm is formed. next,
As shown in Figure 1 d and Figure 2 b, the normal
Using the LOCOS method, the second polycrystalline Si film 4 is insulated and isolated by a selective oxidation method or the like to form an island 4 made of the second polycrystalline Si in the groove portion. At this time, the buried Si layer 21 is placed so as to surround the side and bottom surfaces of the polycrystalline Si island 4 via the SiO 2 3.

しかる後、たとえば、CWArレーザLをパワー
1〜10Wで10cm/秒の走査速度で矢印Zの方向
に照射する。このときの条件は前記第2の多結晶
Si島4は溶融し、レーザ走査終了後直ちに固化し
再結晶化するように選ばれている。この再結晶化
においては、前記埋め込みSi層21がヒートシン
クとなり、埋め込みSi層21の直上の溶融Si41
aが最も早く固化し、この部分から再結晶化が進
んで、島全体が再結晶化することになる。したが
つて、埋め込みSi層21の直上以外の他の部分か
らのランダムな結晶成長がたとえ生じたとしても
再結晶化Si島41の埋め込みSi層21の直上部分
41aは、既に先に単結晶となつているために結
晶粒界等の結晶欠陥のきわめて少ない良質の単結
晶となつている。
Thereafter, for example, CWAr laser L is irradiated with a power of 1 to 10 W and a scanning speed of 10 cm/sec in the direction of arrow Z. The conditions at this time are the second polycrystalline
The Si island 4 is selected so that it melts and immediately solidifies and recrystallizes after the laser scan ends. In this recrystallization, the buried Si layer 21 serves as a heat sink, and the molten Si 4 directly above the buried Si layer 21
Part a solidifies the fastest, and recrystallization proceeds from this part until the entire island is recrystallized. Therefore, even if random crystal growth occurs from other parts than directly above the buried Si layer 21, the part 41a of the recrystallized Si island 41 directly above the buried Si layer 21 has already grown into a single crystal. Because of this structure, it is a high-quality single crystal with extremely few crystal defects such as grain boundaries.

この後、通常のMOSトランジスタ製造方法を
用いて前記再結晶化Si島41にMOSトランジス
タを形成する。即ち第1図のe及び第2図のcに
示すように、再結晶化Si島41に通常の方法によ
り、ゲート酸化膜5を形成し、多結晶Siや高融点
金属及びそのシリサイド等から成るゲート電極6
を前記埋め込みSi層21の直上に形成する。次
に、ソース、ドレイン領域7、配線8を形成し、
SOI MOSトランジスタを作成する。
Thereafter, a MOS transistor is formed on the recrystallized Si island 41 using a normal MOS transistor manufacturing method. That is, as shown in FIG. 1 e and FIG. Gate electrode 6
is formed directly above the buried Si layer 21. Next, source and drain regions 7 and wiring 8 are formed,
Create SOI MOS transistor.

このとき、埋め込みSi層21は、所望の電位を
印加できるように制御電極に接続されているか、
もしくは、本来のゲート電極6と結合しておくこ
とが望ましい。この構造により、トランジスタ動
作の際、チヤネルとなるゲート電極6直下の再結
晶化Si島部分41aの周囲がゲート電極6と埋め
込みSi層21により所望の電位に固定されるため
に、通常のSOIトランジスタでは、バルクSiが電
気的に浮いているために発生すると考えられるサ
ブスレツシヨルド電流を抑制することが可能とな
り、良好な電気特性が得られることになる。
At this time, is the buried Si layer 21 connected to the control electrode so that a desired potential can be applied?
Alternatively, it is desirable to combine it with the original gate electrode 6. With this structure, during transistor operation, the periphery of the recrystallized Si island portion 41a directly below the gate electrode 6, which serves as a channel, is fixed at a desired potential by the gate electrode 6 and the buried Si layer 21. In this case, it becomes possible to suppress the subthreshold current that is thought to occur because the bulk Si is electrically floating, and good electrical characteristics can be obtained.

また、本発明の方法は、単層のSOIデバイス作
成のみならず下層にデバイスを有する言わゆる三
次元デバイス作製のためのSOI再結晶化層形成に
用いることが可能であることは言うまでもない。
Furthermore, it goes without saying that the method of the present invention can be used not only for producing a single-layer SOI device but also for forming an SOI recrystallized layer for producing a so-called three-dimensional device having a device in an underlying layer.

発明の効果 以上、本発明を用いれば、多結晶Si島を再結晶
化するとき、デバイスとして単結晶化が必要なゲ
ート電極下を確実に単結晶化できるとともに、
SOI MOSトランジスタの動作において通常必ず
発生するサブスレツシヨルド電流を抑制する構造
を提供でき、リーク電流の少ないきわめて良好な
素子特性を有するSOI MOSトランジスタを形成
可能ならしめるものであり、SOIデバイス及び三
次元デバイスの実現にとつてきわめて有益な発明
と言える。
Effects of the Invention As described above, by using the present invention, when recrystallizing a polycrystalline Si island, the area under the gate electrode, which needs to be made into a single crystal as a device, can be reliably made into a single crystal.
It is possible to provide a structure that suppresses the subthreshold current that normally occurs in the operation of SOI MOS transistors, and it is possible to form SOI MOS transistors with very good device characteristics with low leakage current. This invention can be said to be extremely useful for realizing devices.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明の一実施例の半導体
装置の製造断面工程図、第3図は同半導体装置の
鳥瞰模式図、第4図は従来の方法の工程断面図で
ある。 1……SiO2、2,4……多結晶Si、3,11
……SiO2、5……ゲート酸化膜、6……ゲート
電極、41……再結晶化Si、21……埋め込み
Si、7……ソース、ドレイン、8……配線、10
0……Si基板、200……溝、L……レーザビー
ム。
FIGS. 1 and 2 are sectional views of a manufacturing process of a semiconductor device according to an embodiment of the present invention, FIG. 3 is a schematic bird's-eye view of the same semiconductor device, and FIG. 4 is a sectional view of a conventional method. 1...SiO2, 2,4 ...Polycrystalline Si, 3,11
...SiO 2 , 5 ... gate oxide film, 6 ... gate electrode, 41 ... recrystallized Si, 21 ... buried
Si, 7...source, drain, 8...wiring, 10
0...Si substrate, 200...groove, L...laser beam.

Claims (1)

【特許請求の範囲】[Claims] 1 絶縁基板上の所望の位置に所望の大きさの溝
を設ける工程と、この溝に第1の多結晶シリコン
を堆積する工程と、前記第1の多結晶シリコンの
所望の一部が前記絶縁基板の溝の一部に残るよう
に選択的に前記第1の多結晶シリコンを酸化もし
くは除去する工程と、選択的に残つた前記第1の
多結晶シリコンの表面を酸化する工程と、前記基
板上に第2の多結晶シリコンを堆積する工程と、
前記溝部分上の前記第2の多結晶シリコンを残し
て選択的に酸化または除去する工程と、前記溝部
分に島状に残つた前記第2の多結晶シリコンをレ
ーザ照射により、再結晶化する工程と、前記再結
晶化シリコン島にゲート酸化膜を形成したのちゲ
ート電極を前記第1の多結晶シリコンの直上に形
成する工程と、ソース、ドレイン電極を形成して
MOSトランジスタを形成する工程とを備えてな
ることを特徴とする半導体装置の製造方法。
1. A step of providing a groove of a desired size at a desired position on an insulating substrate, a step of depositing a first polycrystalline silicon in the groove, and a step of depositing a desired portion of the first polycrystalline silicon in the insulating substrate. selectively oxidizing or removing the first polycrystalline silicon so that it remains in a part of the groove of the substrate; selectively oxidizing the surface of the first polycrystalline silicon that remains; and the substrate. depositing a second polycrystalline silicon layer thereon;
A step of selectively oxidizing or removing the second polycrystalline silicon while leaving the second polycrystalline silicon on the groove portion, and recrystallizing the second polycrystalline silicon remaining in an island shape in the groove portion by laser irradiation. a step of forming a gate oxide film on the recrystallized silicon island and then forming a gate electrode directly above the first polycrystalline silicon; and forming source and drain electrodes.
1. A method of manufacturing a semiconductor device, comprising the step of forming a MOS transistor.
JP9873487A 1987-04-23 1987-04-23 Manufacture of semiconductor device Granted JPS63265469A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9873487A JPS63265469A (en) 1987-04-23 1987-04-23 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9873487A JPS63265469A (en) 1987-04-23 1987-04-23 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS63265469A JPS63265469A (en) 1988-11-01
JPH0560668B2 true JPH0560668B2 (en) 1993-09-02

Family

ID=14227739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9873487A Granted JPS63265469A (en) 1987-04-23 1987-04-23 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63265469A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02302044A (en) * 1989-05-16 1990-12-14 Fujitsu Ltd Manufacture of semiconductor device
JP3150840B2 (en) * 1994-03-11 2001-03-26 株式会社半導体エネルギー研究所 Method for manufacturing semiconductor device
US6700133B1 (en) 1994-03-11 2004-03-02 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device

Also Published As

Publication number Publication date
JPS63265469A (en) 1988-11-01

Similar Documents

Publication Publication Date Title
JPH0588544B2 (en)
JPS5939790A (en) Production of single crystal
JPH0560668B2 (en)
JPH0580159B2 (en)
JPS6342417B2 (en)
JPS6159820A (en) Manufacture of semiconductor device
JPH0236051B2 (en)
JPH0236050B2 (en)
JPH0376017B2 (en)
JPS63265464A (en) Manufacture of semiconductor device
JPH0136972B2 (en)
JPH0243331B2 (en)
JPH0340513B2 (en)
JP2526380B2 (en) Method for manufacturing multilayer semiconductor substrate
JPS59194422A (en) Single-crystallization of semiconductor layer
JPH0368532B2 (en)
JPS5837916A (en) Manufacture of semiconductor device
JPH0149003B2 (en)
JPH0573324B2 (en)
JPS5893224A (en) Preparation of semiconductor single crystal film
JP2566663B2 (en) Method for manufacturing semiconductor single crystal film
JPS643047B2 (en)
JPH0223027B2 (en)
JPH043459A (en) Manufacture of laminated semiconductor device
JPH0775223B2 (en) Method for manufacturing semiconductor single crystal layer

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term