JPH0558399A - Rotation period measuring circuit for wheel - Google Patents

Rotation period measuring circuit for wheel

Info

Publication number
JPH0558399A
JPH0558399A JP3254634A JP25463491A JPH0558399A JP H0558399 A JPH0558399 A JP H0558399A JP 3254634 A JP3254634 A JP 3254634A JP 25463491 A JP25463491 A JP 25463491A JP H0558399 A JPH0558399 A JP H0558399A
Authority
JP
Japan
Prior art keywords
circuit
signal
counter
wheels
count value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3254634A
Other languages
Japanese (ja)
Other versions
JP2682300B2 (en
Inventor
Toyohiko Yamawaki
豊彦 山脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3254634A priority Critical patent/JP2682300B2/en
Publication of JPH0558399A publication Critical patent/JPH0558399A/en
Application granted granted Critical
Publication of JP2682300B2 publication Critical patent/JP2682300B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Arrangements For Transmission Of Measured Signals (AREA)
  • Control Of Position, Course, Altitude, Or Attitude Of Moving Bodies (AREA)

Abstract

PURPOSE:To perform measurement through one system of a circuit so as to reduce the number of parts by selecting one of tachopulses for a plurality of wheels and holding and outputting measured data based on a count value after an interval between the tachopulses is measured to provided a count value. CONSTITUTION:Respective tachopulses 1-4 outputted from four wheels are inputted to a tachopulse selecting circuit 11 respectively. Based on a selected signal from a timing regulating circuit 10 to which respective sample timing signals 7 and 8 and a clock 9 for periodic measurement are inputted, a tachopulse intended to be measured is selected to output it to a counter 12. An intervals between a plurality of tachopulses is measured by the counter 12 to output it to a latch circuit 13, a selecting signal load circuit 14, and an overflow processing circuit 15 respectively. Further, the latch circuit 13 holds and outputs measured data for one wheel. The measured data is transmitted to a CPU bus 18 and a telemetry bus 19 through interfaces 16 and 17 respectively.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、人工衛星の姿勢制御用
アクチュエータに用いられホイールの回転周期計測回路
に係り、特にホイールが複数ある場合の回転周期計測方
式に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wheel rotation cycle measuring circuit used for an attitude control actuator of an artificial satellite, and more particularly to a rotation cycle measuring method when there are a plurality of wheels.

【0002】[0002]

【従来の技術】人工衛星の姿勢制御用アクチュエータに
用いられるホイールは、当初1台であったが、近年、2
〜4台のホイールを用いた制御方式が検討されている。
この場合、ホイールが複数となっても制御は別個独立に
行うことから、従来では、例えば図2に示すように、回
転周期計測回路をホイール毎に別個独立に設ける回転周
期計測方式が採用されていた。
2. Description of the Related Art At first, only one wheel was used for an actuator for attitude control of a satellite.
A control method using four wheels is under consideration.
In this case, control is performed separately and independently even if there are a plurality of wheels. Therefore, conventionally, for example, as shown in FIG. 2, a rotation cycle measuring method in which a rotation cycle measuring circuit is separately provided for each wheel is adopted. It was

【0003】図2は、ホイールが4台の場合の回転周期
計測方式を示す。4個の回転周期計測回路は、それぞ
れ、タイミング発生回路20とカウンタ21とラッチ回
路22とCPUバスインタフェース23とテレメトリバ
スインタフェース24とを備える。
FIG. 2 shows a rotation period measuring method when four wheels are used. Each of the four rotation cycle measurement circuits includes a timing generation circuit 20, a counter 21, a latch circuit 22, a CPU bus interface 23, and a telemetry bus interface 24.

【0004】4個の回転周期計測回路のタイミング発生
回路20は、共通に、4台のホイールをそれぞれ独立に
制御するCPUでの制御則計算に必要なサンプルタイミ
ング信号7と、テレメトリ出力に必要なサンプルタイミ
ング信号8と、周期計測用クロック9とが与えられ、カ
ウンタ21にリセット信号を、ラッチ回路22にラッチ
信号をそれぞれ出力する。一方、タコパルス(1〜4)
は、ホイールが出力する回転周期を示すパルス信号であ
るが、対応する回転周期計測回路のカウンタ21に入力
する。
The timing generation circuit 20 of the four rotation cycle measurement circuits is commonly required for the sample timing signal 7 required for the control law calculation in the CPU that controls the four wheels independently and for the telemetry output. The sample timing signal 8 and the period measuring clock 9 are applied, and the reset signal is output to the counter 21 and the latch signal is output to the latch circuit 22, respectively. On the other hand, tacho pulse (1-4)
Is a pulse signal indicating the rotation cycle output from the wheel, which is input to the counter 21 of the corresponding rotation cycle measurement circuit.

【0005】カウンタ21は、タイミング発生回路20
からのリセット信号間に入力するタコパルスの間隔を計
測しその計測値を20数ビットのカウント値の形式で出
力する。このカウンタ21の出力カウント値は、ラッチ
回路22にて保持され、CPUバスインタフェース23
及びテレメトリバスインタフェース24を介して図外の
CPUバス及びテレメトリバスへ送出される。
The counter 21 includes a timing generation circuit 20.
The interval of the tacho pulse input between the reset signals from is measured, and the measured value is output in the form of a count value of 20 or more bits. The output count value of the counter 21 is held by the latch circuit 22, and the CPU bus interface 23
And via the telemetry bus interface 24 to the CPU bus and the telemetry bus (not shown).

【0006】[0006]

【発明が解決しようとする課題】しかし、ホイール毎に
独立して並列的に計測する従来の回転周期計測方式で
は、ホイールの台数が2台程度なら1つの回路基板に形
成しても問題は少ないが、4台等台数が増えた場合には
部品点数の増大が顕著となり、1つの回路基板に形成す
ると広い実装面積を要し、製品の形状増大と重量増加を
招き、また、部品点数の増大に伴い部品費及び製造検査
工数が増加するという問題がある。さらに、カウンタ
は、高速クロックで動作させる場合、消費電流は増加傾
向にある。従って、高分解で測定するためカウンタ長を
増加すると、カウンタの個数が多いので、消費電力が増
大するという問題もある。
However, in the conventional rotation cycle measuring method in which each wheel is measured independently and in parallel, if the number of wheels is about two, there is no problem even if they are formed on one circuit board. However, when the number of units such as 4 units increases, the number of parts increases remarkably, and when it is formed on one circuit board, a large mounting area is required, resulting in an increase in product shape and weight, and an increase in the number of parts. As a result, there is a problem that the cost of parts and the number of manufacturing inspection steps increase. Furthermore, the current consumption of the counter tends to increase when it is operated with a high-speed clock. Therefore, if the counter length is increased to perform measurement with high resolution, the number of counters is increased, which causes a problem of increased power consumption.

【0007】本発明の目的は、複数のホイールそれぞれ
の回転周期を1系統の回路で支障なく計測し得るホイー
ルの回転周期計測回路を提供することにある。
An object of the present invention is to provide a wheel rotation cycle measuring circuit which can measure the rotation cycle of each of a plurality of wheels with one circuit without any trouble.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するため
に、本発明のホイールの回転周期計測回路は次の如き構
成を有する。即ち、本発明のホイールの回転周期計測回
路は、人工衛星の姿勢制御用アクチュエータに用いられ
る複数のホイールそれぞれからのタコパルスの中の1つ
のタコパルスを選択信号に従って選択出力する回路と;
前記選択されたタコパルスの間隔を第1タイミング信
号に従ってカウントするカウンタと; 前記カウンタの
出力カウント値が何れのタコパルスについてのものかを
示す識別コードを付加する回路と; 前記カウンタの出
力カウント値が規定範囲内の値でないときフラグ信号を
出力する回路と; 前記カウンタの出力カウント値と前
記識別コードと前記フラグ信号とを第2タイミング信号
に従って保持し計測データとして出力する回路と; 前
記複数のホイールをそれぞれ独立に制御するCPUでの
制御則計算に必要なサンプルタイミングとテレメトリ出
力に必要なサンプルタイミングの各信号を受けて前記選
択信号、前記識別コード、前記第1及び第2のタイミン
グ信号を出力する回路と; 前記計測データをCPUバ
ス及びテレメトリバスへ送出するCPUバスインタフェ
ース及びテレメトリバスインタフェースと; を備えた
ことを特徴とするものである。
In order to achieve the above object, the wheel rotation cycle measuring circuit of the present invention has the following configuration. That is, the wheel rotation cycle measuring circuit of the present invention is a circuit for selectively outputting one tacho pulse of tacho pulses from each of a plurality of wheels used for an attitude control actuator of a satellite according to a selection signal;
A counter that counts the interval between the selected tacho pulses according to a first timing signal; a circuit that adds an identification code that indicates which tacho pulse the output count value of the counter is for; the output count value of the counter is defined A circuit that outputs a flag signal when the value is not within the range; a circuit that holds the output count value of the counter, the identification code, and the flag signal according to a second timing signal, and outputs as measurement data; The selection signal, the identification code, and the first and second timing signals are output in response to each signal of the sample timing required for the control law calculation and the sample timing required for the telemetry output in the CPU that controls independently. Circuit; Sends the measurement data to CPU bus and telemetry bus It is characterized in further comprising a; and CPU bus interface and telemetry bus interface to.

【0009】[0009]

【作用】次に、前記の如く構成される本発明のホイール
の回転周期計測回路の作用を説明する。本発明では、複
数のホイールそれぞれからのタコパルスの中の1つのタ
コパルスを選択し、その選択したタコパルスの間隔を計
測し所定ビット数のカウント値を形成する。そして、こ
のカウント値に識別コードとフラグ信号を付加した計測
データをCPUバス及びテレメトリバスへ保持出力す
る。以上の動作を全てのタコパルスについて時分割的に
行う。このとき、選択信号、識別コード、第1及び第2
のタイミング信号は、複数のホイールをそれぞれ独立に
制御するCPUでの制御則計算に必要なサンプルタイミ
ングとテレメトリ出力に必要なサンプルタイミングの各
信号に基づき、テレメトリ転送レートの変化に対応し、
且つ、姿勢制御に必要な各ホイール間の同時性を考慮し
た時分割計測タイミングで発生する。
Next, the operation of the wheel rotation cycle measuring circuit of the present invention constructed as described above will be described. In the present invention, one tacho pulse is selected from the tacho pulses from each of the plurality of wheels, the interval between the selected tacho pulses is measured, and a count value of a predetermined number of bits is formed. Then, the measurement data obtained by adding the identification code and the flag signal to the count value is held and output to the CPU bus and the telemetry bus. The above operation is time-divisionally performed for all tacho pulses. At this time, the selection signal, the identification code, the first and second
The timing signal of corresponds to the change of the telemetry transfer rate based on each signal of the sample timing required for the control law calculation and the sample timing required for the telemetry output in the CPU that controls the plurality of wheels independently,
In addition, it occurs at the time-division measurement timing in consideration of the simultaneity between the wheels necessary for the attitude control.

【0010】斯くして、本発明によれば、複数のホイー
ルそれぞれの回転周期を時分割的に計測できるので、ホ
イールが複数となっても1系統の回路で計測でき、部品
点数を大幅に削減できる。従って、回路の小型軽量化と
消費電力の低減が図れる。
Thus, according to the present invention, the rotation cycle of each of a plurality of wheels can be measured in a time-division manner, so that even if a plurality of wheels are used, they can be measured by a single system circuit, and the number of parts is greatly reduced. it can. Therefore, the size and weight of the circuit can be reduced and the power consumption can be reduced.

【0011】[0011]

【実施例】以下、本発明の実施例を図面を参照して説明
する。図1は、本発明の一実施例に係るホイールの回転
周期計測回路を示す。本実施例では、従来例と同様、ホ
イールが4台搭載されるとして説明する。構成要素の比
較をすれば、従来例回路(1回路)に、タコパルス選択
回路11、選択信号付加回路14及びオーバーフロー処
理回路15を追加したものとなっている。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a wheel rotation cycle measuring circuit according to an embodiment of the present invention. In this embodiment, as in the conventional example, four wheels are mounted. Comparing the components, the tacho pulse selection circuit 11, the selection signal addition circuit 14, and the overflow processing circuit 15 are added to the conventional circuit (one circuit).

【0012】但し、タイミング調整回路10は、入力信
号は従来のタイミング発生回路20と同様、CPU制御
に必要なサンプルタイミング信号7とテレメトリ出力に
必要なサンプルタイミング信号8と周期計測用クロック
9とであるが、本実施例では、テレメトリ転送レートの
変化に対応し、且つ、姿勢制御に必要な各ホイール間の
同時性を考慮した時分割計測タイミングで、タコパルス
選択回路11と選択信号付加回路とに対する選択信号
(4ビット)と、カウンタ12に対するリセット信号
(第1タイミング信号)と、ラッチ回路13に対するラ
ッチ信号(第2タイミング信号)とをそれぞれ発生す
る。なお、本実施例では、識別コードには選択信号を用
いたが、独立したコード信号としても良い。
However, in the timing adjusting circuit 10, the input signal is the sample timing signal 7 required for CPU control, the sample timing signal 8 required for telemetry output, and the period measuring clock 9, as in the conventional timing generating circuit 20. However, in the present embodiment, the tacho pulse selection circuit 11 and the selection signal addition circuit are adapted to the tacho pulse selection circuit 11 and the selection signal addition circuit at the time-division measurement timing corresponding to the change of the telemetry transfer rate and taking into consideration the simultaneity between the wheels necessary for the attitude control. It generates a selection signal (4 bits), a reset signal for the counter 12 (first timing signal), and a latch signal for the latch circuit 13 (second timing signal). Although the selection signal is used as the identification code in the present embodiment, it may be an independent code signal.

【0013】図1において、4台のホイールから出力さ
れるタコパルス1〜同4はタコパルス選択回路11に与
えられる。タコパルス選択回路11は、タイミング調整
回路10からの選択信号に従い計測すべきタコパルスを
選択し、カウンタ12へ出力する。
In FIG. 1, tacho pulses 1 to 4 output from four wheels are applied to a tacho pulse selection circuit 11. The tacho pulse selection circuit 11 selects a tacho pulse to be measured according to a selection signal from the timing adjustment circuit 10 and outputs it to the counter 12.

【0014】カウンタ12は、タイミング調整回路10
からのリセット信号間の計測期間中に入力される2発以
上のタコパルスの間隔を計測クロックに従って計測し、
それを24ビットのカウント値の形式でラッチ回路13
と選択信号付加回路14とオーバーフロー処理回路15
とに出力する。
The counter 12 is a timing adjustment circuit 10.
Measure the interval of two or more tacho pulses input during the measurement period between the reset signals from
Latch circuit 13 in the form of a 24-bit count value
Selection signal adding circuit 14 and overflow processing circuit 15
And output to.

【0015】このとき、選択信号付加回路14は、選択
信号がどのホイールを選択しているかの情報(識別コー
ド)としてその選択信号をラッチ回路13に出力する。
一方、オーバーフロー処理回路15は、計測レンジの最
大周期の2倍以上を1系統の計測期間とし、その計測期
間中においてタコパルスが1発しか入力されない場合、
或は、全く入力されない場合をカウンタ12の出力カウ
ント値に基づき判定し、斯かる場合が検出されるとフラ
グ信号をラッチ回路13に出力する。
At this time, the selection signal adding circuit 14 outputs the selection signal to the latch circuit 13 as information (identification code) indicating which wheel is selected by the selection signal.
On the other hand, when the overflow processing circuit 15 sets the measurement period of one system to twice or more of the maximum period of the measurement range, and only one tacho pulse is input during the measurement period,
Alternatively, a case where no input is made is determined based on the output count value of the counter 12, and when such a case is detected, a flag signal is output to the latch circuit 13.

【0016】その結果、ラッチ回路13は、カウント値
と選択信号とフラグ信号とを1つのホイールについての
計測データとして保持出力する。この計測データはCP
Uバスインタフェース16及びテレメトリバスインタフ
ェース17を介してCPUバス18及びテレメトリバス
19に送出される。
As a result, the latch circuit 13 holds and outputs the count value, the selection signal and the flag signal as the measurement data for one wheel. This measurement data is CP
It is sent to the CPU bus 18 and the telemetry bus 19 via the U bus interface 16 and the telemetry bus interface 17.

【0017】以上のように、4台のホイールについて計
測を1系統の計測回路で時分割的に繰り返し実行する。
As described above, the measurement for four wheels is repeatedly performed in a time-divisional manner by the measurement circuit of one system.

【0018】[0018]

【発明の効果】以上説明したように、本発明のホイール
の回転周期計測回路によれば、複数のホイールそれぞれ
の回転周期を時分割的に計測できるので、ホイールが複
数となっても1系統の回路で計測でき、部品点数を大幅
に削減できる。従って、回路の小型軽量化と消費電力の
低減が図れる効果がある。
As described above, according to the wheel rotation cycle measuring circuit of the present invention, the rotation cycle of each of a plurality of wheels can be measured in a time-division manner. It can be measured by a circuit, and the number of parts can be reduced significantly. Therefore, there is an effect that the size and weight of the circuit can be reduced and the power consumption can be reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施例に係るホイールの回転周期計
測回路の構成ブロック図である。
FIG. 1 is a configuration block diagram of a wheel rotation period measurement circuit according to an embodiment of the present invention.

【図2】従来のホイールの回転周期計測回路の構成ブロ
ック図である。
FIG. 2 is a configuration block diagram of a conventional wheel rotation period measurement circuit.

【符号の説明】[Explanation of symbols]

10 タイミング調整回路 11 タコパルス選択回路 12 カウンタ 13 ラッチ回路 14 選択信号付加回路 15 オーバーフロー処理回路 16 CPUバスインタフェース 17 テレメトリバスインタフェース 10 Timing Adjustment Circuit 11 Tacho Pulse Selection Circuit 12 Counter 13 Latch Circuit 14 Selection Signal Addition Circuit 15 Overflow Processing Circuit 16 CPU Bus Interface 17 Telemetry Bus Interface

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 人工衛星の姿勢制御用アクチュエータに
用いられる複数のホイールそれぞれからのタコパルスの
中の1つのタコパルスを選択信号に従って選択出力する
回路と; 前記選択されたタコパルスの間隔を第1タイ
ミング信号に従ってカウントするカウンタと; 前記カ
ウンタの出力カウント値が何れのタコパルスについての
ものかを示す識別コードを付加する回路と; 前記カウ
ンタの出力カウント値が規定範囲内の値でないときフラ
グ信号を出力する回路と; 前記カウンタの出力カウン
ト値と前記識別コードと前記フラグ信号とを第2タイミ
ング信号に従って保持し計測データとして出力する回路
と; 前記複数のホイールをそれぞれ独立に制御するC
PUでの制御則計算に必要なサンプルタイミングとテレ
メトリ出力に必要なサンプルタイミングの各信号を受け
て前記選択信号、前記識別コード、前記第1及び第2の
タイミング信号を出力する回路と; 前記計測データを
CPUバス及びテレメトリバスへ送出するCPUバスイ
ンタフェース及びテレメトリバスインタフェースと;
を備えたことを特徴とするホイールの回転周期計測回
路。
1. A circuit for selectively outputting one tacho pulse among tacho pulses from each of a plurality of wheels used for an attitude control actuator of a satellite according to a selection signal; a first timing signal for the interval between the selected tacho pulses. A circuit for adding an identification code indicating which tacho pulse the output count value of the counter is for; a circuit for outputting a flag signal when the output count value of the counter is not within a specified range A circuit for holding the output count value of the counter, the identification code, and the flag signal in accordance with a second timing signal and outputting them as measurement data; C for independently controlling the plurality of wheels.
A circuit for receiving each signal of a sample timing required for control law calculation in the PU and a sample timing required for telemetry output, and outputting the selection signal, the identification code, and the first and second timing signals; A CPU bus interface and a telemetry bus interface for sending data to the CPU bus and a telemetry bus;
A rotation cycle measuring circuit for a wheel, comprising:
JP3254634A 1991-09-05 1991-09-05 Wheel rotation cycle measurement circuit Expired - Lifetime JP2682300B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3254634A JP2682300B2 (en) 1991-09-05 1991-09-05 Wheel rotation cycle measurement circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3254634A JP2682300B2 (en) 1991-09-05 1991-09-05 Wheel rotation cycle measurement circuit

Publications (2)

Publication Number Publication Date
JPH0558399A true JPH0558399A (en) 1993-03-09
JP2682300B2 JP2682300B2 (en) 1997-11-26

Family

ID=17267747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3254634A Expired - Lifetime JP2682300B2 (en) 1991-09-05 1991-09-05 Wheel rotation cycle measurement circuit

Country Status (1)

Country Link
JP (1) JP2682300B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440507B1 (en) * 2013-02-15 2014-09-17 한국항공우주산업 주식회사 Apparatus and method for measuring rotation speed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101440507B1 (en) * 2013-02-15 2014-09-17 한국항공우주산업 주식회사 Apparatus and method for measuring rotation speed

Also Published As

Publication number Publication date
JP2682300B2 (en) 1997-11-26

Similar Documents

Publication Publication Date Title
EP0141659A2 (en) Communication interface
GB1598783A (en) Analogue-digital converter and conversion method
EP1113249B1 (en) A pulse width modulated weighing platform
GB2062913A (en) Arrangement for error detection in the asynchronous transmission of digital values in a computer system
JP2682300B2 (en) Wheel rotation cycle measurement circuit
US4916406A (en) Automatic gain control circuit
US5058050A (en) Timer unit and data processing apparatus including the same
US4755758A (en) Wave formatter for a logic circuit testing system
JPS6255110B2 (en)
JPH0546535A (en) Data transfer interface device
JPS5815159A (en) Digital speed detecting system
JPH0765282A (en) Electronic measuring instrument
JPH06230806A (en) Remote i/o system for programmable controller
JPH0650729Y2 (en) Distance measuring device
JPH04265872A (en) Timing generation circuit of ic tester
JPH01161505A (en) Device for managing real time of process controller
SU1221661A1 (en) Device for simulating human operator activity
JP2948244B2 (en) Bus control method
SU993041A1 (en) Device for measuring total weight of objects as they arrive
JPH11143819A (en) Bus size circuit
SU864279A1 (en) Number comparator
SU736093A1 (en) Decimal number comparing arrangement
SU1405081A2 (en) Device for reading graphic information
JPS61218226A (en) Pulse signal counter
JPH0894660A (en) Pulse measuring apparatus