JPH0558170B2 - - Google Patents

Info

Publication number
JPH0558170B2
JPH0558170B2 JP59238986A JP23898684A JPH0558170B2 JP H0558170 B2 JPH0558170 B2 JP H0558170B2 JP 59238986 A JP59238986 A JP 59238986A JP 23898684 A JP23898684 A JP 23898684A JP H0558170 B2 JPH0558170 B2 JP H0558170B2
Authority
JP
Japan
Prior art keywords
electrode
pixel
semiconductor
electrodes
nonlinear
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59238986A
Other languages
Japanese (ja)
Other versions
JPS61117522A (en
Inventor
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59238986A priority Critical patent/JPS61117522A/en
Priority to CN85109301.9A priority patent/CN1003959B/en
Priority to KR1019850008495A priority patent/KR900006938B1/en
Priority to EP85308217A priority patent/EP0184341B1/en
Priority to KR1019850008495A priority patent/KR860004326A/en
Priority to DE85308217T priority patent/DE3587737T2/en
Publication of JPS61117522A publication Critical patent/JPS61117522A/en
Priority to US07/092,532 priority patent/US4846558A/en
Priority to US07/092,594 priority patent/US4828363A/en
Priority to US07/140,939 priority patent/US4850679A/en
Publication of JPH0558170B2 publication Critical patent/JPH0558170B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネ
ルを設けることにより、マイクロコンピユータ、
ワードプロセツサまたはテレビ等の表示部の固体
化を図る固体表示装置、イメージセンサまたは液
晶プリンタに応用する非線型特性を有する半導体
装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention provides a microcomputer,
The present invention relates to a semiconductor device having non-linear characteristics that is applied to a solid-state display device, an image sensor, or a liquid crystal printer that solidifies the display portion of a word processor or a television.

「従来の技術」 固体表示パネルは各絵素を独立に制御する方式
が大面積用として有効である。このようなアクテ
イブ素子を用いたパネルとして、横方向640素子
(フルカラーの場合は640×3=1920素子)または
縦方向は200素子または526素子とするA4判また
はそれ以上の大面積マトリツクス構成の表示装置
が知られている。しかし、かかる大面積の表示装
置においては、それぞれのアクテイブ素子を有す
る絵素(以下画素ともいう)は、隣に所定の距離
を離間させてマトリツクス状に配設せしめている
隣の画素との間でクロストーク(電気的に弱く導
通してしまう現象)をしてしまいやすい。そのた
め一方がON、他方がOFF機能を作らんとして
も、それぞれの画素が十分なON、OFFをとり得
ず、コントラストに不十分さが発生してしまいや
すかつた。
``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. A panel using such active elements is a display with a large area matrix configuration of A4 size or larger, with 640 elements in the horizontal direction (640 x 3 = 1920 elements in the case of full color) or 200 elements or 526 elements in the vertical direction. The device is known. However, in such a large-area display device, each picture element (hereinafter also referred to as a pixel) having an active element has a distance between adjacent pixels arranged in a matrix with a predetermined distance apart. It is easy to cause crosstalk (a phenomenon of weak electrical conduction). Therefore, even if one tried to create an ON function and the other OFF function, each pixel would not be able to turn on or off sufficiently, easily resulting in insufficient contrast.

「発明が解決しようとする問題点」 かかる大面積デイスプレー装置においては、そ
れぞれの画素間のクロストークを完全に除去する
ため、アモルフアス半導体を含む半導体が隣同志
の画素間に存在しないようにする。さらにこの半
導体の側面を絶縁物で覆つて電気的アイソレイシ
ヨンを行うことが重要である。しかし各画素とそ
の画素を構成する半導体とを1:1で対応させた
時、その製造工程におけるフオトマスク数は4種
類を必要としてしまつた。
"Problems to be Solved by the Invention" In such a large-area display device, in order to completely eliminate crosstalk between each pixel, semiconductors including amorphous semiconductors should not exist between adjacent pixels. . Furthermore, it is important to cover the side surfaces of this semiconductor with an insulator to provide electrical isolation. However, when each pixel and the semiconductor constituting the pixel were made to correspond on a 1:1 basis, four types of photomasks were required in the manufacturing process.

このフオトマスクは1回行うと、その工程にお
いて7工程(レジストコート、ベーク、パターニ
ング、現像、レジストの一部除去、被加工物の選
択エツチ、レジスト除去)を必要としてしまい、
製造歩留りを下げるのにきわめて大きな支障とな
つてしまつていた。このため、マスク合わせ数は
2種類に1回のみであつて、かつ隣合う画素同志
のクロストークを完全に防止し得る半導体装置の
構造が求められていた。
If this photomask is made once, it requires seven steps (resist coating, baking, patterning, development, partial removal of resist, selective etching of the workpiece, and removal of resist).
This has become an extremely large hindrance to lowering manufacturing yields. For this reason, there has been a demand for a semiconductor device structure in which the number of mask alignments is only once for every two types, and in which crosstalk between adjacent pixels can be completely prevented.

「問題を解決するための手段」 本発明はかかる問題を解決するため、基板上に
複数のアクテイブ素子型画素をマトリツクス状に
設けた表示装置において、各画素は、第1の電
極、非線型材料、第2の電極の積層からなる非線
型素子と、該素子の前記第2の電極に連結した画
素電極となる第3の電極とを有し、 前記第1の電極は、各画素に設けられた複数の
前記第3の電極にわたつて設けられ、かつ前記第
1の電極と前記第3の電極が重なる部分に前記非
線型素子が設けられたことを特徴とする表示装置
であり、さらに各画素の第2の電極と該電極下の
非線型材料とは概略同一形状を有して設けられて
いることを特徴とする表示装置である。
"Means for Solving the Problem" In order to solve the problem, the present invention provides a display device in which a plurality of active element type pixels are provided in a matrix on a substrate, each pixel has a first electrode, a non-linear material , a non-linear element consisting of a stack of second electrodes, and a third electrode connected to the second electrode of the element and serving as a pixel electrode, the first electrode being provided in each pixel. The display device is characterized in that the non-linear element is provided across a plurality of the third electrodes and is provided in a portion where the first electrode and the third electrode overlap, The display device is characterized in that a second electrode of a pixel and a nonlinear material under the electrode have approximately the same shape.

本発明の構成においては、非線型素子の一方の
電極(第2の電極)に接続された画素電極である
第3の電極を横切るようにして非線型素子の別の
もう一方の電極(第1の電極)が設けられてお
り、この第3の電極(画素電極)を第1の電極が
横切る部分すなわち第3の電極と第1の電極が重
なる部分に非線型素子が設けられていることを特
徴とするものである。
In the configuration of the present invention, the third electrode, which is a pixel electrode connected to one electrode (second electrode) of the non-linear element, is crossed so as to cross the other electrode (first electrode) of the non-linear element. (electrode) is provided, and a nonlinear element is provided in the portion where the first electrode crosses this third electrode (pixel electrode), that is, the portion where the third electrode and the first electrode overlap. This is a characteristic feature.

また、非線型素子の第1の電極は、複数の第3
の電極(画素電極)にわたつて設けられている。
Further, the first electrode of the nonlinear element has a plurality of third electrodes.
The pixel electrode (pixel electrode) is provided across the electrodes (pixel electrodes).

すなわち第4図Aに示されるように複数の画素
電極を横切るようにしてマトリツクスの一方の配
線である第1の電極は設けられているのである。
That is, as shown in FIG. 4A, the first electrode, which is one wiring of the matrix, is provided so as to cross a plurality of pixel electrodes.

また、必要に応じて非線型素子の一方の電極で
ある第2の電極下に半導体とその下の第1の電極
とを覆つて絶縁物を設けてアイソレイシヨンをさ
せている。
Further, if necessary, an insulating material is provided under the second electrode, which is one electrode of the nonlinear element, to cover the semiconductor and the first electrode thereunder to provide isolation.

その結果、マスク合わせはセルフアライン工程
を用いるため、2回のみでよく、かつ隣合つた画
素間のリード上方には半導体が残存せず、結果と
してクロストークを完全に防ぐことができた。
As a result, since the mask alignment process uses a self-alignment process, it only needs to be done twice, and no semiconductor remains above the leads between adjacent pixels, making it possible to completely prevent crosstalk.

加えて半導体はその側周辺(上下は電極)が絶
縁物で覆われ、パツシベイシヨンされている。ま
たこのパツシベイシヨン膜が画素間のクロストー
クの防止を同時に行つている。
In addition, the semiconductor's periphery (electrodes on the top and bottom) is covered with an insulating material and is packaged. This passivation film also prevents crosstalk between pixels.

またこの発明に用いられる非線型素子は非単結
晶半導体を用い、その材料構成はSi(N)−SixC1-x
(0<X≦1)(I)−Si(N)構造、Si(NIPIN)構造
またはSi(N)−SixC1-x(0<X<1)(I)−SixC1-x
(0<X≦1)(I)−SixC1-x(0<X<1)(I)−Si
(N)構造(但し、NはN型、Iは真性または実質的
に真性、PはP型、(I)はバリア層を示す)または
そのタンデム型積層構造および変形構造を有せし
めたことを主としている。
Furthermore, the nonlinear element used in this invention uses a non-single crystal semiconductor, and its material composition is Si(N)−SixC 1- x
(0<X≦1)(I)-Si(N) structure, Si(NIPIN) structure or Si(N)-SixC 1- x(0<X<1)(I)-SixC 1- x
(0<X≦1)(I)−SixC 1- x(0<X<1)(I)−Si
(N) structure (where N is N-type, I is intrinsic or substantially intrinsic, P is P-type, and (I) is a barrier layer) or its tandem laminated structure and modified structure. I am the lord.

かかる本発明に用いる非線型素子は、一対の電
極(第1および第2の電極)とはそれぞれオーム
接触性を有するが、逆向整流特性を構成する複合
ダイオードを有する素子よりなるもので、その代
表例はN型半導体−型(以下真性または実質的
に真性という)半導体−N型半導体を積層して設
けたNIN構造、即ちNI接合とIN接合とが電気的
に逆向きに連結され、かつ半導体として一体化し
たNIN接合を有する半導体をはじめ、その変形
であるNN-N、NP-N、NIPIN、NIP-INまたは
NIP+IN構造を有せしめた複合ダイオード(以下
簡単のためこれらをまとめてNIN型ダイオード
という)である。
The nonlinear element used in the present invention has ohmic contact with a pair of electrodes (first and second electrodes), and is composed of a composite diode that has reverse rectification characteristics. An example is an NIN structure in which an N-type semiconductor (hereinafter referred to as intrinsic or substantially intrinsic) semiconductor-N type semiconductor is stacked, that is, an NI junction and an IN junction are electrically connected in opposite directions, and a semiconductor Semiconductors with integrated NIN junctions as well as their variants NN - N, NP - N, NIPIN, NIP - IN or
It is a composite diode with an NIP + IN structure (hereinafter, for simplicity, these diodes will be collectively referred to as NIN type diodes).

かかる複合ダイオードのスレツシユホールド電
圧は、ダイオード特性を互いに逆向きに相対せし
め、そのビルドイン(立ち上がり)電圧(しきい
値)はNI接合(NIP接合)のNI界面またはその
近傍での導電型を決める微量のリン等の不純物、
NI界面とIP界面でのエネルギ端の高低差で決め
ることができる。このため、製造プロセスを制御
することにより、所望の素子のしきい値電圧の決
定およびしきい値以下での電流の流れにくいおよ
びしきい値以上での電流の流やすさを制御し得
る。
The threshold voltage of such a composite diode makes the diode characteristics opposite to each other, and the build-in voltage (threshold) determines the conductivity type at or near the NI interface of the NI junction (NIP junction). Impurities such as trace amounts of phosphorus,
It can be determined by the height difference between the energy edges at the NI interface and the IP interface. Therefore, by controlling the manufacturing process, it is possible to determine the threshold voltage of a desired element, and to control how easily current flows below the threshold and how easily current flows above the threshold.

さらに本発明は、かかる複合ダイオードとマト
リツクスを構成するX配線またはY配線(図面で
はX配線のみのため以下X配線として代表して示
す)とその上の非線型素子とが概略同一形状を有
する1つのマスク合わせを行うのみで完成させ得
る。この本発明の構造の代表例を第4図に、また
その製造工程を第2図に示してある。
Furthermore, the present invention provides a structure in which the X wiring or the Y wiring (hereinafter referred to as the X wiring as only the X wiring is shown in the drawings) constituting the composite diode and the matrix and the nonlinear element thereon have approximately the same shape. It can be completed by simply performing two mask alignments. A typical example of the structure of the present invention is shown in FIG. 4, and its manufacturing process is shown in FIG.

さらに、固体表示素子である例えば液晶に対し
て、交流バイアスを液晶の他方の電極(第4の電
極)、リードをY方向の配線とし、その電気的レ
ベルを制御することによりフルカラー化および階
調制御も可能であるという特徴を有する。
Furthermore, for solid-state display elements such as liquid crystals, AC bias is applied to the other electrode (fourth electrode) of the liquid crystal, leads are wired in the Y direction, and the electrical level is controlled to achieve full color and gradation. It also has the feature of being controllable.

「作用」 かくして、A4版またはそれ以上の大面積のマ
トリツクス化に対してもそれぞれの画素間のスト
ライプ部においてX方向のリードを絶縁物上に密
接して配設させ、かつそれぞれの画素はパツシベ
イシヨンにより隣の素子での電気的リークを除去
させることができた。加えて、X方向の合わせ精
度に対しても、第2の電極とそれに連結したリー
ドとを同じ巾とすることにより、±200μmまたは
それ以下(理論的には±3mm以内を示す)での低
い合わせ精度でプロセスが可能となつた。
``Function'' In this way, even when creating a matrix with a large area of A4 size or larger, the leads in the X direction can be arranged closely on the insulator in the stripe section between each pixel, and each pixel can be This made it possible to eliminate electrical leakage from adjacent elements. In addition, by making the second electrode and the lead connected to it the same width, alignment accuracy in the X direction can be reduced to ±200 μm or less (theoretically within ±3 mm). The process is now possible with precision alignment.

加えて、第1図、第4図に示すごとく、液晶の
他方のY配線および電極を3分割し、それぞれの
電極またはそれぞれのアクテイブ素子に対応して
赤(Rという)、緑(Gという)、青(Bという)
のフイルタを通すことにより、そのレベルに対し
独立に電圧をY軸として加えることができる。そ
のため、R、G、Bに対する階調を行うことがで
きるという特徴を有する。
In addition, as shown in Figures 1 and 4, the other Y wiring and electrodes of the liquid crystal are divided into three parts, and red (referred to as R) and green (referred to as G) are connected to each electrode or active element. , blue (referred to as B)
By passing the voltage through the filter, voltage can be applied independently to that level on the Y axis. Therefore, it has the feature that it is possible to perform gradations for R, G, and B.

以下に実施例に従つて本発明を説明する。 The present invention will be described below with reference to Examples.

実施例 1 第1図は本発明の固体表示装置を用いた回路図
を示す。
Example 1 FIG. 1 shows a circuit diagram using a solid state display device of the present invention.

図面において、画素は非線型素子2の電極2
(第2の電極)より液晶3の一方の電極23(第
3の電極)に連結している。非線型素子はクロツ
ク信号を与えるX配線のアドレス線4,5に第1
の電極21により連結している。他方、液晶3の
第4の電極24はY配線のデータ線6,7に連結
している。Y配線は1つの第3の電極23に対応
して3分割された第4の電極24(第1図、第4
図Cにおける6−1,6−2,6−3即ち6また
は24)は対抗した他の透光性絶縁基板、代表的
にはガラス基板(第4図Cにおける20′)側に
それぞれ対応して連結させている。そしてこの第
4の電極14はR(赤)、G(緑)、B(青)のフイ
ルタを有しており、フルカラー化を施している。
In the drawing, the pixel is the electrode 2 of the nonlinear element 2.
(second electrode) is connected to one electrode 23 (third electrode) of the liquid crystal 3. The non-linear element is connected to the address lines 4 and 5 of the X wiring that provides the clock signal.
are connected by an electrode 21. On the other hand, the fourth electrode 24 of the liquid crystal 3 is connected to the data lines 6 and 7 of the Y wiring. The Y wiring has a fourth electrode 24 divided into three parts corresponding to one third electrode 23 (Fig.
6-1, 6-2, 6-3, i.e. 6 or 24) in Figure C correspond to the other opposing translucent insulating substrate, typically the glass substrate (20' in Figure 4C). are connected. The fourth electrode 14 has R (red), G (green), and B (blue) filters, making it full-color.

このX配線は同一絶縁基板代表的にはガラス基
板(第4図B,C,Dにおける20)上に設けら
れている。その結果、クロストーク33がおきに
くく、この部分の抵抗を109Ω以上、好ましくは
1010Ω以上とすることが本発明の目的である。
This X wiring is provided on the same insulating substrate, typically a glass substrate (20 in FIGS. 4B, C, and D). As a result, crosstalk 33 is less likely to occur, and the resistance of this part should be set to 10 9 Ω or more, preferably
It is an object of the present invention to set the resistance to 10 10 Ω or more.

かかる絵素をマトリツクス構成せしめ、図面で
は2×2×3(R、G、B)を示した。しかし本
発明はかかる小マトリツクスではなく、スケー
ル・アツプした表示装置例えば(画素640×3
(R、G、B)×200または512)といつた大きなマ
トリツクスのパネルに対し有効である。
These picture elements are arranged in a matrix, which is shown in the drawing as 2×2×3 (R, G, B). However, the present invention does not use such a small matrix, but a scaled-up display device, for example (640 pixels x 3 pixels).
It is effective for large matrix panels such as (R, G, B) x 200 or 512).

かくの如き複合ダイオードを用いた画素の一部
である非線型素子の製造工程およびその特性の例
を第2図、第3図に示している。
Examples of the manufacturing process and characteristics of a nonlinear element that is a part of a pixel using such a composite diode are shown in FIGS. 2 and 3.

この第2図の製造工程は、第4図Aにおける3
0の領域を特に拡大して製造する場合に対応して
いる。
The manufacturing process in Figure 2 is 3 in Figure 4A.
This corresponds to the case where the 0 area is particularly enlarged and manufactured.

第2図A,B,C,D−2は第4図C−C′の縦
断面図に対応している。第2図D−1は第4図に
おけるA−A′の縦断面図に対応し、その素子構
造を示している。
2A, B, C, and D-2 correspond to the longitudinal cross-sectional view of FIG. 4 CC'. FIG. 2D-1 corresponds to the longitudinal sectional view taken along line A-A' in FIG. 4, and shows the device structure.

第2図Aにおいて、透光性絶縁基板として無ア
ルカリガラス20を用いた。この上面にスパツタ
法または電子ビーム蒸着法により導電膜であるア
ルミニユーム11とその上のクロム膜12を0.1
〜0.5μおよび500〜1500Åの厚さにそれぞれ形成
した。
In FIG. 2A, non-alkali glass 20 was used as the light-transmitting insulating substrate. On this top surface, a conductive film of aluminum 11 and a chromium film 12 on top of the aluminum film 12 are deposited at a rate of 0.1 by sputtering or electron beam evaporation.
They were formed to a thickness of ~0.5 μ and 500-1500 Å, respectively.

この後、これらの全面にプラズマ気相反応法を
用いてNIN(N(I)I(I)N、NIPIN、N(I)IPI(I)N
を含む)構造を有する非単結晶半導体よりなる複
合ダイオードを形成した。即ち、N型半導体をシ
ランに13.56MHzの高周波グロー放電を行うこと
によつて、200〜300℃に保持された基板上の被形
成面上にアモルフアス構造を有する非単結晶半導
体を作る。その電気伝導度は、10-7〜10-4(Ωcm)
-1を有し、50〜500Åの厚さとした。さらに次に、
10-6〜10-7torrまで、十分真空引きをした。さら
に、シラン(SimH2n+2例えばm=1のSiH4)を
用い、I型の非単結晶半導体を500Å〜1μの厚さ
に例えば0.1μmの厚さに、N型半導体上に積層し
て形成した。さらに、10-6〜10-7torrまで十分真
空引きをした。再び、B2H6/SiH4=0.1%として
P型半導体を100〜500Å、例えば200Å形成させ
た。同様にI型半導体層(500〜〜2000Å)、さら
にその上にN型半導体を50〜500Åの厚さに積層
してNIPIN接合またはN(I)IPI(I)N接合((I)はバ
リア層(厚さ5〜50Å)であるが以下簡単のため
省略する)とした。
After that, NIN (N(I)I(I)N, NIPIN, N(I)IPI(I)N) was formed on the entire surface using plasma gas phase reaction method.
A composite diode made of a non-single crystal semiconductor with a structure including That is, a non-single-crystal semiconductor having an amorphous structure is formed on a surface of a substrate maintained at 200 to 300° C. by subjecting an N-type semiconductor to silane and subjecting it to high-frequency glow discharge at 13.56 MHz. Its electrical conductivity is 10 -7 to 10 -4 (Ωcm)
-1 and a thickness of 50 to 500 Å. Further next,
Sufficient vacuum was drawn to 10 -6 to 10 -7 torr. Furthermore, using silane (SimH 2n+2 , e.g. SiH 4 with m=1), an I-type non-single crystal semiconductor with a thickness of 500 Å to 1 μm and a thickness of 0.1 μm, for example, is laminated on the N-type semiconductor. Formed. Furthermore, sufficient vacuum was drawn to 10 -6 to 10 -7 torr. Again, B 2 H 6 /SiH 4 =0.1%, and a P-type semiconductor was formed with a thickness of 100 to 500 Å, for example, 200 Å. Similarly, an I-type semiconductor layer (500 to 2000 Å) and an N-type semiconductor layer on top of it to a thickness of 50 to 500 Å are stacked to form a NIPIN junction or an N(I)IPI(I)N junction ((I) is a barrier layer). layer (thickness 5 to 50 Å), but will be omitted below for brevity).

この後、この上面に、クロム(500〜1500Å)
15を電子ビーム蒸着法またはスパツタ法により
0.1〜0.2μmの厚さに積層した。
After this, apply chromium (500 to 1500 Å) on this top surface.
15 by electron beam evaporation method or sputtering method
The layers were laminated to a thickness of 0.1 to 0.2 μm.

さらに、第2図Bに示す如く、第1のフオトマ
スクにより周辺部26が垂直になるように異方
性プラズマエツチを行つた。次にこれら全面に対
し例えば200℃にて半導体にプラズマ酸化を行、
固相−気相酸化による酸化珪素の作製を行つた。
次にこれらの全面に窒化珪素または酸化珪素29
を0.1〜0.5μの厚さにプラズマCVD法によりコー
テイング(特に側面26のコーテイング)を行つ
た。
Furthermore, as shown in FIG. 2B, anisotropic plasma etching was performed using the first photomask so that the peripheral portion 26 was vertical. Next, plasma oxidation is performed on the semiconductor at, for example, 200°C on these entire surfaces.
Silicon oxide was prepared by solid phase-vapor phase oxidation.
Next, silicon nitride or silicon oxide 29 is applied to these entire surfaces.
Coating (particularly the coating on the side surface 26) was performed by plasma CVD method to a thickness of 0.1 to 0.5 μm.

次に第2図Cに示す如く、この絶縁物に対し異
方性プラズマエツチを行い、半導体2、第1の電
極21の側面26を覆つて絶縁物28を残し、他
の第2の電極15上および基板20上を除去し
た。かくして第2図Cを得た。
Next, as shown in FIG. The top and the top of the substrate 20 were removed. Thus, Figure 2C was obtained.

次にこの第2図Cの上面全面にCTFをITOま
たは酸化スズにより0.1〜0.5μの厚さに形成せし
めた。さらに第2のフオトマスクによりこの
CTFを選択エツチングをした。加えてこのCTF
23が液晶の画素用第3の電極を構成するが、こ
のCTFをマスクとして画素間31の不要の半導
体をD−1に示す如く除去した。かくして、第2
図D−1,D−2を得た。
Next, CTF was formed on the entire upper surface of FIG. 2C using ITO or tin oxide to a thickness of 0.1 to 0.5 μm. Furthermore, a second photomask is used to
I selectively etched the CTF. In addition to this CTF
Reference numeral 23 constitutes the third electrode for the liquid crystal pixel, and using this CTF as a mask, the unnecessary semiconductor between the pixels 31 was removed as shown in D-1. Thus, the second
Figures D-1 and D-2 were obtained.

さらにこの後この半導体の31の側面に対して
も29と同様の絶縁物28を形成してもよい。
Furthermore, after this, an insulator 28 similar to 29 may be formed on the side surface of the semiconductor 31 as well.

またマスク数を増やすならば、第2図Cにおい
て1まいのマスクを用いて側面およびその近傍を
通常のプラズマエツチ法を用いて残す方法を用い
ることも可能である。しかしかかる場合は必要な
マスク使用数は3まいとなつてしまう。
If the number of masks is increased, it is also possible to use the method shown in FIG. 2C in which one mask is used and the side surfaces and their vicinity are left by a normal plasma etching method. However, in such a case, the number of masks required to be used is only three.

即ち、第2図において、ガラス基板20上のア
ルミニユーム及びクロムよりなる第1の電極2
1、NIPINまたはNIN半導体積層体よりなる複
合ダイオード2、クロムの第2の電極15、さら
にこの第2の電極に密接して透光性導電膜よりな
る第3の電極23を半導体積層体2をまたがるよ
うにして設けた。
That is, in FIG. 2, a first electrode 2 made of aluminum and chromium is placed on a glass substrate 20.
1. A composite diode 2 made of NIPIN or NIN semiconductor laminate, a second electrode 15 made of chromium, and a third electrode 23 made of a light-transmitting conductive film closely attached to this second electrode. It was set up so that it would straddle it.

結果として、第3図に示す如き非線型特性3
1,32を第2図に対応して有せしめることがで
き得る 実施例 2 第4図に本発明の構成を示すが、第1図におけ
る破線で囲んだ領域1での平面図A及び縦断面図
B,C,Dが示されている。
As a result, a nonlinear characteristic 3 as shown in Fig. 3 is obtained.
Embodiment 2 In which the configuration of the present invention is shown in FIG. 4, a plan view A and a longitudinal cross-section of the area 1 surrounded by the broken line in FIG. Figures B, C and D are shown.

さらに、第4図B,C,DはAにおけるそれぞ
れA−A′,B−B′,C−C′での縦断面図を記す。
加えて、第4図Cは液晶3および上側電極6,7
および基板20′をも示しているが、他のA,B,
Dは非線型素子を有する側のみを簡単のため示し
た。
Further, FIGS. 4B, C, and D show longitudinal cross-sectional views taken along lines A-A', B-B', and C-C' in A, respectively.
In addition, FIG. 4C shows the liquid crystal 3 and the upper electrodes 6, 7.
and the substrate 20' are also shown, but other A, B,
D shows only the side having the nonlinear element for simplicity.

この素子の製造方法は実施例1と同様である。
即ち、第1のマスクにより第1の電極21およ
びそれに連結したリードおよびその上に同一形状
の半導体2および第2の電極15構成する導体を
巾20μで構成せしめる。
The manufacturing method of this element is the same as in Example 1.
That is, the first electrode 21, the lead connected thereto, and the semiconductor 2 having the same shape thereon and the conductor constituting the second electrode 15 are formed with a width of 20 μm using the first mask.

さらに、これらに半導体および下側の第1電極
の側面を絶縁するためのパツシベイシヨン膜29
を構成させる。さらに上側電極上に密接して
CTFをこの積層体をまたがるように全面に形成
する。次に、第2のフオトマスクにより、
CTFの画素23,23′の部分のみエツチングし
て除去して形成(420μ×420μ)した。
Furthermore, a passivation film 29 is provided to insulate the semiconductor and the side surfaces of the lower first electrode.
be configured. Furthermore, it is closely placed on the upper electrode.
CTF is formed on the entire surface so as to straddle this laminate. Next, with a second photomask,
It was formed by etching and removing only the CTF pixels 23 and 23' (420μ x 420μ).

かくして第1の画素の電極22とこの隣の第2
の画素の電極22′さらにその間のリード4(第
4図B)とを同じ巾として横方向(図面の左右方
向)のパターンのズレに対してもセルフアライン
構成とさせることができた。そして2つの半導体
2,2′間の開溝31は半導体が除去され、リー
ドが基板20上に設けられている。即ち2つの半
導体2,2′は絶縁物28,28′によりアイソレ
イトされているため、クロストークを伴ないにく
い等価抵抗を109Ω以上の実質的に無限大として
除去することができた。
Thus, the electrode 22 of the first pixel and the second pixel next to it
By setting the electrode 22' of the pixel and the lead 4 (FIG. 4B) between them to have the same width, a self-aligned configuration could be achieved even with respect to pattern deviation in the horizontal direction (horizontal direction in the drawing). The semiconductor is removed from the open groove 31 between the two semiconductors 2 and 2', and leads are provided on the substrate 20. That is, since the two semiconductors 2, 2' are isolated by the insulators 28, 28', the equivalent resistance, which is less likely to cause crosstalk, can be reduced to a substantially infinite value of 10 9 Ω or more.

さらに第2の電極は当初の位置を中央部にせん
とすると、その上下に±200μ(最大)ずれても非
線型素子の電極面積が不変であり、電気特性(電
流値)にまつたく影響を与えず、パターン化が可
能である。即ち640×512の素子における例えばガ
ラス基板(30cm×20cm)の上右端と下左端とがマ
スクのずれをおこして、従来の10倍ものズレ、例
えば一方が+側に200μ他方が−側に200μずれた
悪い精度でもマスク合わせが可能となつた。
Furthermore, if the second electrode is placed in the center from its original position, the electrode area of the nonlinear element will not change even if it is shifted up or down by ±200μ (maximum), and the electrical characteristics (current value) will not be affected. It is possible to create a pattern without giving it. In other words, in a 640 x 512 element, for example, the upper right edge and lower left edge of a glass substrate (30 cm x 20 cm) will cause a mask misalignment that is 10 times that of the conventional mask, for example, one side will be 200μ on the + side and the other will be 200μ on the - side. Mask alignment is now possible even with poor accuracy due to misalignment.

さらに第4図Bより明らかなごとく、1つの画
素を制御する素子の第2の電極22と、隣の画素
を制御する素子の第2の電極22′との間に存在
するクロストーク的な抵抗33は、15μもの間隔
を半導体が残存することなく絶縁物分離をして有
しているため、高抵抗型の1010Ω以上(リード4
の巾が20μmの場合)を有していた。
Furthermore, as is clear from FIG. 4B, crosstalk resistance exists between the second electrode 22 of the element that controls one pixel and the second electrode 22' of the element that controls the adjacent pixel. 33 has an insulator separation with no semiconductor remaining at a distance of 15 μm, so it has a high resistance type of 10 10 Ω or more (lead 4
width of 20 μm).

さらに相対する液晶の他方の第4の電極24,
24′、リード6,7は他の第1のマスクによ
りY方向の配線として形成させた。
Furthermore, the other fourth electrode 24 of the opposing liquid crystal,
24' and leads 6 and 7 were formed as wiring in the Y direction using another first mask.

この後、このY方向の配線のそれぞれに対し、
公知の電着法によりこの電極6−1,7−1に対
し赤のフイルタを、6−2,7−2に対し緑のフ
イルタを、6−3,7−3に対し青のフイルタ
を、形成せしめた。その後、ポリイミド例えば
PIQをコートし、保護膜とするとともに、この
PIQに配向処理を施した。
After this, for each wiring in the Y direction,
By a known electrodeposition method, red filters were applied to the electrodes 6-1 and 7-1, green filters were applied to electrodes 6-2 and 7-2, and blue filters were applied to electrodes 6-3 and 7-3. formed. Then polyimide e.g.
In addition to coating PIQ as a protective film, this
Orientation treatment was applied to PIQ.

このフルカラー化に対し、電着法ではなく、染
色法を用いてもよい。この方法はガラス基板にま
ずR、G、Bのフイルタを形成し、さらにパツシ
ベイシヨン膜を作り、この膜に6−1,6−2,
6−3,7−1…と3分割させて電極を形成させ
た。
For this full coloring, a dyeing method may be used instead of the electrodeposition method. In this method, R, G, and B filters are first formed on a glass substrate, then a passivation film is formed, and 6-1, 6-2,
Electrodes were formed by dividing it into three parts: 6-3, 7-1, and so on.

かくすることにより、1つの下側電極に対応し
て3つの電極を設けることができた。
In this way, three electrodes could be provided corresponding to one lower electrode.

以上のことより、この面に1つのアクテイブ絵
素を形成するのに3種類のマスクを用いるのみで
すみ、特にその場合、重合わせマスクは2枚(1
回)のみでよいという特長を有する。
From the above, it is only necessary to use three types of masks to form one active picture element on this surface, and especially in that case, two overlapping masks (one
It has the advantage of requiring only 10 times).

さらに、対抗する他の絶縁基板20′を約6〜
10μの巾に離間させ、その〓間を真空引きをした
後、公知の液晶10を封入した。
Furthermore, another opposing insulating substrate 20' is
They were separated by a width of 10 μm, and after evacuating the space, a known liquid crystal 10 was sealed.

表示パネルとしては、この後反射型では反射板
を、透過型では裏面側に光源を設け、さらに第1
図に示す周辺回路8,9をプリント基板に配設
し、このプリント基板のリードと表示素子の各リ
ードとを対応させて連結した。
For the display panel, a reflective plate is then provided for the reflective type, a light source is provided on the back side for the transmissive type, and a first
The peripheral circuits 8 and 9 shown in the figure were arranged on a printed circuit board, and the leads of the printed circuit board and the leads of the display element were connected in correspondence with each other.

かくして3枚のみのマスクでアクテイブ素子型
のパネルをパターニングさせることが可能となつ
た。
In this way, it has become possible to pattern an active element type panel using only three masks.

「効果」 本発明は以上に示す如く、非線型素子と液晶よ
りなる画素と隣の画素との間をクロストークを除
去するに加え、アクテイブ素子を有する側の基板
作製に必要なフオトマスク数は2枚でよく、加え
て、非線型素子の電極面積(所定の電圧を加える
時の電流値)は矩形電極の中央部より上下に最大
±200μmもずれてもまた左右には数mmずれても
変化することがなく、一定の非線型特性を有し、
マトリツクス全体へのアクテイブ駆動の電気特性
へのバラツキを防ぐことができた。
"Effects" As described above, the present invention eliminates crosstalk between a pixel made of a nonlinear element and a liquid crystal and an adjacent pixel. In addition, the electrode area (current value when applying a predetermined voltage) of a nonlinear element changes even if it is shifted up to ±200 μm vertically from the center of the rectangular electrode, or by several mm left and right. has certain nonlinear characteristics,
It was possible to prevent variations in the electrical characteristics of the active drive throughout the matrix.

交流駆動方式であり、特にそのダイオードのし
きい値を気相反応法を用いた半導体層の積層時に
おけるプロセス条件により制御し得るため、階調
制御がしやすいという特徴と有する。
It is an alternating current drive system, and in particular, the threshold value of the diode can be controlled by the process conditions during stacking of semiconductor layers using a gas phase reaction method, making it easy to control gradation.

本発明において、非線型素子NIN接合または
NIPIN接合とした。
In the present invention, a nonlinear element NIN junction or
NIPIN joint was used.

さらにこれをタンデムを設けるNIPIN,
NIPINIPIN接合としてしきい値を高くしてもよ
い。
Furthermore, NIPIN, which sets up a tandem,
The threshold value may be increased as a NIPINIPIN junction.

しかし他方、PIN接合を複数ケ並列に設けるダ
イオード・リング、または直列に設けるBACK
−TO−BACK方式、その他ツエナ特性またはア
バランシエ特性を用いた第3図の原点対称特性を
有する他の非線型半導体装置に対しても本発明は
有効である。本発明において、非線型素子が非感
光性である場合は、第1の電極を透光性導電膜の
みとしそれに密接して半導体を設けることが可能
である。また感光性であり、かつ素子の暗状態を
利用せんする時は、矩形状の透光性導電膜と半導
体との間には遮光用導体例えばクロムを半導体と
同一形状に設けることが必要であることはいうま
でもない。もちろん非線型素子が感光性を有し、
かつその感光特性を利用する場合もその応用に従
つて本発明を適用すればよい。
However, on the other hand, diode rings with multiple PIN junctions in parallel, or BACK with multiple PIN junctions in series,
The present invention is also effective for other nonlinear semiconductor devices having the origin symmetric characteristic shown in FIG. 3 using the -TO-BACK method and other Zener characteristics or avalanche characteristics. In the present invention, when the non-linear element is non-photosensitive, it is possible to provide the first electrode with only a light-transmitting conductive film and provide a semiconductor closely thereto. In addition, when the device is photosensitive and uses the dark state of the device, it is necessary to provide a light-shielding conductor, such as chromium, in the same shape as the semiconductor between the rectangular transparent conductive film and the semiconductor. Needless to say. Of course, the nonlinear element has photosensitivity,
The present invention may also be applied in accordance with the application when the photosensitive characteristics thereof are utilized.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の応用例である液晶表示パネル
の回路図を示す。第2図は、非線型素子である複
合ダイオードの製造工程を示す一方の縦断面図で
ある。第3図は、非線型素子である複合ダイオー
ドの動作特性を示す。第4図は本発明の実施例で
ある表示パネルの平面図および縦断面図を示す。
FIG. 1 shows a circuit diagram of a liquid crystal display panel which is an application example of the present invention. FIG. 2 is a longitudinal sectional view showing the manufacturing process of a composite diode, which is a nonlinear element. FIG. 3 shows the operating characteristics of a composite diode, which is a nonlinear element. FIG. 4 shows a plan view and a vertical sectional view of a display panel according to an embodiment of the present invention.

Claims (1)

【特許請求の範囲】 1 基板上に複数のアクテイブ素子型画素をマト
リツクス状に設けた表示装置において、各画素
は、第1の電極、非線型材料、第2の電極の積層
から成る非線型素子と、該素子の前記第2の電極
に連結した画素電極となる第3の電極とを有し、 前記第1の電極は、各画素に設けられた複数の
前記第3の電極にわたつて設けられ、かつ前記第
1の電極と前記第3の電極が重なる部分に前記非
線型素子が設けられたことを特徴とする表示装
置。 2 特許請求の範囲第1項において、各画素の第
2の電極と該電極下の非線型材料とは概略同一形
状を有して設けられていることを特徴とする表示
装置。
[Scope of Claims] 1. In a display device in which a plurality of active element type pixels are provided in a matrix on a substrate, each pixel is a nonlinear element consisting of a stack of a first electrode, a nonlinear material, and a second electrode. and a third electrode serving as a pixel electrode connected to the second electrode of the element, and the first electrode is provided across the plurality of third electrodes provided in each pixel. A display device characterized in that the non-linear element is provided in a portion where the first electrode and the third electrode overlap. 2. A display device according to claim 1, wherein the second electrode of each pixel and the nonlinear material under the electrode have approximately the same shape.
JP59238986A 1984-11-12 1984-11-12 Semiconductor device Granted JPS61117522A (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP59238986A JPS61117522A (en) 1984-11-12 1984-11-12 Semiconductor device
DE85308217T DE3587737T2 (en) 1984-11-12 1985-11-12 Liquid crystal display screen and method of manufacturing the same.
KR1019850008495A KR900006938B1 (en) 1984-11-12 1985-11-12 Method making plate of liquid cry stal display
EP85308217A EP0184341B1 (en) 1984-11-12 1985-11-12 Liquid crystal display panel and manufacturing method thereof
KR1019850008495A KR860004326A (en) 1984-11-12 1985-11-12 LCD panel and manufacturing method thereof
CN85109301.9A CN1003959B (en) 1984-11-12 1985-11-12 Liquid crystal display panel and its mfg. method
US07/092,532 US4846558A (en) 1984-11-12 1987-09-03 Liquid crystal display panel and manufacturing method thereof
US07/092,594 US4828363A (en) 1984-11-12 1987-09-03 Liquid crystal display panel and manufacturing method thereof
US07/140,939 US4850679A (en) 1984-11-12 1987-12-28 Liquid crystal display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59238986A JPS61117522A (en) 1984-11-12 1984-11-12 Semiconductor device

Publications (2)

Publication Number Publication Date
JPS61117522A JPS61117522A (en) 1986-06-04
JPH0558170B2 true JPH0558170B2 (en) 1993-08-25

Family

ID=17038224

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59238986A Granted JPS61117522A (en) 1984-11-12 1984-11-12 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS61117522A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130081A (en) * 1981-02-06 1982-08-12 Matsushita Electric Ind Co Ltd Liquid crystal picture display device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57130081A (en) * 1981-02-06 1982-08-12 Matsushita Electric Ind Co Ltd Liquid crystal picture display device

Also Published As

Publication number Publication date
JPS61117522A (en) 1986-06-04

Similar Documents

Publication Publication Date Title
JP5379824B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US6303946B1 (en) Thin film transistor substrate and liquid crystal display unit having a low-resistance silicon compound film
KR100321925B1 (en) Manufacturing method of thin film transistor substrate for liquid crystal display device using four masks and thin film transistor substrate for liquid crystal display device
JPH03148636A (en) Manufacture of active matrix type liquid crystal display element
CN1758126B (en) Liquid crystal display and thin film transistor array panel
KR100218293B1 (en) Thin-film transistor liquid crystal display elements and its manufacturing method
JP2601263B2 (en) Active matrix display screen and method of manufacturing the same
JP3708593B2 (en) Liquid crystal display device and manufacturing method thereof
JP2758410B2 (en) Matrix type display device
KR20050001710A (en) Method for manufacturing a thin film transistor array panel
KR100848108B1 (en) liquid crystal display, thin film transistor array plate and method for fabricating the plate
KR100646781B1 (en) Methods for manufacturing thin film transistor panels for liquid crystal display
JPH09101541A (en) Array substrate for display device and its production
JPH0558170B2 (en)
KR100740927B1 (en) Thin film transistor panels for liquid crystal display and methods for manufacturing the same
JPH0558169B2 (en)
JPS61117521A (en) Production of semiconductor device
KR20010045360A (en) Thin film transistor substrate and manufacturing method thereof
JP3294509B2 (en) Liquid crystal display
JPH0462569B2 (en)
JPS6190190A (en) Semiconductor device
JPS61169883A (en) Liquid crystal display unit
JPH04268536A (en) Active matrix substrate and production thereof
JPH04229827A (en) Liquid crystal display device
JPS61151615A (en) Semiconductor device