JPS61151615A - Semiconductor device - Google Patents

Semiconductor device

Info

Publication number
JPS61151615A
JPS61151615A JP59277414A JP27741484A JPS61151615A JP S61151615 A JPS61151615 A JP S61151615A JP 59277414 A JP59277414 A JP 59277414A JP 27741484 A JP27741484 A JP 27741484A JP S61151615 A JPS61151615 A JP S61151615A
Authority
JP
Japan
Prior art keywords
electrode
laminate
substrate
pixel
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59277414A
Other languages
Japanese (ja)
Inventor
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP59277414A priority Critical patent/JPS61151615A/en
Priority to CN85109301.9A priority patent/CN1003959B/en
Priority to EP85308217A priority patent/EP0184341B1/en
Priority to KR1019850008495A priority patent/KR900006938B1/en
Priority to KR1019850008495A priority patent/KR860004326A/en
Priority to DE85308217T priority patent/DE3587737T2/en
Publication of JPS61151615A publication Critical patent/JPS61151615A/en
Priority to US07/092,594 priority patent/US4828363A/en
Priority to US07/092,532 priority patent/US4846558A/en
Priority to US07/140,939 priority patent/US4850679A/en
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Digital Computer Display Output (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

PURPOSE:To prevent thoroughly the crosstalk between adjacent picture elements and to prevent the exfoliation of a substrate and laminate as well by constituting the top surface of the insulator on the periphery of the laminate and the top surface of the laminate to approximately the same plane and providing electrodes for display elements on the plane. CONSTITUTION:The 1st electrode 21, a non-linear type element 2 and the 2nd electrode 15 are successively laminated on the light transmittable insulating substrate 20 to constitute the laminate 17. An insulator of a photosensitive polyimide resin 29 is formed over the entire surface and the substrate 20 is exposed with UV light from the rear side thereof without using a mask. The non-photosensitive projecting part above the laminate is removed. The top surface of the laminate and the top surface of the insulator are made approximately flush with each other. The part between the picture elements 31 is etched after the formation of the 3rd electrode 23 for display elements connected to the 2nd electrode. The crosstalk between the adjacent picture elements is thus thoroughly prevented and the exfoliation of the substrate and the laminate owing to a difference in thermal expansion is prevented by packing the periphery of the laminate 17 with the resin 29.

Description

【発明の詳細な説明】 「発明の利用分野」 この発明は、表示素子好ましくは液晶表示パネルを設け
ることにより、マイクロコンピュータ、ワードプロセッ
サまたはテレビ等の表示部の固体化を図る固体表示装置
、イメージセンサまたは液晶プリンタに応用する非線型
特性を有する半導体装置に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of Application of the Invention The present invention relates to solid-state display devices, image sensors, etc., which solidify display parts of microcomputers, word processors, televisions, etc. by providing a display element, preferably a liquid crystal display panel. Alternatively, the present invention relates to a semiconductor device having nonlinear characteristics that is applied to a liquid crystal printer.

「従来の技術」 固体表示パネルは各絵素を独立に制御する方式が大面積
用として有効である。このようなアクティブ素子を用い
たパネルとして、横力向640素子(フルカラーの場合
は640 x 3 =1920素子)また縦方向は20
0素子または526素子とする14判またはそれ以上の
大面積マトリックス構成の表示装置が求められている。
``Prior Art'' For solid-state display panels, a system in which each picture element is controlled independently is effective for large-area displays. A panel using such active elements has 640 elements in the horizontal force direction (640 x 3 = 1920 elements in the case of full color) and 20 elements in the vertical direction.
There is a need for a display device with a large area matrix configuration of 14 format or larger with 0 elements or 526 elements.

しかし、かかる大面積の表示装置においては、それぞれ
のアクティブ素子を有する絵素(以下画素ともいう)は
、隣に所定の距離を離間させてマトリックス状に配設せ
しめている。
However, in such a large-area display device, picture elements (hereinafter also referred to as pixels) each having an active element are arranged in a matrix shape with a predetermined distance between them.

しかしこの画素の一方の電極上面は特に液晶表示素子に
おいては配向させるためのダビング工程に対し平坦であ
ることが求められた。さらにこの電極よりも凸状の形状
を有すると、ダビング工程の際基板面より剥離してしま
い、歩留りの低下を誘発してしまい、これらの問題を全
面的に解決する表示パネルは存在していないのが現状で
ある。
However, the upper surface of one electrode of this pixel is required to be flat for the dubbing process for alignment, especially in liquid crystal display elements. Furthermore, if the electrode has a convex shape, it will peel off from the substrate surface during the dubbing process, causing a decrease in yield, and there is no display panel that completely solves these problems. is the current situation.

[発明が解決しようとする問題点」 かかる大面積ディスプレー装置においては、それぞれの
画素間のクロストークを完全に除去するに加え、基板よ
りアクティブ素子及びリード配線のピーリング(剥離)
を防ぐことがきわめて重要なものである。
[Problems to be Solved by the Invention] In such a large-area display device, in addition to completely eliminating crosstalk between each pixel, peeling of active elements and lead wiring from the substrate is required.
It is extremely important to prevent this.

また、特にかかる表示装置においては、視野率(開口率
)を80%以上とするため、リード配線の巾を20μ程
度としなければならず、ガラス基板との間の熱膨張率の
違いにより剥離現象が発生しやすがった。また、アクテ
ィブ型表示装置においては、各画素とその画素に連結し
た半導体とを1:1で対応させた時、その製造工程にお
けるフォトマスク数は4種類を必要としていた。
In addition, particularly in such display devices, in order to achieve a field of view ratio (aperture ratio) of 80% or more, the width of the lead wiring must be approximately 20 μm, and peeling may occur due to the difference in thermal expansion coefficient between the lead wiring and the glass substrate. was more likely to occur. Furthermore, in an active display device, when each pixel and the semiconductor connected to that pixel are made to correspond on a 1:1 basis, four types of photomasks are required in the manufacturing process.

このフォトマスクは1回行うと、その工程において7エ
程(レジストコート、ベーク、パターニング、現像、レ
ジストの一部除去、被加工物の選択エッチ、レジスト除
去)を必要としてしまい、製造歩留りを上げるのにきわ
めて大きな支障となってしまっていた。このため、マス
ク合わせ数は2種類の1回のみであって、かつ隣合う画
素同志のクロストークを完全に防止し得る半導体装置の
構造が求められていた。
If this photomask is made once, it requires seven steps (resist coating, baking, patterning, development, partial removal of resist, selective etching of the workpiece, and removal of resist), which increases the manufacturing yield. This had become a huge hindrance. For this reason, there has been a demand for a semiconductor device structure in which the number of mask alignments is only one of two types and can completely prevent crosstalk between adjacent pixels.

「問題を解決するための手段」 本発明はかかる問題を解決するため、非線型素子が第2
の電極下に半導体とその下の第1の電極とを有している
。この非線型素子の側周辺を絶縁物で充填したものであ
る。そしてこの絶縁物の上表面を第2の電極の上表面と
概略一致させる(それぞれの表面が滑らかに連続してい
る)ことにより画素の表面(第3の電極の表面)を平坦
にした。
"Means for Solving the Problem" In order to solve the problem, the present invention provides a non-linear element as a second
It has a semiconductor under the electrode and a first electrode therebelow. The periphery of this nonlinear element is filled with an insulator. By making the upper surface of this insulator approximately coincide with the upper surface of the second electrode (each surface is smoothly continuous), the surface of the pixel (the surface of the third electrode) was made flat.

さらにこの非線型素子上の第2の電極に密接して液晶の
電極(第3の電極)をこの半導体およびその側周辺の絶
縁物を覆うごとくにして設けたものである。か(するこ
とにより、第3の電極に対し、液晶配向用のダビングを
この第3の電極上に塗布されたポリイミド樹脂に対して
非線型素子およびリードのピーリングを誘発することな
しに容易に行い得ることが可能となった。
Further, a liquid crystal electrode (third electrode) is provided in close contact with the second electrode on the non-linear element so as to cover the semiconductor and the insulating material around the semiconductor. (By doing this, dubbing for liquid crystal alignment can be easily performed on the third electrode without inducing peeling of the nonlinear element and leads on the polyimide resin coated on the third electrode.) It became possible to obtain.

さらに、第1の画素と隣の第2の画素との連結はガラス
基板に密接してそれぞれの画素の第1の電極どうしを基
板上に延在させて連結している。
Further, the first pixel and the adjacent second pixel are connected in close contact with the glass substrate, with the first electrodes of each pixel extending over the substrate.

その結果、マスク合わせはセルファライン工程を用いる
ため、1回(2回のマスク)のみで可能となった。
As a result, since the self-line process was used for mask alignment, it was possible to align the masks only once (two masks).

半導体はその側周辺(上下は電極)が絶縁物で覆われ、
パッシベイションされている。またこのパッシベイショ
ン膜が画素間のクロストークの防止を同時に行っている
The semiconductor is covered with an insulator around its sides (electrodes on the top and bottom),
Passivated. This passivation film also prevents crosstalk between pixels.

かかる本発明に用いる非線型素子は、一対の電極(第1
および第2の電極)とはそれぞれオーム接触性を有する
が、逆向整流特性を構成する複合ダイオードを有する素
子よりなるもので、その代表例は水素またはハロゲン元
素が添加されたN型半導体(Si)−I型(以下真性ま
たは実質的に真性という)半導体(SixC+−x(0
<X≦1))−N型半導体(St)を積層して設けたN
IN構造、即ちNl接合とIN接合とが電気的に逆向き
に連結され、かつ半導体として一体化したNIN接合を
有する半導体をはじめ、その変形であるNN″N、NP
−N、NIPIN、NIP−INまたはNIP”IN構
造を有せしめた複合ダイオード(以下簡単のためこれら
をまとめてNIN型ダイオードという)である。
The nonlinear element used in the present invention has a pair of electrodes (first
(and second electrode) each have ohmic contact, but are composed of elements having composite diodes that configure reverse rectification characteristics, and a typical example thereof is an N-type semiconductor (Si) doped with hydrogen or a halogen element. - Type I (hereinafter referred to as intrinsic or substantially intrinsic) semiconductor (SixC+-x(0
<X≦1))-N provided by stacking N-type semiconductors (St)
Including semiconductors with an IN structure, that is, an NIN junction in which an Nl junction and an IN junction are electrically connected in opposite directions and integrated as a semiconductor, as well as its variations NN''N, NP
-N, NIPIN, NIP-IN, or NIP''IN structure (hereinafter, for simplicity, these are collectively referred to as NIN type diodes).

さらに本発明は、かかる複合ダイオードとマトリックス
を構成するX配線またはY配線(図面ではX配線のみの
ため以下X配線として代表して示す)の線巾とその上の
非線型素子の巾とが概略同一形状を有し、1つのマスク
合わせで行うのみで完成させ得る。この本発明の構造の
代表例を第4図に、またその製造工程を第2図に示しで
ある。
Furthermore, in the present invention, the line width of the X wiring or Y wiring (hereinafter referred to as the X wiring as only the X wiring is shown in the drawing) and the width of the nonlinear element on the composite diode and the matrix constituting the matrix are approximately equal to each other. They have the same shape and can be completed with only one mask alignment. A typical example of the structure of the present invention is shown in FIG. 4, and the manufacturing process thereof is shown in FIG.

さらに、固体表示装置である例えば液晶表示装置に対し
、交流バイアスを液晶の他方の電極(第4の電極)、リ
ードをY方向の配線とし、その電気的レベルを制御する
ことによりフルカラー化および階調制御も可能であると
いう特徴を有する。
Furthermore, for a solid-state display device such as a liquid crystal display device, the alternating current bias is connected to the other electrode (fourth electrode) of the liquid crystal, the lead is wired in the Y direction, and the electrical level is controlled to achieve full color and gradation. It also has the feature of being able to be controlled.

「作用」 かくして、A4版またはそれ以上の大面積のマトリック
ス化に対してもそれぞれの画素間のストライプ部におい
てX方向のリードを絶縁物基板上に密接して配設させ、
かつそれぞれの画素間はパッシベイションにより隣の素
子との電気的リークを除去させることができた。加えて
、X方向の合わせ精度に対しても、第1の電極とそれに
連結したリードとを同じ巾とすることにより、±200
μまたはそれ以下(理論的には±3輪輪以内を示す)で
の低い合わせ精度でプロセスが可能となった。
``Function'' In this way, even for large-area matrix formation of A4 size or larger, the leads in the X direction can be arranged closely on the insulating substrate in the stripe portion between each pixel.
In addition, it was possible to eliminate electrical leakage from adjacent elements by passivation between each pixel. In addition, the alignment accuracy in the X direction can be improved by ±200 by making the first electrode and the lead connected to it the same width.
The process is now possible with low alignment accuracy of μ or less (theoretically within ±3 rings).

加えて、それぞれのアクティブ素子に対応して赤(Rと
いう)、緑(Gという)、青(Bという)のフィルタを
通すことにより、そのレベルに対し独立に電圧をY軸と
して加えることができる。そのため、R,G、Hに対す
る階調を行うことができるという特徴を有する。
In addition, by passing red (referred to as R), green (referred to as G), and blue (referred to as B) filters to each active element, voltage can be applied independently to that level on the Y axis. . Therefore, it has the feature that it is possible to perform gradations for R, G, and H.

以下に実施例に従って本発明を説明する。The present invention will be explained below according to examples.

「実施例1」 第1図は本発明の固体表示装置を用いた回路図を示す。"Example 1" FIG. 1 shows a circuit diagram using the solid state display device of the present invention.

図面において、画素は非線型素子(2)の電極(22)
(第2の電極)より液晶(3)の一方の電極(23)(
第3の電極)に連結している。非線型素子はクロック信
号を与えるX配線のアドレスvA(4) 、 (5)に
第1の電極(21)により連結している。他方、液晶(
3)の第4の電極(24)はY配線のデータ線(6)。
In the drawing, the pixel is the electrode (22) of the nonlinear element (2).
(second electrode), one electrode (23) of the liquid crystal (3) (
a third electrode). The non-linear elements are connected by first electrodes (21) to addresses vA (4), (5) of the X wiring that provides clock signals. On the other hand, liquid crystal (
The fourth electrode (24) in 3) is a data line (6) of Y wiring.

(7)に連結している。Y配線は他の透光性絶縁基板、
代表的にはガラス基板(第4図(C)における(20°
))側にそれぞれ対応して設けている。そしてこの第4
の電極(24)はR(赤)(Yl)、G(緑)(Yz)
、B(青)(Y3図面では省略)のフィルタ(25) 
、 (25”)を有しており、フルカラー化を施してい
る。
It is connected to (7). Y wiring is another transparent insulating substrate,
Typically, the glass substrate ((20° in Fig. 4(C)
)) are provided correspondingly to each side. And this fourth
The electrode (24) is R (red) (Yl), G (green) (Yz)
, B (blue) (omitted in the Y3 drawing) filter (25)
, (25”) and is fully colored.

このX配線は同一絶縁基板代表的にはガラス基板(第4
図(B) 、 (C) 、 (D)における(20) 
)上に設けられている。その結果、クロストーク(33
)がおきにくく、この部分の抵抗を10”Ω以上、好ま
しくは1010Ω以上とすることが可能となった。
This X wiring is connected to the same insulating substrate, typically a glass substrate (fourth
(20) in Figures (B), (C), and (D)
) is provided above. As a result, crosstalk (33
), making it possible to increase the resistance of this part to 10''Ω or more, preferably 1010Ω or more.

かかる絵素をマトリックス構成せしめ、図面では2×2
を示した。しかし本発明はかかる小マトリックスではな
く、スケール・アップした表示装置例えば(画素100
 x 100.1920 X 200または512)と
いった大きなマトリックスのパネルに対しを効である。
Such picture elements are arranged in a matrix, 2×2 in the drawing.
showed that. However, the present invention does not use such a small matrix, but a scaled-up display device, for example (100 pixels).
Effective for large matrix panels such as 100.1920 x 200 or 512).

かくの如き複合ダイオードを用いた画素の一部である非
線型素子の製造工程およびその特性の例を第2図、第3
図に示している。
Examples of the manufacturing process and characteristics of a nonlinear element that is part of a pixel using such a composite diode are shown in Figures 2 and 3.
Shown in the figure.

この第2図の製造工程は、第4図(A)における(30
)の領域を特に拡大して製造する場合に対応している。
The manufacturing process shown in FIG. 2 is (30
) is particularly suitable for expanding the manufacturing area.

第2図(A) 、 (B) 、 (C) 、 (D−2
)は第4図c−c’の縦断面図に対応している。第2図
(D−1)は第4図における^−A゛の縦断面図に対応
し、その素子構造を示している。
Figure 2 (A), (B), (C), (D-2
) corresponds to the longitudinal sectional view of FIG. 4 c-c'. FIG. 2 (D-1) corresponds to the longitudinal sectional view taken along line ^-A'' in FIG. 4, and shows the device structure.

第2図(A)において、透光性絶縁基板としてコーニン
グ7059ガラス(20)を用いた。この上面にスパッ
タ法または電子ビーム蒸着法により導電膜であるアルミ
ニューム(11)とその上のクロム膜(12)を0.1
〜0.5μおよび500〜1500人の厚さにそれぞれ
形成した。アルミニュームの下にさらにガラスとの密着
性を助長させるために、クロム(500〜1500人)
を形成してもよい。
In FIG. 2(A), Corning 7059 glass (20) was used as the light-transmitting insulating substrate. On this top surface, a conductive film of aluminum (11) and a chromium film (12) on top of it are deposited by sputtering or electron beam evaporation.
They were formed to a thickness of ~0.5μ and 500-1500μ, respectively. Chrome (500-1500) is added under the aluminum to further promote adhesion to the glass.
may be formed.

この後、これらの全面にプラズマ気相反応法を用いてN
IN(NP−N、NIPIN、NIPI−INを含む)
構造を有する非単結晶半導体よりなる複合ダイオードを
形成した。即ち、N型半導体をシランに13.56MH
zの高周波グロー放電を行うことにより、200〜30
0℃に保持された基板上の被形成面上に非単結晶半導体
を作る。
After this, N is applied to the entire surface using plasma gas phase reaction method.
IN (including NP-N, NIPIN, NIPI-IN)
A composite diode made of a non-single crystal semiconductor structure was formed. That is, 13.56MH of N-type semiconductor with silane
By performing high frequency glow discharge of 200 to 30
A non-single-crystal semiconductor is formed on a surface of a substrate maintained at 0°C.

その電気伝導度は、10−7〜10− ’ (0cm)
−宣を有し、500〜2500人の厚さとした。次に1
0−6〜10−?torrまで、十分真空引きをした。
Its electrical conductivity is 10-7~10-' (0cm)
- It had a general public and had a thickness of 500 to 2,500 people. Next 1
0-6~10-? The vacuum was sufficiently drawn down to torr.

シラン(StllHz+b*z例えばm=1の5iHa
)とDNS(St(C10)s)とを用いさらに必要に
応じてBtHaを添加して■型の非単結晶半導休養30
0°人〜0.5μの厚さに形成した0例えば0.2μ(
7)厚さに、DNS/ (0MS+5iH4) = 1
/80. BzHi/SiH* = 7PPMとしてP
−型の5ixC+−xを形成した。
Silane (StllHz+b*z e.g. 5iHa with m=1
) and DNS (St(C10)s), and if necessary, BtHa is added to form a ■-type non-single crystal semiconductor.
For example, 0.2μ (
7) Thickness: DNS/ (0MS+5iH4) = 1
/80. P as BzHi/SiH* = 7PPM
- type 5ixC+-x was formed.

さらに10−b〜10−’torrまで十分真空引きを
した。
Further, the vacuum was sufficiently evacuated to 10-b to 10-'torr.

その上にN型半導体を50〜500人の厚さに積層して
NP−N接合の5L−5ixC1−x (0<X<1)
 −5iヘテロ接合を形成させた。
Layer an N-type semiconductor on top of it to a thickness of 50 to 500 to form an NP-N junction of 5L-5ixC1-x (0<X<1)
-5i heterojunction was formed.

この後、この上面に、遮光用のクロム(15)を電子ビ
ーム蒸着法またはスパッタ法により第2の電極として積
層した。
Thereafter, chromium (15) for light shielding was laminated as a second electrode on the upper surface by electron beam evaporation or sputtering.

さらに、第2図(A) 、 (B)に示す如く、第1の
フォトマスク(16)■により周辺部(26)が垂直に
なるように異方性プラズマエッチを行い、積層体(17
)を構成させた。次にこれら全面に対し例えば200℃
にて半導体(2)に熱酸化を行い、固相−気相酸化によ
る酸化珪素の作製を行った。次にこれらの全面に感光性
ポリイミド樹脂(29)をコーティング法にて約2μの
厚さに形成させた。かくして、積層体(17)の上面(
15)とポリイミド樹脂(29)の上面(39)とは積
層体(17)の凸部を除きキュア後で概略同一平面(絶
縁物表面と積層体表面とがなめらかに連続している)と
なるようにさせた。例えば現像とキュアにより40〜5
0χ減少する場合は、積層体が約1μであるため、約2
μの厚さとした。次にガラス基板(20)側の裏面側よ
り紫外光(40)を公知のマスクアライナによりマスク
を用いることなく露光させた。例えばコビルト社のアラ
イナ−では約2分間露光した。その強度が300〜40
0rvの波長の紫外光(10mW/cn+りにおいては
15〜30秒で十分である。
Furthermore, as shown in FIGS. 2(A) and 2(B), anisotropic plasma etching was performed using the first photomask (16) so that the peripheral portion (26) was vertical, and the laminated body (17
) was configured. Next, heat the entire surface to 200°C, for example.
The semiconductor (2) was subjected to thermal oxidation, and silicon oxide was produced by solid phase-vapor phase oxidation. Next, a photosensitive polyimide resin (29) was formed on the entire surface of these by a coating method to a thickness of about 2 μm. Thus, the upper surface of the laminate (17) (
15) and the top surface (39) of the polyimide resin (29) become approximately the same plane after curing (the insulator surface and the laminate surface are smoothly continuous), excluding the convex portion of the laminate (17). I made it happen. For example, 40 to 5 depending on development and curing.
When decreasing by 0x, the thickness of the laminate is approximately 1μ, so approximately 2
The thickness was μ. Next, ultraviolet light (40) was exposed from the back side of the glass substrate (20) using a known mask aligner without using a mask. For example, with Cobilt's aligner, the exposure time was about 2 minutes. Its strength is 300-40
Ultraviolet light with a wavelength of 0 rv (15 to 30 seconds is sufficient for 10 mW/cn+).

すると第2図(C)に示す如く、(26)の側面を有す
る積層体に対し蔭となるその上方の凸領域は感光せず、
その側周辺のみが感光する。さらに現像を行った後、リ
ンス液により非感光性の凸部を溶去した。かくして第2
図(C)を得た。
Then, as shown in FIG. 2(C), the convex region above the laminate having the side surface of (26), which is in the shadow, is not exposed to light.
Only the area around that side is exposed to light. After further development, the non-photosensitive convex portions were dissolved away using a rinsing solution. Thus the second
Figure (C) was obtained.

次にこれらすべてを180℃30分+300℃30分+
400℃30分の加熱を窒素中で行いキュアさせた。か
(して積層体の上面である非線型素子の第2の電極をフ
ォトマスクを用いることなく露光せしめるに加えて、こ
の上面と周辺部のポリイミド樹脂の絶縁物の表面とを概
略同一平面を構成させることが可能となった。
Next, do all of this at 180℃ for 30 minutes + 300℃ for 30 minutes +
Cure was performed by heating at 400° C. for 30 minutes in nitrogen. In addition to exposing the second electrode of the non-linear element, which is the upper surface of the laminate, without using a photomask, this upper surface and the surface of the polyimide resin insulator in the peripheral area are made to be approximately on the same plane. It is now possible to configure.

次にこの第2図(C)の上面全面にCTFをITOまた
は酸化スズにより0.1〜0.5μの厚さに形成せしめ
た。さらに第2のフォトマスク■によりこのCTFを選
択エツチングをした。加えてこのCTF (23)が液
晶の画素用筆3の電極(第1図(23)”)を構成する
が、このCTFをマスクとして画素間(31)の不要の
半導体を(D−1)に示す如(除去した。かくして、第
2図(D−1) 、 (D−2)を得た。
Next, CTF was formed on the entire upper surface of FIG. 2(C) using ITO or tin oxide to a thickness of 0.1 to 0.5 .mu.m. Furthermore, this CTF was selectively etched using a second photomask (3). In addition, this CTF (23) constitutes the electrode of the liquid crystal pixel brush 3 (Fig. 1 (23)''), and using this CTF as a mask, unnecessary semiconductors between pixels (31) are removed (D-1). It was removed as shown in Figure 2 (D-1) and (D-2).

さらにこの後この半導体の(31)の側面に対しても(
29)と同様の絶縁物CTF上の配向膜形成用のポリイ
ミド樹脂の一部も充填してを形成することは有効である
Furthermore, after this, for the (31) side of this semiconductor, (
It is effective to fill a portion of the polyimide resin for forming an alignment film on the insulator CTF similar to 29).

即ち、第2図において、ガラス基板(20)上の第1の
電極(21)、NP−NまたはNIN半導体積層体より
なる複合ダイオード(2)、第2の電極(15) 、さ
らにこの第2の電極に密接して透光性導電膜よりなる第
3の電極(23)を半導体積層体(2)と側周辺の有機
樹脂とを覆うようにして設けた。
That is, in FIG. 2, a first electrode (21) on a glass substrate (20), a composite diode (2) made of an NP-N or NIN semiconductor laminate, a second electrode (15), and this second A third electrode (23) made of a transparent conductive film was provided in close contact with the electrode so as to cover the semiconductor laminate (2) and the organic resin around the sides.

結果として、第3図に示す如き非線型特性(電極面積2
0μ×420μ)を第2図(縦軸は絶対値をログスケー
ルで示している)に対応して有せしめることができた。
As a result, the nonlinear characteristics (electrode area 2
0μ×420μ) corresponding to FIG. 2 (the vertical axis shows the absolute value on a log scale).

「実施例2」 第4図に本発明の構成を示すが、第1図における破線で
囲んだ領域(1)での平面図(A)及び縦断面図(B)
 、 (C) 、 (D)が示されている。
"Example 2" The configuration of the present invention is shown in FIG. 4, and a plan view (A) and a longitudinal sectional view (B) of the area (1) surrounded by the broken line in FIG.
, (C) and (D) are shown.

さらに、第4図(B) 、 (C) 、 (D)は(A
)におけるそれぞれA−A’、B−8’、C−C’での
縦断面図を記す。加えて、第4図(C)は液晶(3)お
よび上側電極(6) 、 (7)および基板(20”)
をも示しているが、他の(A) 、 (B) 。
Furthermore, Fig. 4 (B), (C), and (D) are (A
) are shown along the lines AA', B-8', and CC', respectively. In addition, Figure 4(C) shows the liquid crystal (3), upper electrodes (6), (7) and substrate (20'').
is also shown, but the other (A) and (B).

(D)は非線型素子を有する側のみを簡単のため示した
(D) shows only the side having nonlinear elements for simplicity.

この素子の製造方法は実施例1と同様である。The manufacturing method of this element is the same as in Example 1.

即ち、第1のマスク■により第1の電極(21)および
それに連結したリード(4) 、 (5)およびその上
に同一形状の半導体(2)および第2の電極(15)を
構成する導体を巾20μで構成せしめる。
That is, the first electrode (21) and the leads (4), (5) connected thereto are formed by the first mask (2), and the semiconductor (2) having the same shape and the conductor constituting the second electrode (15) are formed thereon. is constructed with a width of 20μ.

即ち非線型素子の電極面積は20μ×420μとなり、
その1つの電気特性は第3図に示されている。
In other words, the electrode area of the nonlinear element is 20μ x 420μ,
One electrical characteristic is shown in FIG.

さらに、半導体および下側の第1電極の側面に有機樹脂
(29)を充填し、その上面と第2の電極の上面を概略
同一平面として構成させる。次に上側電極(15)上に
密接してCTFをこの積層体を覆うように全面に形成す
る。第2のフォトマスク■により、CTFの画素(23
) 、 (23’ )の部分のみエツチングして除去し
て形成(420μ×420μ)した。
Further, the side surfaces of the semiconductor and the lower first electrode are filled with organic resin (29), and the upper surface of the organic resin (29) and the upper surface of the second electrode are configured to be approximately the same plane. Next, CTF is formed over the entire surface of the stacked body in close contact with the upper electrode (15). CTF pixels (23
) and (23') were etched and removed (420μ×420μ).

かくして第1の画素の第2の電極(22)とこの隣の第
2の画素の電極(22’ )さらにその間のリード(4
)(第4図B)とを同じ巾として横方向(図面での左右
方向)のパターンのズレに対してもセルファライン構成
とさせることができた。図面の上下方向は、(23)の
電極の上端、下端内に第2の電極(22)が形成されて
いればよい、そして2つの半導体(22) 、 (22
”)間の開溝(31)は半導体が除去され、リード(4
) 、 (5)が基板(20)上に密接して設けられて
いる。即ち2つの半導体(22) 、 (22’ )は
配向膜用の絶縁物(34)によりアイソレイトされてい
るためクロストークを伴ないに(い等価抵抗(33)を
10”Ω以上の実質的に無限大として除去することがで
きた。
Thus, the second electrode (22) of the first pixel, the electrode (22') of the second pixel next to it, and the lead (4) between them.
) (FIG. 4B) were made to have the same width, a self-line configuration could be achieved even against pattern deviation in the lateral direction (left-right direction in the drawing). In the vertical direction of the drawing, it is sufficient that the second electrode (22) is formed within the upper and lower ends of the electrode (23), and the two semiconductors (22), (22)
The semiconductor is removed from the open grooves (31) between the leads (4).
), (5) are provided closely on the substrate (20). That is, since the two semiconductors (22) and (22') are isolated by the alignment film insulator (34), there is no crosstalk (the equivalent resistance (33) can be effectively reduced to 10"Ω or more). It could be removed as infinity.

さらに相対する液晶の他方の第4の電極(24) 。Furthermore, the other fourth electrode (24) of the opposing liquid crystal.

(24’)、リード(6) 、 (7)は他の第1のマ
スク■によりY方向の配線として形成させた。
(24'), leads (6), and (7) were formed as wiring in the Y direction using another first mask (2).

この後、このY方向の配線のそれぞれに対し、公知の電
着法または染色法によりこの電極(6)に対し赤のフィ
ルタを、(7)に対し緑のフィルタを、その隣の電極(
図示せず)に対し青のフィルタを、形成せしめた。その
後、ポリイミド(34°)例えばPIQをコートし、保
護膜とするとともにこのPIQに配向処理を施した。
After that, for each of the wirings in the Y direction, a red filter is applied to this electrode (6), a green filter is applied to the electrode (7), and the adjacent electrode (
(not shown), a blue filter was formed. Thereafter, polyimide (34°) such as PIQ was coated to form a protective film, and the PIQ was subjected to an orientation treatment.

以上のことより、この面に1つのアクティブ絵素を形成
するのに3種類のマスクを用いるのみですみ、特にその
場合、重合わせマスクは2枚(1回)のみでよいという
特長を有する。
From the above, it is only necessary to use three types of masks to form one active picture element on this surface, and particularly in that case, it has the advantage that only two overlapping masks (one time) are required.

さらに、対抗する他の絶縁基板(20°)を約6〜10
μの巾に離間させ、その隙間を真空引きをした後、公知
の液晶(10)を封入した。
Furthermore, the other opposing insulating substrate (20°) is
After evacuating the gap by a width of μ, a known liquid crystal (10) was sealed.

表示パネルとしては、この後反射型では反射板を、透過
型では裏面側に光源を設け、さらに第1図に示す周辺回
路(8) 、 (9)をプリント基板に配設し、このプ
リント基板のリードと表示素子の各リードとを対応させ
て連結した。
As a display panel, a reflective plate is then provided for the reflective type, a light source is provided on the back side for the transmissive type, and the peripheral circuits (8) and (9) shown in Figure 1 are arranged on the printed circuit board. The leads of the display element and each lead of the display element were connected in correspondence with each other.

かくして3枚のみのマスクでアクティブ素子型のパネル
をパターニングさせることが可能となった。
In this way, it has become possible to pattern an active element type panel using only three masks.

「効果」 本発明は以上に示す如(、非線型素子と液晶よりなる画
素と隣の画素との間のクロストークを除去するに加え、
アクティブ素子を有する側の基板作製に必要なフォトマ
スク数は2枚でよく、加えて、非線型素子の電極面積(
所定の電圧を加える時の電流値)は矩形電極の中央部よ
り上下に最大±200μもずれてもまた左右には数II
IIlずれても変化することがなく、一定の非線型特性
を有し、マトリックス全体へのアクティブ駆動の電気特
性へのバラツキを防ぐことができた。
``Effects'' As shown above, the present invention has the following advantages:
The number of photomasks required to fabricate the substrate on the side with the active element is only two, and in addition, the electrode area of the nonlinear element (
Even if the current value (when applying a predetermined voltage) deviates up to ±200μ up and down from the center of the rectangular electrode, it also varies by several II to the left and right.
It does not change even if IIl is shifted, has constant nonlinear characteristics, and can prevent variations in the electrical characteristics of active drive over the entire matrix.

交流駆動方式であり、特にそのダイオードのしきい値を
気相反応法を用いた半導体層の積層時におけるプロセス
条件により制御し得るため、階調制御がしやすいという
特徴を有する。
It is an alternating current drive system, and has the characteristic that it is easy to control gradations, especially since the threshold value of the diode can be controlled by the process conditions during stacking of semiconductor layers using a gas phase reaction method.

本発明において、非線型素子はWIN接合または5L−
3ixC+−x (0<X<1)  −5L接合とした
In the present invention, the nonlinear element is a WIN junction or a 5L-
3ixC+-x (0<X<1) -5L junction.

しかし他方、PIN接合を複数ケ並列に設けるダイオー
ド・リング、または直列に設けるBACK−TO−’B
ACK方式、WIN(金属−絶縁膜−金属)構造その他
ツェナ特性またはアバランシェ特性を用いた第3図の原
点対称特性を有する他の非線型半導体装置に対しても本
発明は有効である。
However, on the other hand, a diode ring with multiple PIN junctions in parallel, or BACK-TO-'B with multiple PIN junctions in series.
The present invention is also effective for other nonlinear semiconductor devices having the origin symmetric characteristic shown in FIG. 3 using the ACK method, the WIN (metal-insulating film-metal) structure, and other Zener characteristics or avalanche characteristics.

そして積層体の上面と有機樹脂により側周辺を充填しそ
の上面とを概略同一平面としたため、CTFの上面を平
坦にでき、配向処理を均一に行うことができるに加えて
、素子のガラス基板からの剥離を防ぐことが可能となっ
た。
Since the upper surface of the laminate and the side periphery are filled with organic resin to make the upper surface approximately the same plane, the upper surface of the CTF can be flattened, and alignment processing can be performed uniformly. It became possible to prevent the peeling of the

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の液晶表示パネルの回路図を示す。 第2図は本発明の複合ダイオードの製造工程を示す一方
の縦断面図である。 第3図は本発明の複合ダイオードの非線型素子の動作特
性を示す。 第4図は本発明の表示パネルの平面図および縦断面図を
示す。
FIG. 1 shows a circuit diagram of a liquid crystal display panel of the present invention. FIG. 2 is a vertical sectional view showing the manufacturing process of the composite diode of the present invention. FIG. 3 shows the operating characteristics of the nonlinear element of the composite diode of the present invention. FIG. 4 shows a plan view and a longitudinal sectional view of the display panel of the present invention.

Claims (1)

【特許請求の範囲】 1、基板上に複数のアクティブ素子型画素をマトリック
ス状に設けた固体表示装置において、第1の電極、非線
型素子、第2の電極が積層して設けられた積層体と、該
積層体の側周辺に絶縁物が前記積層体とその上面を概略
同一平面を構成して設けられ、該平面上に前記第2の電
極に連結した表示用素子の第3の電極を有することを特
徴とする半導体装置。 2、特許請求の範囲第1項において、マトリックス状に
設けられた複数の画素は、第1の画素と、該画素と同一
構成を有する隣の第2の画素を所定の距離を離間して透
光性基板上に配設せしめ、前記第1および第2の画素の
第1の電極はそれぞれより延在したリードにより電気的
に連結せしめて設けられたことを特徴とする半導体装置
。 3、特許請求の範囲第1項において、第3の電極は概略
平坦平面を構成して設けられたことを特徴とする半導体
装置。
[Claims] 1. In a solid-state display device in which a plurality of active element type pixels are provided in a matrix on a substrate, a laminate in which a first electrode, a non-linear element, and a second electrode are provided in a laminated manner. and an insulating material is provided around the side of the laminate so that the laminate and its upper surface are substantially on the same plane, and a third electrode of the display element connected to the second electrode is placed on the plane. A semiconductor device comprising: 2. In claim 1, a plurality of pixels arranged in a matrix are arranged such that a first pixel and an adjacent second pixel having the same configuration as the first pixel are separated by a predetermined distance and transparent. 1. A semiconductor device, wherein the semiconductor device is disposed on a photosensitive substrate, and the first electrodes of the first and second pixels are electrically connected by leads extending from each other. 3. A semiconductor device according to claim 1, wherein the third electrode is provided to constitute a substantially flat plane.
JP59277414A 1984-11-12 1984-12-26 Semiconductor device Pending JPS61151615A (en)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP59277414A JPS61151615A (en) 1984-12-26 1984-12-26 Semiconductor device
CN85109301.9A CN1003959B (en) 1984-11-12 1985-11-12 Liquid crystal display panel and its mfg. method
EP85308217A EP0184341B1 (en) 1984-11-12 1985-11-12 Liquid crystal display panel and manufacturing method thereof
KR1019850008495A KR900006938B1 (en) 1984-11-12 1985-11-12 Method making plate of liquid cry stal display
KR1019850008495A KR860004326A (en) 1984-11-12 1985-11-12 LCD panel and manufacturing method thereof
DE85308217T DE3587737T2 (en) 1984-11-12 1985-11-12 Liquid crystal display screen and method of manufacturing the same.
US07/092,594 US4828363A (en) 1984-11-12 1987-09-03 Liquid crystal display panel and manufacturing method thereof
US07/092,532 US4846558A (en) 1984-11-12 1987-09-03 Liquid crystal display panel and manufacturing method thereof
US07/140,939 US4850679A (en) 1984-11-12 1987-12-28 Liquid crystal display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59277414A JPS61151615A (en) 1984-12-26 1984-12-26 Semiconductor device

Publications (1)

Publication Number Publication Date
JPS61151615A true JPS61151615A (en) 1986-07-10

Family

ID=17583214

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59277414A Pending JPS61151615A (en) 1984-11-12 1984-12-26 Semiconductor device

Country Status (1)

Country Link
JP (1) JPS61151615A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192815A (en) * 2009-02-20 2010-09-02 Fujitsu Ltd Image sensor

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614282A (en) * 1979-07-17 1981-02-12 Matsushita Electric Ind Co Ltd Matrix liquid crystal display panel

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5614282A (en) * 1979-07-17 1981-02-12 Matsushita Electric Ind Co Ltd Matrix liquid crystal display panel

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010192815A (en) * 2009-02-20 2010-09-02 Fujitsu Ltd Image sensor

Similar Documents

Publication Publication Date Title
US5671027A (en) LCD device with TFTs in which pixel electrodes are formed in the same plane as the gate electrodes with anodized oxide films and before the deposition of the silicon gate insulator
JP4856318B2 (en) Thin film transistor substrate for liquid crystal display device and manufacturing method thereof
US5705424A (en) Process of fabricating active matrix pixel electrodes
US7656491B2 (en) Liquid crystal display device and method of manufacturing the same
US6451632B1 (en) Method for manufacturing thin-film transistor substrate, liquid crystal display unit
JPS61154039A (en) Selective film formation on the sides and the periphery of a laminated body
JPH04163528A (en) Active matrix display
JPH03148636A (en) Manufacture of active matrix type liquid crystal display element
JP2010108000A (en) Liquid crystal display device and method for manufacturing the same
US20020030767A1 (en) Methods of fabricating active matrix pixel electrodes
JPS61151614A (en) Manufacture of semiconductor device
JPS61151615A (en) Semiconductor device
JPS61169883A (en) Liquid crystal display unit
JPS61117521A (en) Production of semiconductor device
JPH05273595A (en) Electrooptical device
JPS61217087A (en) Non-linear type resistance element for liquid crystal display unit
JP2668935B2 (en) Semiconductor device for matrix image display device and manufacturing method thereof
KR100640985B1 (en) Liquid crystal display and method for fabricating the same
JPS61117522A (en) Semiconductor device
JPS6190190A (en) Semiconductor device
JPH0558169B2 (en)
JPH0342626A (en) Production of thin-film diode
JPS6167081A (en) Solid display
JPS62262890A (en) Manufacture of active matrix element
JPH0327024A (en) Thin-film diode