JPH0342626A - Production of thin-film diode - Google Patents

Production of thin-film diode

Info

Publication number
JPH0342626A
JPH0342626A JP89177042A JP17704289A JPH0342626A JP H0342626 A JPH0342626 A JP H0342626A JP 89177042 A JP89177042 A JP 89177042A JP 17704289 A JP17704289 A JP 17704289A JP H0342626 A JPH0342626 A JP H0342626A
Authority
JP
Japan
Prior art keywords
film
metal film
etching
forming
photoresist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP89177042A
Other languages
Japanese (ja)
Inventor
Noboru Taguchi
昇 田口
Etsuo Yamamoto
悦夫 山本
Takashi Toida
戸井田 孝志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP89177042A priority Critical patent/JPH0342626A/en
Publication of JPH0342626A publication Critical patent/JPH0342626A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To obtain the liquid crystal display device having high display image grade by etching a 2nd metallic film and a semiconductor film by dry etching, then etching a 1st metallic film by wet etching. CONSTITUTION:After the 2nd metallic film 27 and the semiconductor film 29 are etched by the dry etching, the 1st metallic film 25 is etched by the wet etching. The overhang parts of the 2nd metallic film 27 on the semiconductor film 29 occurring in the differences in the film quality between the semiconductor film 29 and the 1st metallic film 25 as well as the 2nd metallic film 27 are, therefore, eliminated, by which the property to cover the step between an interlayer insulating film 39 and a conductive film 43 is improved and the generation of the disconnection of wirings 45 is prevented. The liquid crystal display device having the high display image quality is obtd. in this way.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はマトリクス状に配置した画素のそれぞれに設け
たスイッチング素子を制御することによって液晶を駆動
し、画像表示を行なう液晶表示装置におけるアクティブ
マトリクス素子の製造方法に関する。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to an active matrix in a liquid crystal display device that drives a liquid crystal and displays an image by controlling switching elements provided in each of pixels arranged in a matrix. The present invention relates to a method for manufacturing an element.

〔従来の技術とその課題〕[Conventional technology and its issues]

液晶駆動のスイッチング素子としてアモルファスシリコ
ンルミn薄膜ダイオードを用いたものが、例えば特開昭
62−262891号公報に記載されている。これは第
5図に示すように、一方の基板に複数の行電極15と画
素電極とを設け、この画素電極と行電極15との間に逆
並列接続した複数のダイオード19を接続する。他方の
基板には複数の列電極17を設け、この2枚の基板間に
液晶21を封入する。
For example, Japanese Patent Application Laid-Open No. 62-262891 uses an amorphous silicon Luminium thin film diode as a switching element for driving a liquid crystal. As shown in FIG. 5, a plurality of row electrodes 15 and a pixel electrode are provided on one substrate, and a plurality of diodes 19 connected in antiparallel are connected between the pixel electrode and the row electrode 15. A plurality of column electrodes 17 are provided on the other substrate, and liquid crystal 21 is sealed between these two substrates.

上記公報に記載の薄膜ダイオードの製造方法を第6図に
示す。なお第6図は1つのダイオードの断面を図示しで
ある。
The method for manufacturing a thin film diode described in the above publication is shown in FIG. Note that FIG. 6 shows a cross section of one diode.

まず第6図(a)に示すように、基板11上の全面に透
明導電膜16を形成し、ホトエツチングにより透明導電
膜16をパターニングして、行電極15と画素電極26
とを形成する。その後全面に光遮蔽性と導電性とを併せ
もつクローム(Cr )からなる第1の金属膜25と、
半導体、膜29と、クロームからなる第2の金属膜27
とを順次形成スル。この半導体膜29はアモルファスシ
リコンからなり、導電型がpin構造を有する。第1の
金属膜25と第2の金属膜27とは、半導体膜29へ光
照射があると、半導体膜29のpin接合にリーク電流
が流れ、ダイオードがスイッチング素子としての機能を
果たさず、表示画像品質が低下することを防止するため
の光遮蔽膜として設げる。その後全面に感光性樹脂を形
成しホトリソグラフィーにより、この感光性樹脂をパタ
ーニングし第2の金属膜27上にパターニングした感光
性樹脂66を形成する。
First, as shown in FIG. 6(a), a transparent conductive film 16 is formed on the entire surface of the substrate 11, and the transparent conductive film 16 is patterned by photoetching to form row electrodes 15 and pixel electrodes 26.
to form. After that, a first metal film 25 made of chromium (Cr) having both light shielding properties and conductivity is formed on the entire surface,
A semiconductor film 29 and a second metal film 27 made of chromium
and sequentially form the sul. This semiconductor film 29 is made of amorphous silicon and has a pin conductivity type. The first metal film 25 and the second metal film 27 are arranged so that when the semiconductor film 29 is irradiated with light, a leakage current flows through the pin junction of the semiconductor film 29, and the diode does not function as a switching element, causing the display to be displayed. Provided as a light shielding film to prevent image quality from deteriorating. Thereafter, a photosensitive resin is formed on the entire surface and patterned by photolithography to form a patterned photosensitive resin 66 on the second metal film 27.

次に第6図(b)に示すように、感光性樹脂66をエツ
チングのマスクとして乾式エツチングにて、第2の金属
膜27と半導体膜29と第1の金属膜25とを順次エツ
チングする。この第2の金属膜27と半導体膜29と第
1の金属膜25との乾式エツチングにおいては、半導体
膜29と第1の金属膜25および第2の金属膜27との
膜質の違いにより、両者間のエツチング速度に大きな差
があり、第1の金属膜25および第2の金属膜27パタ
一ン寸法より小さいパターン寸法を有する半導体膜29
が形成される。
Next, as shown in FIG. 6(b), the second metal film 27, semiconductor film 29, and first metal film 25 are sequentially etched by dry etching using the photosensitive resin 66 as an etching mask. In this dry etching of the second metal film 27, the semiconductor film 29, and the first metal film 25, due to the difference in film quality between the semiconductor film 29, the first metal film 25, and the second metal film 27, The semiconductor film 29 has a pattern dimension smaller than that of the first metal film 25 and the second metal film 27, with a large difference in etching speed between the semiconductor films 29 and 29.
is formed.

次に第6図(C)に示すように、全面に層間絶縁膜69
を形成する。この層間絶縁膜69の形成においては、半
導体膜29に対して第2の金属膜27がオーバーハング
状に形成されているため、層間絶縁膜69の段差被覆性
が悪くなる。このため透明導電膜16と第1の金属膜2
5と半導体膜29と第2の金属膜27とで構成される段
差部には、層間絶縁膜69が形成されない。
Next, as shown in FIG. 6(C), an interlayer insulating film 69 is formed over the entire surface.
form. In forming this interlayer insulating film 69, since the second metal film 27 is formed in an overhanging manner with respect to the semiconductor film 29, the step coverage of the interlayer insulating film 69 is deteriorated. Therefore, the transparent conductive film 16 and the first metal film 2
The interlayer insulating film 69 is not formed in the stepped portion formed by the semiconductor film 29, the semiconductor film 29, and the second metal film 27.

次に第6図(d)に示すように、ホトエツチングにより
層間絶縁膜69に接続穴41を形成する。その後全面に
導電膜46を形成し、ホトエツチングにより導電膜46
をパターニングして配線45を形成する。この導電膜4
6の形成においても、第6図(C)を用いて説明した半
導体膜29に対して第2の金属膜27がオ−バーハング
状に形成されていることに起因して、導電膜46の段差
被覆性が悪くなる。このため第2の金属膜27と画素電
極26とを接続する配線45が断線するという課題を有
する。
Next, as shown in FIG. 6(d), a connection hole 41 is formed in the interlayer insulating film 69 by photoetching. After that, a conductive film 46 is formed on the entire surface, and the conductive film 46 is etched by photo-etching.
The wiring 45 is formed by patterning. This conductive film 4
6, the step difference in the conductive film 46 is also caused by the fact that the second metal film 27 is formed in an overhanging manner with respect to the semiconductor film 29 described using FIG. Coverage becomes poor. Therefore, there is a problem that the wiring 45 connecting the second metal film 27 and the pixel electrode 26 is disconnected.

上記課題を解決して配線の断線が発生しない薄膜ダイオ
ードの製造方法を提供することが、本発明の目的である
It is an object of the present invention to provide a method for manufacturing a thin film diode that solves the above problems and does not cause disconnection of wiring.

〔課題を解決するための手段〕[Means to solve the problem]

上記目的を達成するため本発明における薄膜ダイオード
は下記記載の製造工程により製造する。
In order to achieve the above object, the thin film diode of the present invention is manufactured by the manufacturing process described below.

(イ)基板上の全面に透明導電膜を形成しこの透明導電
膜上に第1のホトレジストを形成しこの第1のホトレジ
ストをマスクにして透明導電膜をエツチングして行電極
と画素電極とを形成する工程と、全面に第1の金属膜と
半導体膜と第2の金属膜とを順次形成しこの第2の金属
膜上に第2のホトレジストを形成する工程と、この第2
のホトレジストをマスクにして第2の金属膜と半導体膜
とを乾式エツチングでエツチングする工程と、第1の金
属膜を湿式エツチングでエツチングを行ない第1の金属
膜をエツチングすると同時に第2の金属膜をエツチング
し半導体膜パターン寸法以下のパターン寸法を有する第
2の金属膜を形成する工程と、全面に層間絶縁膜を形成
しこの層間絶縁膜上に第3のホトレジストを形成する工
程と、この第3のホトレジストをマスクに層間絶縁膜を
エツチングして接続穴を形成しさらに全面に導電膜を形
成しこの導電膜上に第4のホトレジストを形成する工程
と、この第4のホトレジストをマスクに導電膜をエツチ
ングし配線を形成する工程とを有する。
(a) A transparent conductive film is formed on the entire surface of the substrate, a first photoresist is formed on the transparent conductive film, and the transparent conductive film is etched using the first photoresist as a mask to form row electrodes and pixel electrodes. a step of sequentially forming a first metal film, a semiconductor film, and a second metal film on the entire surface and forming a second photoresist on the second metal film;
The second metal film and the semiconductor film are etched by dry etching using the photoresist as a mask, and the first metal film is etched by wet etching to simultaneously etch the second metal film. a step of etching the metal film to form a second metal film having a pattern dimension smaller than the semiconductor film pattern dimension; a step of forming an interlayer insulating film on the entire surface and forming a third photoresist on the interlayer insulating film; A step of etching the interlayer insulating film using the photoresist in step 3 as a mask to form a connection hole, forming a conductive film over the entire surface, and forming a fourth photoresist on this conductive film; and etching the film to form wiring.

(ロ)基板上の全面に透明導電膜を形成しこの透明導電
膜上に第1のレジストを形成しこの第1のレジストをマ
スクにして透明導電膜をエツチングして行電極と画素電
極とを形成する工程と、全面に第1の金属膜と半導体膜
と第2の金属膜とを順次形成しこの第2の金属膜上に第
2のレジストを形成する工程と、この第2のレジストを
マスクにして第2の金属膜と半導体膜とを乾式エツチン
グでエツチングする工程と、第1の金属膜を湿式エツチ
ングでエツチングを行ないサイドエッチ部を有する第1
の金属膜を形成すると同時に第2の金属膜をエツチング
して半導体膜パターン寸法以下のパターン寸法を有する
第2の金属膜を形成する工程と、全面に導電膜を形成し
この導電膜上に第3のレジストを形成する工程と、この
第3のレジストをマスクにして導電膜をエツチングし配
線を形成しさらに第3のレジスト開口部の第2の金属膜
と半導体膜とを除去する工程とを有する。
(b) A transparent conductive film is formed on the entire surface of the substrate, a first resist is formed on the transparent conductive film, and the transparent conductive film is etched using the first resist as a mask to form row electrodes and pixel electrodes. a step of sequentially forming a first metal film, a semiconductor film, and a second metal film on the entire surface and forming a second resist on the second metal film; and a step of forming a second resist on the second metal film; A step of etching the second metal film and the semiconductor film using a mask by dry etching, and a step of etching the first metal film by wet etching to form a first metal film having a side etched portion.
a step of forming a second metal film and simultaneously etching the second metal film to form a second metal film having a pattern size smaller than the semiconductor film pattern size; forming a conductive film on the entire surface and etching the second metal film on the conductive film; Step 3 of forming a resist, etching the conductive film using the third resist as a mask to form wiring, and removing the second metal film and semiconductor film in the opening of the third resist. have

〔実施例〕〔Example〕

以下図面を用いて本発明の詳細な説明する。 The present invention will be described in detail below using the drawings.

第1図(a)〜(g)は本発明の第1の実施例における
薄膜ダイオードの製造方法を工程順に示す断面図であり
、第2図は本発明の薄膜ダイオードを示す平面図である
。なお第1図は第2図におげろA −人断面を示す。以
下第1図と第2図とを参照して説明する。
FIGS. 1(a) to (g) are cross-sectional views showing the manufacturing method of a thin film diode according to a first embodiment of the present invention in order of steps, and FIG. 2 is a plan view showing the thin film diode of the present invention. Note that FIG. 1 shows a cross section of A-man in FIG. 2. This will be explained below with reference to FIGS. 1 and 2.

まず第1図(a)に示すように、透明ガラスからなる基
板11上の全面に、透明導電膜16として例えば酸化イ
ンジウムスズ(ITO)を5Qnm〜200nmの厚さ
で形成する。この透明導電膜16は真空蒸着法あるいは
スパッタリング法により形成する。その後感光性材料を
全面に形成し、ホトマスクを用いて露光、および現像を
行ない第1のホトレジスト61を形成する。この第1の
ホトレジスト61の平面ノ<ターン形状は、第2図の二
点鎖線56で示す。その後第1のホトレジスト61をエ
ツチングのマスクとして用い、透明導電膜16を塩化第
二鉄と塩酸との混合溶液でエツチングし、透明導電膜1
6からなる行電極15と画素電極26とを形成する。そ
の後第1のホトレジスト61を除去する。
First, as shown in FIG. 1(a), a transparent conductive film 16 of, for example, indium tin oxide (ITO) is formed on the entire surface of a substrate 11 made of transparent glass to a thickness of 5Q nm to 200 nm. This transparent conductive film 16 is formed by a vacuum evaporation method or a sputtering method. Thereafter, a photosensitive material is formed on the entire surface, exposed to light using a photomask, and developed to form a first photoresist 61. The planar shape of the first photoresist 61 is indicated by a two-dot chain line 56 in FIG. Thereafter, using the first photoresist 61 as an etching mask, the transparent conductive film 16 is etched with a mixed solution of ferric chloride and hydrochloric acid.
A row electrode 15 consisting of 6 and a pixel electrode 26 are formed. After that, the first photoresist 61 is removed.

次に第1図(b) K示すように、全面に第1の金属膜
25として膜厚lQQnm程度のモリブデン(MO)を
スパッタリング法あるいは真空蒸着法で形成する。その
後第1の金属膜25上の全面に、水素化アモルファスシ
リコン(a−8i:H)からなる半導体膜29をプラズ
マ化学気相成長法により形成する。半導体膜29は第1
の金属膜25側から導電型がp型と、i型すなわち不純
物をほとんど含まない真性半導体と、n型とのダイオー
ド構造を有する。それぞれの膜厚はp型層が10nm−
100nmS j型層が038m〜1.0μm1n型層
が10 nm−100nmとする。その後全面に第2の
金属膜27として、膜厚1100n程度のモリブデンを
真空蒸着法あるいはスパッタリング法で形成する。その
後全面に感光性材料を形成し、露光、現像を行ない第2
のホトレジスト66を形成する。この第2のホトレジス
ト66の平面パターン形状は、第2図の破線49で示す
Next, as shown in FIG. 1(b) K, a first metal film 25 of molybdenum (MO) having a thickness of about 1QQ nm is formed on the entire surface by sputtering or vacuum evaporation. Thereafter, a semiconductor film 29 made of hydrogenated amorphous silicon (a-8i:H) is formed on the entire surface of the first metal film 25 by plasma chemical vapor deposition. The semiconductor film 29 is the first
It has a diode structure in which the conductivity types are p-type, i-type, that is, an intrinsic semiconductor containing almost no impurities, and n-type conductivity from the metal film 25 side. The thickness of each layer is 10 nm for the p-type layer.
The thickness of the J-type layer is 100 nm to 1.0 μm, and the thickness of the N-type layer is 10 nm to 100 nm. Thereafter, a molybdenum film having a thickness of about 1100 nm is formed as a second metal film 27 on the entire surface by vacuum evaporation or sputtering. After that, a photosensitive material is formed on the entire surface, exposed and developed, and the second
A photoresist 66 is formed. The planar pattern shape of this second photoresist 66 is indicated by a broken line 49 in FIG.

次に第1図(0に示すように、第2のホトレジストロ6
をエツチングのマスクとして用い、乾式エツチングとし
て例えば反応性イオンエツチング装置を用いた異方性イ
オンエンチングにより、第2の金属膜27と半導体膜2
9とをエツチングする。
Next, as shown in FIG.
is used as an etching mask, and the second metal film 27 and the semiconductor film 2 are etched by anisotropic ion etching using, for example, a reactive ion etching device as dry etching.
Etch 9.

乾式エツチングにおけるエツチングガスとしては、四フ
ッ化炭素(CF4)に対して10%の酸素(02)を添
加しれ混合ガスを用いる。このときの反応性イオンエツ
チング装置内の真空度は、8パスカル(pa )程度、
高周波電力0.3W/crL〜0.4W/crj、、エ
ツチングガスを60 SCCM(standard C
ubiCCentimeters per m1nut
e)の流量で供給する。この第2の金属膜27と半導体
膜29の乾式エツチングにおいては、両者の膜質の違い
によりエツチング速度が異なり、第1図(C)に示すよ
うに、第2の金属膜27パタ一ン寸法より小さなパター
ン寸法を有する半導体膜29が形成される。
As the etching gas in the dry etching, a mixed gas of carbon tetrafluoride (CF4) to which 10% oxygen (02) is added is used. The degree of vacuum inside the reactive ion etching apparatus at this time was approximately 8 Pascals (pa).
High frequency power 0.3W/crL~0.4W/crj, etching gas 60 SCCM (standard C
ubiCCentimeters per m1nut
Supply at the flow rate of e). In the dry etching of the second metal film 27 and the semiconductor film 29, the etching speed differs due to the difference in film quality between the two, and as shown in FIG. A semiconductor film 29 having small pattern dimensions is formed.

次に第1図(d)に示すように、第1の金属膜25をリ
ン酸(H3r’o、 ) :酢酸(CH8COOH):
硝酸(HNO3)=10:30:1の組成比のエツチン
グ液を用いて、湿式エツチングでエツチングする。この
第1の金属膜25の湿式エツチングガスにおいては、第
1の金属膜25と同じ材料で構成されている第2の金属
膜27の側面も同時にエツチングされる。このため第1
図(C)を用いて説明した、半導体膜29に対してオー
パーツ・ング状に形成されていた第2の金属膜270オ
一バーハング部がエツチング除去され、半導体膜29パ
ターン寸法以下のパターン寸法を有する第2の金属膜2
7が形成される。さの後第2のホトレジスト66を除去
する。
Next, as shown in FIG. 1(d), the first metal film 25 is coated with phosphoric acid (H3r'o, ):acetic acid (CH8COOH):
Etching is performed by wet etching using an etching solution having a composition ratio of nitric acid (HNO3)=10:30:1. In the wet etching gas for the first metal film 25, the side surfaces of the second metal film 27, which is made of the same material as the first metal film 25, are also etched at the same time. For this reason, the first
The overhang portion of the second metal film 270, which was formed in an overhang shape with respect to the semiconductor film 29 as explained using FIG. A second metal film 2 having
7 is formed. After that, the second photoresist 66 is removed.

次に第1図(e)に示すように、全面に層間絶縁膜69
として膜厚05μm〜10μmの窒化シリコン膜(S 
i xNy )をプラズマ化学気相成長法により形成す
る。その後感光性材料を全面に形成し、ホトマスクを用
いて露光、現像を行ない第3のホトレジスト65を形成
する。この第3のホトレジスト65の平面パターン形状
は第2図の実線47で示す。
Next, as shown in FIG. 1(e), an interlayer insulating film 69 is formed over the entire surface.
A silicon nitride film (S
i x Ny ) is formed by plasma chemical vapor deposition. Thereafter, a photosensitive material is formed on the entire surface, and a third photoresist 65 is formed by exposing and developing using a photomask. The planar pattern shape of this third photoresist 65 is indicated by a solid line 47 in FIG.

次に第1図(f)に示すように、第3のホトレジスト6
5をエツチングのマスクとして用い、層間絶縁膜69を
乾式エツチングあるいは湿式エツチングによりエツチン
グして、接続穴41を形成する。
Next, as shown in FIG. 1(f), a third photoresist 6 is applied.
5 as an etching mask, the interlayer insulating film 69 is etched by dry etching or wet etching to form a connection hole 41.

その後第3のホトレジスト65を除去し、さらに全直に
導電膜46としてモリブデンをスパッタリング法により
厚さ03μm〜2.0μm形戊形成。
Thereafter, the third photoresist 65 is removed, and a molybdenum film 46 with a thickness of 03 μm to 2.0 μm is formed on the entire surface by sputtering.

その後金筋に感光性材料を形成し、露光、現像を行ない
第4のホトレジスト67を形成する。この第4のホトレ
ジス)57(’)平面パターン形状は、第2図の一点鎖
線51で示す。
Thereafter, a photosensitive material is formed on the gold stripes, exposed to light, and developed to form a fourth photoresist 67. The planar pattern shape of this fourth photoresist) 57(') is shown by the dashed-dotted line 51 in FIG.

次に第1図(g)に示すように、第4のホトレジスト6
7をエツチングのマスクとして用い、乾式エツチングと
して例えば反応性イオンエツチング装置を用いて導電膜
46をエツチングして、配線45を形aする。乾式エツ
チングにおけるエツチングガスは、四フッ化炭素と酸素
との混合ガスを用いる。なお薄膜ダイオードは第2図の
斜線部分に形成される。その後第4のホトレジスト67
を除去し、素子形成基板は完成する。液晶表示装置は、
この素子形成基板と対向基板との両基板に一般的な手法
により液晶配向処理を行ない、2枚の基板を貼り合わせ
た後、液晶を封入し、さらにこうして形成した液晶セル
の外側にそれぞれ偏光軸をねじった形で偏光板を配置し
て完成する。
Next, as shown in FIG. 1(g), a fourth photoresist 6 is applied.
7 as an etching mask, the conductive film 46 is etched using, for example, a reactive ion etching device as dry etching to form the wiring 45 a. The etching gas used in dry etching is a mixed gas of carbon tetrafluoride and oxygen. Note that the thin film diode is formed in the shaded area in FIG. Then a fourth photoresist 67
is removed, and the element-forming substrate is completed. The liquid crystal display device is
After applying liquid crystal alignment treatment to both the element formation substrate and the counter substrate using a general method, and bonding the two substrates together, liquid crystal is sealed, and the polarization axis is added to the outside of the liquid crystal cell thus formed. Complete by placing a polarizing plate in a twisted shape.

本発明の薄膜ダイオードの製造方法においては、第2の
金属膜27と半導体膜29とを乾式エツチングでエツチ
ング後、第1の金属膜25を湿式エツチングでエツチン
グしている。このため半導体膜29と第1の金属膜25
および第2の金属膜27との膜質の差に起因する半導体
膜29に対する第2の金属膜270オ一バーハング部が
解消し、層間絶縁膜69および導電膜46の段差被覆性
が改善され、配線45の断線が発生することはない。
In the method of manufacturing a thin film diode of the present invention, after the second metal film 27 and the semiconductor film 29 are etched by dry etching, the first metal film 25 is etched by wet etching. Therefore, the semiconductor film 29 and the first metal film 25
The overhang of the second metal film 270 with respect to the semiconductor film 29 due to the difference in film quality with the second metal film 27 is eliminated, the step coverage of the interlayer insulating film 69 and the conductive film 46 is improved, and the wiring 45 disconnection will not occur.

本発明における第2の実施例を第3図と第4図とを用い
て説明する。第3図(a)〜(f)は本発明の第2の実
施例における薄膜ダイオードの製造方法を工程順に示す
断面図であり、第4図は本発明の薄膜ダイオードを示す
平面図である。なお第3図は第4図におけるB−B断面
を示す。
A second embodiment of the present invention will be described with reference to FIGS. 3 and 4. FIGS. 3(a) to 3(f) are cross-sectional views showing the manufacturing method of a thin film diode according to a second embodiment of the present invention in order of steps, and FIG. 4 is a plan view showing the thin film diode of the present invention. Note that FIG. 3 shows a BB cross section in FIG. 4.

まず第3図(a)に示すように、透明ガラスからなる基
板11上の全面に、透明導電膜16として酸化インジウ
ムスズを真空蒸着法あるい1まスパッタリング法により
、厚さ5Qnm〜200nm形戊する。その後感光性材
料を全面に形成し、ホトマスクを用いて露光、現像を行
ない第1のレジスト55を形成する。この第1のレジス
ト55の平面パターン形状は、第4図の二点鎖線53で
示す。
First, as shown in FIG. 3(a), a transparent conductive film 16 of indium tin oxide is deposited on the entire surface of a substrate 11 made of transparent glass to a thickness of 5Q nm to 200 nm by vacuum evaporation or sputtering. do. After that, a photosensitive material is formed on the entire surface, and a first resist 55 is formed by exposing and developing using a photomask. The planar pattern shape of this first resist 55 is indicated by a two-dot chain line 53 in FIG.

その後第]のレジスト55をエツチングのマスクとして
、透明導電膜16を塩化第二鉄と塩酸との混合溶液でエ
ツチングし、透明導電膜16からなる行電極15と画素
電極26とを形成する。その後第1のレジスト55を除
去する。
Thereafter, using the second resist 55 as an etching mask, the transparent conductive film 16 is etched with a mixed solution of ferric chloride and hydrochloric acid to form row electrodes 15 and pixel electrodes 26 made of the transparent conductive film 16. After that, the first resist 55 is removed.

次に第3図(b)に示すように、全面に第1の金属膜2
5として膜厚]00nm程度のモリブデンをスパッタリ
ング法あるいは真空蒸着法で形成する。
Next, as shown in FIG. 3(b), a first metal film 2 is applied over the entire surface.
5, molybdenum with a film thickness of about 00 nm is formed by sputtering or vacuum evaporation.

その後第1の金属膜25上の全面に半導体膜29として
水素化アモルファスシリコンをプラズマ化学気相成長法
により形成する。半導体膜29(ま第1の金属膜25側
から導電型が、p型と、I型すなわち不純物をほとんど
含まない真性半導体と、n型とのダイオード構造を有す
る。この半導体膜29のそれぞれの膜厚は、p型層がl
Qnm〜1100n、i型層が03μm〜10μm1 
n型層が]、 On m〜1. OOn mとする。そ
の後半導体膜29上の全面に、第2の金属膜27として
膜厚]−0Q n m程度のモリブデンをスパッタリン
グ法あるいは真空蒸着法により形成する。その後全所に
感光性材料を形成し、露光、現像を行ない第2ルシスト
57を形成する。この第2のレジスト57の平面パター
ン形状は、第4図の破線49で示す。
Thereafter, hydrogenated amorphous silicon is formed as a semiconductor film 29 on the entire surface of the first metal film 25 by plasma chemical vapor deposition. The semiconductor film 29 has a diode structure in which the conductivity types from the first metal film 25 side are p type, I type, that is, an intrinsic semiconductor containing almost no impurities, and n type. The thickness of the p-type layer is l
Qnm~1100n, i-type layer 03μm~10μm1
n-type layer], On m~1. Let it be OOn m. Thereafter, molybdenum is formed as a second metal film 27 on the entire surface of the semiconductor film 29 to a thickness of about ]-0Q nm by sputtering or vacuum evaporation. Thereafter, a photosensitive material is formed all over, and exposed and developed to form a second lucist 57. The planar pattern shape of this second resist 57 is indicated by a broken line 49 in FIG.

次に第3図(C)に示すように、第2のレジスト57を
エツチングのマスクとして用い、乾式エツチングとして
例えば反応性イオンエツチング装置を使用した異方性イ
オンエツチングで、第2の金属膜27と半導体膜29と
をエツチングする。乾式エツチングにおけるエツチング
ガスとしては、四フッ化炭素と酸素との混合ガスを用い
る。この第2の金属膜27と半導体膜29との乾式エン
チングにおいては、両者の膜質の違いに起因してエツチ
ング速度が異なるため、第3図(C)に示すように、第
2の金属膜27が半導体膜29に対してオバーハング状
に形成される。
Next, as shown in FIG. 3C, using the second resist 57 as an etching mask, the second metal film 27 is etched by anisotropic ion etching using, for example, a reactive ion etching device as dry etching. and the semiconductor film 29 are etched. A mixed gas of carbon tetrafluoride and oxygen is used as the etching gas in the dry etching. In the dry etching of the second metal film 27 and the semiconductor film 29, the etching speed is different due to the difference in film quality between the two, so as shown in FIG. 3(C), the second metal film 27 is formed in an overhanging manner with respect to the semiconductor film 29.

次に第3図(d)に示すように、第1の金属膜25を湿
式エツチングでエツチングして、サイドエッチ部61を
有する第1の金属膜25を形成する。
Next, as shown in FIG. 3(d), the first metal film 25 is etched by wet etching to form the first metal film 25 having side etched portions 61.

この第1の金属膜25におけるサイドエッチ部61の形
成方法としては、第1の金属膜25のエツチングが終了
したジャストエッチからさらにエツチングを継続するこ
とにより、サイドエッチ部61が形成できる。この第1
の金属膜25のサイドエッチ部61のサイドエツチング
量は051μm〜10μmとする。このサイドエッチ部
61のサイドエツチング量は、前述のジャストエッチか
らのエツチング時間により制御する。この第1の金属膜
25の湿式エツチング工程においては、第1の金属膜2
5と同じ材料で構成されている第2の金属膜270側筒
も同時にエツチングされる。このため第3図(C)を用
いて説明した、半導体膜29に対してオーバーハング状
に形成された第1の金属膜25のオーバーハング部がエ
ツチング除去され、半導体膜29パターン寸法以下のパ
ターン寸法を有する第2の金属膜27が形成される。そ
の後第2のレジスト57を除去する。
As a method for forming the side etched portion 61 in the first metal film 25, the side etched portion 61 can be formed by continuing etching from the just etching process in which the etching of the first metal film 25 has been completed. This first
The side etching amount of the side etched portion 61 of the metal film 25 is 0.51 μm to 10 μm. The side etching amount of the side etched portion 61 is controlled by the etching time from the above-mentioned just etching. In this wet etching step of the first metal film 25, the first metal film 2
The side cylinder of the second metal film 270, which is made of the same material as 5, is also etched at the same time. Therefore, the overhang portion of the first metal film 25 formed in an overhang shape with respect to the semiconductor film 29 is etched away, as explained using FIG. A second metal film 27 having dimensions is formed. After that, the second resist 57 is removed.

次に第3図(e)に示すように、全面に導電膜43とし
てモリブデンをスパッタリング法により、厚さ0.3μ
m〜2.0μm形成する。その後全面に感光性材料を形
成し、露光、現像を行ない第3のレジスト59を形成す
る。第1の金属膜25の側面にはサイドエッチ部61が
形成されているため、導電膜46と第1の金属膜25と
の間にはこのサイドエッチ部61FC対応した空間が発
生し、導電膜46と第1の金属膜25とは短絡しない。
Next, as shown in FIG. 3(e), a conductive film 43 of molybdenum is sputtered over the entire surface to a thickness of 0.3 μm.
m to 2.0 μm. Thereafter, a photosensitive material is formed on the entire surface, exposed to light, and developed to form a third resist 59. Since the side etched portion 61 is formed on the side surface of the first metal film 25, a space corresponding to this side etched portion 61FC is generated between the conductive film 46 and the first metal film 25, and the conductive film 46 and the first metal film 25 are not short-circuited.

次に第1図(f)に示すように、第3のレジスト59を
エンチングのマスクとして用い、導電膜46を乾式エツ
チングあるいは湿式エツチングによりエツチングして配
線45を形成する。さらにその後第3のレジスト59を
エツチングのマスクとして、第3のレジスト59に覆わ
れていない領域、すなわち第3のレジスト59開口部の
第2の金属膜27と半導体膜29とを、四フッ化炭素と
酸素との混合ガスをエツチングガスとして用い、反応性
イオンエツチング装置を使用してエンチング除去する。
Next, as shown in FIG. 1(f), using the third resist 59 as an etching mask, the conductive film 46 is etched by dry etching or wet etching to form a wiring 45. Furthermore, using the third resist 59 as an etching mask, the area not covered by the third resist 59, that is, the second metal film 27 and the semiconductor film 29 in the opening of the third resist 59, is etched with tetrafluoride. Etching is performed using a reactive ion etching device using a mixed gas of carbon and oxygen as an etching gas.

なお薄膜ダイオード素子は、第4図の斜線部分に形成さ
れる。行電極15は第4図に示すように、透明導電膜1
3と導電膜46との2層構造になっており、配線抵抗を
低減している。
Note that the thin film diode element is formed in the shaded area in FIG. As shown in FIG.
It has a two-layer structure of 3 and a conductive film 46, reducing wiring resistance.

第3図および第4図を用いて説明した薄膜ダイオードの
製造方法においては、薄膜ダイオードを3枚のホトマス
クを用いて製造することが可能である。そのうえ第2の
金属膜27と半導体膜29とを乾式エツチング後、第1
の金属膜25を湿式エツチングでエツチングしている。
In the thin film diode manufacturing method explained using FIGS. 3 and 4, it is possible to manufacture the thin film diode using three photomasks. Furthermore, after dry etching the second metal film 27 and the semiconductor film 29, the first
The metal film 25 is etched by wet etching.

このため半導体膜29に対する第2の金属膜270オー
パーツ・ング部が、第1の金属膜25の湿式エツチング
時にエツチング除去される。したがって導電膜46の段
差被覆性が改善され、配線45の断線が発生することは
ない。
Therefore, the overlapping portion of the second metal film 270 relative to the semiconductor film 29 is etched away during the wet etching of the first metal film 25. Therefore, the step coverage of the conductive film 46 is improved, and disconnection of the wiring 45 does not occur.

以上の説明においては、第1の金属膜25と第2の金属
膜27とはモリブデンを用いた例で説明したが、遮光性
と導電性とを併せもつ材料であればモリブデン以外の材
料でも適用できる。さらに第1の金属膜25と第2の金
属膜27とは同一材料を用いた例で説明したが、必ずし
も同一材料を用いる必要シまなく、湿式エツチングにお
けるエツチング液で第1の金属膜25と第2の金属膜2
7とが同時にエツチング可能な材料で、それぞれ第1の
金属膜25と第2の金属膜27とを構成してもよい。さ
らにそのうえ第1の金属膜25と第2の金属膜27とを
異なる材料で構成し、第1の金属膜25を湿式エツチン
グでエツチング後、第2の金属膜27を第1の金属膜2
5のエツチング液と異なるエツチング液を用いた湿式エ
ツチングにて、半導体膜29に対する第2の金属膜27
のオバーハング部をエツチング除去してもよい。
In the above explanation, the first metal film 25 and the second metal film 27 are made of molybdenum, but materials other than molybdenum may be used as long as they have both light-shielding properties and conductivity. can. Furthermore, although the first metal film 25 and the second metal film 27 are made of the same material, it is not necessary to use the same material, and the first metal film 25 and the second metal film 27 can be etched using an etching solution in wet etching. Second metal film 2
The first metal film 25 and the second metal film 27 may be made of materials that can be etched at the same time. Furthermore, the first metal film 25 and the second metal film 27 are made of different materials, and after the first metal film 25 is etched by wet etching, the second metal film 27 is formed on the first metal film 2.
The second metal film 27 is removed from the semiconductor film 29 by wet etching using an etching solution different from the etching solution in step 5.
The overhang portion may be removed by etching.

半導体膜29の導電型として第1の金属膜25側からp
型層と1型層とn型層とを積層した例で説明したが、第
1の金属膜25側からn型層と1型層とp型層との積層
膜でもよく、さらに第1の金属膜25側からn型層とp
型層あるいはp型層とn型層との積層膜でもよい。
The conductivity type of the semiconductor film 29 is p from the first metal film 25 side.
Although the example has been explained in which a type layer, a type 1 layer, and an n-type layer are laminated, a laminated film of an n-type layer, a type 1 layer, and a p-type layer from the first metal film 25 side may also be used. An n-type layer and a p-type layer are formed from the metal film 25 side.
It may be a type layer or a laminated film of a p-type layer and an n-type layer.

導電膜46としてモリブデンを使用した例で説明したが
、高融点金属膜や高融点金属珪化膜や金属膜も適用可能
である。
Although an example in which molybdenum is used as the conductive film 46 has been described, a high melting point metal film, a high melting point metal silicide film, or a metal film is also applicable.

さらに層間絶縁膜69は窒化シリコン膜以外にも、酸化
シリコン膜(SiOX)、酸窒化シリコン膜(SiON
)、酸化アルミニウム膜(A i 203)などの絶縁
膜が使用可能である。
Furthermore, the interlayer insulating film 69 includes not only a silicon nitride film but also a silicon oxide film (SiOX), a silicon oxynitride film (SiON), etc.
), an aluminum oxide film (A i 203), and other insulating films can be used.

〔発明の効果〕〔Effect of the invention〕

以上の説明で明らかなように本発明の薄膜ダイオードの
製造方法においては、第2の金属膜と半導体膜と−を乾
式エツチングでエツチング後、第1の金属膜を湿式エツ
チングでエツチングしている。
As is clear from the above description, in the method for manufacturing a thin film diode of the present invention, after the second metal film and semiconductor film are etched by dry etching, the first metal film is etched by wet etching.

このため半導体膜と第1の金属膜および第2の金属膜と
の膜質の差に起因する半導体膜に対する第2の金属膜の
オーバーハング部がエツチング除去され、導電膜の段差
被覆性が改善され、配線の断線が発生ずることはない。
Therefore, the overhang portion of the second metal film with respect to the semiconductor film due to the difference in film quality between the semiconductor film, the first metal film, and the second metal film is etched away, and the step coverage of the conductive film is improved. , there will be no disconnection of wiring.

したがって高い表示画像品質を有する液晶表示装置が得
られる。
Therefore, a liquid crystal display device with high display image quality can be obtained.

従来は第2の金属膜と半導体膜と第1の金属膜とのエツ
チングをすべて乾式エツチングで行なっていた。このた
めガラス基板からのアルカリイオンの溶出を抑えるため
の、例えば酸化シリコン膜などの透明絶縁膜を透明導電
膜下のガラス基板表面への形成が不可能であった。これ
は乾式エツチングにおいては、エツチングイオンで透明
絶縁膜表面がエツチングされ透明絶縁膜の透過率が悪化
するため、基板表面への透明絶縁膜の形成ができなかっ
たためである。これに対して本発明の薄膜ダイオードの
製造方法においては、第1の金属膜のエツチングを湿式
エツチングで行なっているため、第1の金属膜のエツチ
ング液で1′!、基板表面に形成する透明絶縁膜がエツ
チングされず、基板表面への透明導電膜の形成が可能と
なる。このため基板からのアルカリイオン溶出を、基板
表面に形成した透明絶縁膜で抑制することが可能となり
、液晶材料がアルカリイオンのため電気抵抗が小さくな
ることを防止して、液晶表示装置の表示不良発生を完全
に抑えることができる。
Conventionally, the second metal film, semiconductor film, and first metal film were all etched by dry etching. For this reason, it has been impossible to form a transparent insulating film, such as a silicon oxide film, on the surface of the glass substrate under the transparent conductive film in order to suppress the elution of alkali ions from the glass substrate. This is because, in dry etching, the surface of the transparent insulating film is etched by etching ions and the transmittance of the transparent insulating film deteriorates, making it impossible to form a transparent insulating film on the surface of the substrate. On the other hand, in the thin film diode manufacturing method of the present invention, the first metal film is etched by wet etching, so the etching solution for the first metal film can be etched by 1'! The transparent insulating film formed on the substrate surface is not etched, and a transparent conductive film can be formed on the substrate surface. Therefore, it is possible to suppress the elution of alkali ions from the substrate with a transparent insulating film formed on the substrate surface, and prevent the electrical resistance from becoming small due to the alkali ions in the liquid crystal material, thereby preventing display defects in the liquid crystal display device. The occurrence can be completely suppressed.

4、図の簡単な説明 第1図(a)〜(g)は本発明の第1の実施例における
薄膜ダイオードの製造方法を工程順に示す断簡図、第2
図は本発明における薄膜ダイオードを示す平面図、第3
図(a)〜(f)は本発明の第2の実施例における薄膜
ダイオードの製造方法を工程順に示ず断面図、第4図(
ま本発明における薄膜ダイオードを示す平面図、第5図
は逆並列接続した薄膜ダイオードを示す回路図、第6図
(a)〜(d)は従来例における薄膜ダイオードの製造
方法を工程順に示す断面図である。
4. Brief explanation of the figures Figures 1 (a) to (g) are simplified diagrams showing the manufacturing method of a thin film diode in the first embodiment of the present invention in the order of steps;
The figure is a plan view showing a thin film diode according to the present invention.
Figures (a) to (f) are cross-sectional views showing the method for manufacturing a thin film diode according to the second embodiment of the present invention, without showing the process order;
Also, FIG. 5 is a plan view showing the thin film diode of the present invention, FIG. 5 is a circuit diagram showing thin film diodes connected in antiparallel, and FIGS. 6 (a) to (d) are cross sections showing a conventional thin film diode manufacturing method in order of steps. It is a diagram.

25・・・・・・第1の金属膜、27・・・・・・第2
の金属膜、29・・・・・・半導体膜、46・・・・・
・導電膜、45・・・・・・配線、61・・・・・・サ
イドエッチ部。
25...First metal film, 27...Second
metal film, 29...semiconductor film, 46...
- Conductive film, 45... wiring, 61... side etched portion.

第1戦 第1rI1 9 半導体膜 第2図 15゜ 3テ電極 41゜ 才」挽穴 第3図 第3図 29、半導体層 45、配線 61、す4ドエ、ソチ部 第4図 23、匣1系電怜 15、行電極 17、列電微 19、 9”イ4−ドGame 1 1st rI1 9 semiconductor film Figure 2 15° 3 electrodes 41° "Skill" hole Figure 3 Figure 3 29, semiconductor layer 45, Wiring 61, Su4 Doe, Sochi Department Figure 4 23, Box 1 series Denrei 15, row electrode 17, train electric micro 19, 9” i4-de

Claims (2)

【特許請求の範囲】[Claims] (1)基板上の全面に透明導電膜を形成し該透明導電膜
上に第1のホトレジストを形成し該第1のホトレジスト
をマスクにして前記透明導電膜をエッチングして行電極
と画素電極とを形成する工程と、全面に第1の金属膜と
半導体膜と第2の金属膜とを順次形成し該第2の金属膜
上に第2のホトレジストを形成する工程と、該第2のホ
トレジストをマスクにして前記第2の金属膜と半導体膜
とを乾式エッチングでエッチングする工程と、前記第1
の金属膜を湿式エッチングでエッチングを行ない前記第
1の金属膜をエッチングすると同時に前記第2の金属膜
をエッチングし前記半導体膜パターン寸法以下のパター
ン寸法を有する前記第2の金属膜を形成する工程と、全
面に層間絶縁膜を形成し該層間絶縁膜上に第3のホトレ
ジストを形成する工程と、該第3のホトレジストをマス
クに前記層間絶縁膜をエッチングして接続穴を形成しさ
らに全面に導電膜を形成し該導電膜上に第4のホトレジ
ストを形成する工程と、該第4のホトレジストをマスク
に前記導電膜をエッチングし配線を形成する工程とを有
することを特徴とする薄膜ダイオードの製造方法。
(1) A transparent conductive film is formed on the entire surface of the substrate, a first photoresist is formed on the transparent conductive film, and the transparent conductive film is etched using the first photoresist as a mask to form row electrodes and pixel electrodes. a step of sequentially forming a first metal film, a semiconductor film, and a second metal film on the entire surface and forming a second photoresist on the second metal film; and a step of forming a second photoresist on the second metal film; etching the second metal film and the semiconductor film by dry etching using the mask as a mask;
etching the metal film by wet etching, etching the second metal film at the same time as etching the first metal film, and forming the second metal film having a pattern dimension smaller than the semiconductor film pattern dimension. forming an interlayer insulating film over the entire surface and forming a third photoresist on the interlayer insulating film; etching the interlayer insulating film using the third photoresist as a mask to form connection holes; A thin film diode comprising the steps of forming a conductive film and forming a fourth photoresist on the conductive film, and etching the conductive film using the fourth photoresist as a mask to form wiring. Production method.
(2)基板上の全面に透明導電膜を形成し該透明導電膜
上に第1のレジストを形成し該第1のレジストをマスク
にして前記透明導電膜をエッチングし行電極と画素電極
とを形成する工程と、全面に第1の金属膜と半導体膜と
第2の金属膜とを順次形成し該第2の金属膜上に第2の
レジストを形成する工程と、該第2のレジストをマスク
にして前記第2の金属膜と半導体膜とを乾式エッチング
でエッチングする工程と、前記第1の金属膜を湿式エッ
チングでエッチングを行ないサイドエッチ部を有する前
記第1の金属膜を形成すると同時に前記第2の金属膜を
エッチングし前記半導体膜パターン寸法以下のパターン
寸法を有する前記第2の金属膜を形成する工程と、全面
に導電膜を形成し該導電膜上に第3のレジストを形成す
る工程と、該第3のレジストをマスクにして前記導電膜
をエッチングし配線を形成しさらに前記第3のレジスト
開口部の前記第2の金属膜と半導体膜とを除去する工程
とを有することを特徴とする薄膜ダイオードの製造方法
(2) A transparent conductive film is formed on the entire surface of the substrate, a first resist is formed on the transparent conductive film, and the transparent conductive film is etched using the first resist as a mask to form row electrodes and pixel electrodes. a step of sequentially forming a first metal film, a semiconductor film, and a second metal film on the entire surface and forming a second resist on the second metal film; and a step of forming a second resist on the second metal film; etching the second metal film and the semiconductor film using a mask by dry etching, and etching the first metal film by wet etching to form the first metal film having a side etched portion; etching the second metal film to form the second metal film having a pattern size smaller than the semiconductor film pattern size; forming a conductive film on the entire surface and forming a third resist on the conductive film; and a step of etching the conductive film using the third resist as a mask to form a wiring, and further removing the second metal film and the semiconductor film in the third resist opening. A method for manufacturing a thin film diode characterized by:
JP89177042A 1989-07-11 1989-07-11 Production of thin-film diode Pending JPH0342626A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP89177042A JPH0342626A (en) 1989-07-11 1989-07-11 Production of thin-film diode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP89177042A JPH0342626A (en) 1989-07-11 1989-07-11 Production of thin-film diode

Publications (1)

Publication Number Publication Date
JPH0342626A true JPH0342626A (en) 1991-02-22

Family

ID=16024126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP89177042A Pending JPH0342626A (en) 1989-07-11 1989-07-11 Production of thin-film diode

Country Status (1)

Country Link
JP (1) JPH0342626A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010237503A (en) * 2009-03-31 2010-10-21 Hitachi Displays Ltd Liquid crystal display
US8241935B2 (en) 2002-12-31 2012-08-14 Lg Display Co., Ltd. Method of fabricating liquid crystal display device having concave reflector

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8241935B2 (en) 2002-12-31 2012-08-14 Lg Display Co., Ltd. Method of fabricating liquid crystal display device having concave reflector
JP2010237503A (en) * 2009-03-31 2010-10-21 Hitachi Displays Ltd Liquid crystal display
US8462309B2 (en) 2009-03-31 2013-06-11 Hitachi Displays, Ltd. Liquid crystal display device

Similar Documents

Publication Publication Date Title
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
KR100190023B1 (en) Tft-lcd and fabrication method thereof
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
JPH11288007A (en) Liquid crystal display device and its manufacture
JP3059487B2 (en) Liquid crystal display
JP2000002892A (en) Liquid crystal display device, matrix array substrate, and manufacture thereof
US7321404B2 (en) Liquid crystal display device and a manufacturing method of the same
JPH0311744A (en) Manufacture of thin film transistor
JP2005283689A (en) Liquid crystal display and its manufacturing method
KR20070080476A (en) Method for fabricating liquid crystal display using 3-mask process
JPH11258625A (en) Array substrate for display device and its manufacture
JP2002098995A (en) Method of manufacturing matrix substrate for liquid crystal
JP5525773B2 (en) TFT substrate and manufacturing method thereof
US7763480B2 (en) Method for manufacturing thin film transistor array substrate
JP2001154221A (en) Manufacturing method for active matrix type liquid crystal display panel
KR20070114472A (en) Fringe field switching mode liquid crystal display device and method for fabricating thereof
JP3706033B2 (en) Manufacturing method of matrix substrate for liquid crystal
JPH0342626A (en) Production of thin-film diode
KR100769185B1 (en) Liquid Crystal Display Device And Method For Fabricating The Same
JPH02215134A (en) Manufacture of thin film transistor
JPH04269837A (en) Manufacture of thin-film transistor
JPH11119251A (en) Production of active matrix substrate
JPH05224220A (en) Formation of pattern of substrate for liquid crystal display element
JPH09179140A (en) Production of liquid crystal display device
KR101217665B1 (en) Array substrate for Liquid Crystall Display Device and methode for fabricating the same