JPH0555169A - 低エネルギー電子を用いた表面処理方法及びその装置 - Google Patents
低エネルギー電子を用いた表面処理方法及びその装置Info
- Publication number
- JPH0555169A JPH0555169A JP17218191A JP17218191A JPH0555169A JP H0555169 A JPH0555169 A JP H0555169A JP 17218191 A JP17218191 A JP 17218191A JP 17218191 A JP17218191 A JP 17218191A JP H0555169 A JPH0555169 A JP H0555169A
- Authority
- JP
- Japan
- Prior art keywords
- energy
- surface treatment
- electron beam
- electron
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】Ｓｉ上にＳｉＯ2膜を有する半導体素子製造の
ための表面処理において、電子線照射損傷を抑制する。 【構成】低温マイクロ波プラズマエッチング装置に適用
した例を示す。低温試料台１５上で１５０Ｋ以下に冷却
されたＳｉＯ2／Ｓｉ試料４をエッチングするとき、エ
ネルギーアナライザー３を設け、電子源２からの電子線
のうち１０ｅＶ以下、３５ｅＶ近傍又は６０ｅＶ近傍の
電子のみを試料４に照射する。 【効果】ｐ型Ｓｉ上にＳｉＯ2を有するＳｉＯ2／Ｓｉ基
板のＲｆの場合、ＳｉＯ2表面に誘起された正孔を消滅
させるために上記エネルギーの電子線を用いれば、これ
らの電子による有効正電荷形成率が非常に小さいので、
電子線による損傷を抑制できる。
ための表面処理において、電子線照射損傷を抑制する。 【構成】低温マイクロ波プラズマエッチング装置に適用
した例を示す。低温試料台１５上で１５０Ｋ以下に冷却
されたＳｉＯ2／Ｓｉ試料４をエッチングするとき、エ
ネルギーアナライザー３を設け、電子源２からの電子線
のうち１０ｅＶ以下、３５ｅＶ近傍又は６０ｅＶ近傍の
電子のみを試料４に照射する。 【効果】ｐ型Ｓｉ上にＳｉＯ2を有するＳｉＯ2／Ｓｉ基
板のＲｆの場合、ＳｉＯ2表面に誘起された正孔を消滅
させるために上記エネルギーの電子線を用いれば、これ
らの電子による有効正電荷形成率が非常に小さいので、
電子線による損傷を抑制できる。
Description
【０００１】
【産業上の利用分野】本発明は、低エネルギー電子を用
いた表面処理方法及びその装置、特に、Ｓｉ基板上にＳ
ｉＯ2層を有する半導体素子の製造において、電子照射
を行う表面処理方法及び表面処理装置に関する。
いた表面処理方法及びその装置、特に、Ｓｉ基板上にＳ
ｉＯ2層を有する半導体素子の製造において、電子照射
を行う表面処理方法及び表面処理装置に関する。
【０００２】
【従来の技術】半導体素子の製造において、ＳｉＯ2層
に電子照射する工程が多くある。例えば、イオン注入過
程においては、イオンの正電荷によるチャージアップを
防止するために、イオン照射時に電子線シャワーが照射
されている。この電子線シャワーには、二次電子を用い
ている（「最新版プロセスデータハンドブック」赤坂洋
一他編集、サイエンスフォーラム発行(1990)第243
頁）。
に電子照射する工程が多くある。例えば、イオン注入過
程においては、イオンの正電荷によるチャージアップを
防止するために、イオン照射時に電子線シャワーが照射
されている。この電子線シャワーには、二次電子を用い
ている（「最新版プロセスデータハンドブック」赤坂洋
一他編集、サイエンスフォーラム発行(1990)第243
頁）。
【０００３】また、ＳｉＯ2のプラズマエッチングの
際、プラズマ中で発生する各種電離性放射線（イオン、
紫外線、中性粒子など）がＳｉＯ2に入射すると、Ｓｉ
Ｏ2中に電子−正孔対を誘起し、このうち正孔がＳｉＯ2
とＳｉの界面近傍に捕獲されて、絶縁膜破壊を起こすな
どの照射損傷が発生している（水谷、湯之上、横川；応
用物理、第５９巻、第１１号（１９９０）p.1496）。こ
の損傷を抑えるために、エッチングされるＳｉＯ2を含
む半導体を冷却する低温エッチング技術等が開発されて
いる（田地新一；応用物理、第５９巻、第１１号（１９
９０）p.1428）。
際、プラズマ中で発生する各種電離性放射線（イオン、
紫外線、中性粒子など）がＳｉＯ2に入射すると、Ｓｉ
Ｏ2中に電子−正孔対を誘起し、このうち正孔がＳｉＯ2
とＳｉの界面近傍に捕獲されて、絶縁膜破壊を起こすな
どの照射損傷が発生している（水谷、湯之上、横川；応
用物理、第５９巻、第１１号（１９９０）p.1496）。こ
の損傷を抑えるために、エッチングされるＳｉＯ2を含
む半導体を冷却する低温エッチング技術等が開発されて
いる（田地新一；応用物理、第５９巻、第１１号（１９
９０）p.1428）。
【０００４】
【発明が解決しようとする課題】半導体素子の極微細化
と高集積化を推進するためには、電子線照射による損傷
の少ない表面処理技術を開発しなくてはならない。
と高集積化を推進するためには、電子線照射による損傷
の少ない表面処理技術を開発しなくてはならない。
【０００５】イオン注入過程の際の電子線シャワーは、
前述のように二次電子を用いているため、色々なエネル
ギーの電子が半導体に入射している。その結果、電子に
よる照射損傷が起きている可能性がある。
前述のように二次電子を用いているため、色々なエネル
ギーの電子が半導体に入射している。その結果、電子に
よる照射損傷が起きている可能性がある。
【０００６】また、照射損傷を押さえる前記低温エッチ
ング技術においては、損傷は低減されているが完全では
ない（水谷、湯之上、横川；応用物理、第５９巻、第１
１号（１９９０）p.1500、図８）。そこで、本願発明者
等は、低エネルギー電子を照射することにより、ＳｉＯ
2表面に誘起された正孔を再結合させて、照射損傷を防
止する技術を発明した（特願平１−１８０３２１）。し
かし、照射する電子のエネルギーについては、言及して
いない。照射する電子のエネルギーの程度によっては、
電子による損傷が起きる可能性がある。
ング技術においては、損傷は低減されているが完全では
ない（水谷、湯之上、横川；応用物理、第５９巻、第１
１号（１９９０）p.1500、図８）。そこで、本願発明者
等は、低エネルギー電子を照射することにより、ＳｉＯ
2表面に誘起された正孔を再結合させて、照射損傷を防
止する技術を発明した（特願平１−１８０３２１）。し
かし、照射する電子のエネルギーについては、言及して
いない。照射する電子のエネルギーの程度によっては、
電子による損傷が起きる可能性がある。
【０００７】本発明の目的は、電子線照射を用いた表面
処理において、電子による損傷が起きる可能性が少ない
表面処理方法及びそのための装置を実現することであ
る。
処理において、電子による損傷が起きる可能性が少ない
表面処理方法及びそのための装置を実現することであ
る。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、イオン注入過程の際の電子線照射、及び
低温エッチングの際のＳｉＯ2表面に誘起された正孔を
消滅させるための電子線照射には、照射損傷を起こさな
いエネルギーに特定の範囲があることを発見し、Ｓｉ基
板上にＳｉＯ2を有する半導体素子の半導体製造過程の
うち表面処理方法において、イオン注入過程の際の電線
照射及び低温エッチングの際のＳｉＯ2表面に誘起され
た正孔を消滅させるための電子線照射に、上記の損傷を
起こさない特定の範囲のネルギーを有する電子を照射す
るようにした。
め、本発明は、イオン注入過程の際の電子線照射、及び
低温エッチングの際のＳｉＯ2表面に誘起された正孔を
消滅させるための電子線照射には、照射損傷を起こさな
いエネルギーに特定の範囲があることを発見し、Ｓｉ基
板上にＳｉＯ2を有する半導体素子の半導体製造過程の
うち表面処理方法において、イオン注入過程の際の電線
照射及び低温エッチングの際のＳｉＯ2表面に誘起され
た正孔を消滅させるための電子線照射に、上記の損傷を
起こさない特定の範囲のネルギーを有する電子を照射す
るようにした。
【０００９】上記照射損傷を起こさないエネルギーに特
定の範囲は、Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2/Ｓｉ
へ電子線を照射する場合は、７５ｅＶ以下、特にｐ型Ｓ
ｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへ電子線を照射
する場合は、１０ｅＶ以下、３５ｅＶ近傍及び６０ｅＶ
近傍が好ましい。更に、若干の効果は少なくなるが１０
０ｅＶ近傍である。ｎ型Ｓｉ上にＳｉＯ2膜を有するＳ
ｉＯ2/Ｓｉへ電子線を照射する場合は照射電子エネルギ
ーへの依存性は少ない。
定の範囲は、Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2/Ｓｉ
へ電子線を照射する場合は、７５ｅＶ以下、特にｐ型Ｓ
ｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへ電子線を照射
する場合は、１０ｅＶ以下、３５ｅＶ近傍及び６０ｅＶ
近傍が好ましい。更に、若干の効果は少なくなるが１０
０ｅＶ近傍である。ｎ型Ｓｉ上にＳｉＯ2膜を有するＳ
ｉＯ2/Ｓｉへ電子線を照射する場合は照射電子エネルギ
ーへの依存性は少ない。
【００１０】また、上記表面処理を行なうために、従来
知られている半導体素子の表面処理装置の電子線照射手
段に上記特定のエネルギーの電子線のみ取り出す装置を
付加した半導体素子の表面処理装置を構成した。
知られている半導体素子の表面処理装置の電子線照射手
段に上記特定のエネルギーの電子線のみ取り出す装置を
付加した半導体素子の表面処理装置を構成した。
【００１１】
【作用】上述の本発明者等の低エネルギー電子を照射す
ることにより、ＳｉＯ2表面に誘起された正孔を再結合
させて、照射損傷を防止する発明の研究、実験結果によ
り、ｐ型Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへ電
子線を照射する場合について、照射損傷を起こさないエ
ネルギーは、７５ｅＶ以下、特に１０ｅＶ以下、３５ｅ
Ｖ近傍及び６０ｅＶ近傍であることが明らかになった。
また、７５ｅＶより高い範囲でも、１００ｅＶ近傍にお
いては比較的に照射損傷をおこす可能性が少ない。ｎ型
Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉはｐ型Ｓｉ上
にＳｉＯ2膜を有するＳｉＯ2／Ｓｉよりもエネルギー電
子線照射に対して、照射損傷を起こしにくいことが明ら
かとなった。
ることにより、ＳｉＯ2表面に誘起された正孔を再結合
させて、照射損傷を防止する発明の研究、実験結果によ
り、ｐ型Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへ電
子線を照射する場合について、照射損傷を起こさないエ
ネルギーは、７５ｅＶ以下、特に１０ｅＶ以下、３５ｅ
Ｖ近傍及び６０ｅＶ近傍であることが明らかになった。
また、７５ｅＶより高い範囲でも、１００ｅＶ近傍にお
いては比較的に照射損傷をおこす可能性が少ない。ｎ型
Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉはｐ型Ｓｉ上
にＳｉＯ2膜を有するＳｉＯ2／Ｓｉよりもエネルギー電
子線照射に対して、照射損傷を起こしにくいことが明ら
かとなった。
【００１２】この現象について、とくにｐ型Ｓｉ上にＳ
ｉＯ2膜を有するＳｉＯ2／Ｓｉにおける現象について、
説明する。
ｉＯ2膜を有するＳｉＯ2／Ｓｉにおける現象について、
説明する。
【００１３】図１は、ＳｉＯ2／Ｓｉへ照射する電子線
のエネルギーと有効正電荷形成率との関係を示す実験結
果を示す図である。図１の横軸は照射する電子のエネル
ギー「エレクトロン・ボルト」、縦軸は、電子一個がＳ
ｉＯ2／Ｓｉ界面及び界面近傍に形成する実効的な正電
荷の数（この物理量を有効正電荷形成率Ｒfと呼ぶ。）
である。
のエネルギーと有効正電荷形成率との関係を示す実験結
果を示す図である。図１の横軸は照射する電子のエネル
ギー「エレクトロン・ボルト」、縦軸は、電子一個がＳ
ｉＯ2／Ｓｉ界面及び界面近傍に形成する実効的な正電
荷の数（この物理量を有効正電荷形成率Ｒfと呼ぶ。）
である。
【００１４】上記実験は、ｎ型及びｐ型Ｓｉ上に膜厚２
０ｎｍのＳｉＯ2膜を形成し、照射量１．９×１０13個
／ｃｍ2、照射強度０．１μＡ／ｃｍ2の電子線照射を電
子エネルギーを変えて行ったものである。
０ｎｍのＳｉＯ2膜を形成し、照射量１．９×１０13個
／ｃｍ2、照射強度０．１μＡ／ｃｍ2の電子線照射を電
子エネルギーを変えて行ったものである。
【００１５】図１において、（１）ｐ型Ｓｉ上にＳｉＯ
2膜を有するＳｉＯ2／Ｓｉ基板（以下ｐ型試料とよぶ）
のＲｆが、電子エネルギー25,50,80,107.5,125,140ｅＶ
で極大値を持つ原因、（２）ｐ型基板では、75ｅＶ以上
のＲｆは、70ｅＶ以下のＲｆより、平均して約１０倍大
きい原因、について説明する。
2膜を有するＳｉＯ2／Ｓｉ基板（以下ｐ型試料とよぶ）
のＲｆが、電子エネルギー25,50,80,107.5,125,140ｅＶ
で極大値を持つ原因、（２）ｐ型基板では、75ｅＶ以上
のＲｆは、70ｅＶ以下のＲｆより、平均して約１０倍大
きい原因、について説明する。
【００１６】ＳｉＯ2中の電子のエネルギー損失の理論
によれば、10〜70ｅＶの電子は、主としてＳｉＯ2中で
体積プラズモンを複数個励起してエネルギーを失う。ま
た、80〜150ｅＶの電子は、複数個の２次電子を励起す
るか、または、複数個の表面プラズモンを励起してエネ
ルギーを失う。このときできた２次電子は、体積プラズ
モンを励起する。（デー．ビー．ブラウン、シー．エ
ム．ドツィアー：アイ．イー．イー．イー． トランザ
クション オブ ニュークリア サイエンス、エヌエス
28(6)(1981)4142.(D.B.Brown, C.M.Dozier:IEEETrans.N
ucl.Sci.,NS-28(6)(1981)4142))。上記で、エネルギー
損失過程が、75ｅＶを境にして異なっているのは、75ｅ
Ｖ以下の電子は、非弾性散乱平均自由行程が大ききた
め、ＳｉＯ2中に深く侵入するのにたいし、75ｅＶ以上
の電子は、非弾性散乱平均自由行程が小さいため、殆ど
ＳｉＯ2中に侵入できないからである（（エム．ピー．
セー，ダブリュー．エー．デンク：サーフェス アンド
インターフェス アナリシス、１（１）（１９７９）
２．（M.P.Seah, W.A.Dench: Surf. Interf. Anal.,1
(1)(1979)2.))。また、プラズモンエネルギーの整数倍
のエネルギーを持つ電子のみがプラズモンを励起できる
（キッテル：固体物理学入門、第６版、２８０頁（丸
善））。これらのプラズモンは、電子ー正孔対に崩壊
し、このうち電子との再結合を免れた正孔がＳｉＯ2／
Ｓｉ界面近傍に捕獲されて有効正電荷となる。
によれば、10〜70ｅＶの電子は、主としてＳｉＯ2中で
体積プラズモンを複数個励起してエネルギーを失う。ま
た、80〜150ｅＶの電子は、複数個の２次電子を励起す
るか、または、複数個の表面プラズモンを励起してエネ
ルギーを失う。このときできた２次電子は、体積プラズ
モンを励起する。（デー．ビー．ブラウン、シー．エ
ム．ドツィアー：アイ．イー．イー．イー． トランザ
クション オブ ニュークリア サイエンス、エヌエス
28(6)(1981)4142.(D.B.Brown, C.M.Dozier:IEEETrans.N
ucl.Sci.,NS-28(6)(1981)4142))。上記で、エネルギー
損失過程が、75ｅＶを境にして異なっているのは、75ｅ
Ｖ以下の電子は、非弾性散乱平均自由行程が大ききた
め、ＳｉＯ2中に深く侵入するのにたいし、75ｅＶ以上
の電子は、非弾性散乱平均自由行程が小さいため、殆ど
ＳｉＯ2中に侵入できないからである（（エム．ピー．
セー，ダブリュー．エー．デンク：サーフェス アンド
インターフェス アナリシス、１（１）（１９７９）
２．（M.P.Seah, W.A.Dench: Surf. Interf. Anal.,1
(1)(1979)2.))。また、プラズモンエネルギーの整数倍
のエネルギーを持つ電子のみがプラズモンを励起できる
（キッテル：固体物理学入門、第６版、２８０頁（丸
善））。これらのプラズモンは、電子ー正孔対に崩壊
し、このうち電子との再結合を免れた正孔がＳｉＯ2／
Ｓｉ界面近傍に捕獲されて有効正電荷となる。
【００１７】ＳｉＯ2の体積プラズモンエネルギー、表
面プラズモンエネルギーは、それぞれ、25ｅＶ,17.7ｅ
Ｖであるため、25ｅＶの整数倍のエネルギーを持つ電子
は、体積プラズモンを形成でき、17.7ｅＶの整数倍のエ
ネルギーを持つ電子は表面プラズモンを形成できる。
面プラズモンエネルギーは、それぞれ、25ｅＶ,17.7ｅ
Ｖであるため、25ｅＶの整数倍のエネルギーを持つ電子
は、体積プラズモンを形成でき、17.7ｅＶの整数倍のエ
ネルギーを持つ電子は表面プラズモンを形成できる。
【００１８】以上の理論によって、（１）について説明
する。25、50ｅＶの極大値は、体積プラズモンエネルギ
ーの整数倍に一致している。すなわち、この極大値は、
電子が、ＳｉＯ2中に体積プラズモンを励起し、これが
電子−正孔対に崩壊し、このうちの正孔がＳｉＯ2／Ｓ
ｉ界面近傍に捕獲されたことに起因する。また、107.5,
125,140ｅＶの極大値は、表面プラズモンの整数倍、10
6.1,123,7,141.4ｅＶにほぼ一致する。すなわち、この
極大値は、電子が、ＳｉＯ2表面に表面プラズモンを励
起し、これが電子−正孔対に崩壊し、このうちの正孔が
ＳｉＯ2／Ｓｉ界面近傍に捕獲されたことに起因する。
する。25、50ｅＶの極大値は、体積プラズモンエネルギ
ーの整数倍に一致している。すなわち、この極大値は、
電子が、ＳｉＯ2中に体積プラズモンを励起し、これが
電子−正孔対に崩壊し、このうちの正孔がＳｉＯ2／Ｓ
ｉ界面近傍に捕獲されたことに起因する。また、107.5,
125,140ｅＶの極大値は、表面プラズモンの整数倍、10
6.1,123,7,141.4ｅＶにほぼ一致する。すなわち、この
極大値は、電子が、ＳｉＯ2表面に表面プラズモンを励
起し、これが電子−正孔対に崩壊し、このうちの正孔が
ＳｉＯ2／Ｓｉ界面近傍に捕獲されたことに起因する。
【００１９】つぎに、（２）について説明する。80〜15
0ｅＶの電子は、上記で説明したように、複数個の表面
プラズモンか、または複数個の２次電子を励起する。さ
らにこの２次電子は各々、複数個の体積プラズモンを励
起する。このそれぞれのプラズモンが崩壊して、複数個
の電子−正孔対が形成される。よって平均すると、一個
の電子が形成する電子−正孔対の数は、80〜150ｅＶの
電子の方が、10〜70ｅＶの電子よりも大きいといえる。
そのため、75ｅＶ以上のＲｆは、70ｅＶ以下のＲｆよ
り、大きいと考えられる。
0ｅＶの電子は、上記で説明したように、複数個の表面
プラズモンか、または複数個の２次電子を励起する。さ
らにこの２次電子は各々、複数個の体積プラズモンを励
起する。このそれぞれのプラズモンが崩壊して、複数個
の電子−正孔対が形成される。よって平均すると、一個
の電子が形成する電子−正孔対の数は、80〜150ｅＶの
電子の方が、10〜70ｅＶの電子よりも大きいといえる。
そのため、75ｅＶ以上のＲｆは、70ｅＶ以下のＲｆよ
り、大きいと考えられる。
【００２０】これらの理論は、ＳｉＯ2以外の物質にも
適用できる。すなわち、体積プラズモンエネルギー、表
面プラズモンエネルギー、及び、その物質の侵入深さの
電子エネルギー依存性がわかっていれば、体積プラズモ
ンが形成される電子エネルギー、表面プラズモンが形成
される電子エネルギー、より多くの電子−正孔対が形成
される電子エネルギー領域を推測することができる。
適用できる。すなわち、体積プラズモンエネルギー、表
面プラズモンエネルギー、及び、その物質の侵入深さの
電子エネルギー依存性がわかっていれば、体積プラズモ
ンが形成される電子エネルギー、表面プラズモンが形成
される電子エネルギー、より多くの電子−正孔対が形成
される電子エネルギー領域を推測することができる。
【００２１】さて、図１より明らかなように、ｐ型Ｓｉ
上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへの電子線照射の
場合は、電子エネルギーの７５ｅＶ以下、特に１０ｅＶ
以下、３５ｅＶ近傍及び60ｅＶ近傍において有効正電荷
形成率Ｒｆが小さい。これは、上記理論により、７５ｅ
Ｖ以下では、一電子当たり形成される電子−正孔対の数
が少ないこと、また、体積プラズモンが形成されない電
子エネルギーであるため、Ｒｆが小さくなっているとい
える。また、７５ｅＶ以上では、バラツキはあるが、10
0ｅＶ近傍において有効正電荷形成率Ｒｆが小さい。こ
れは、表面プラズモンが形成されない電子エネルギーで
あるためにＲｆが小さくなっているといえる。
上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへの電子線照射の
場合は、電子エネルギーの７５ｅＶ以下、特に１０ｅＶ
以下、３５ｅＶ近傍及び60ｅＶ近傍において有効正電荷
形成率Ｒｆが小さい。これは、上記理論により、７５ｅ
Ｖ以下では、一電子当たり形成される電子−正孔対の数
が少ないこと、また、体積プラズモンが形成されない電
子エネルギーであるため、Ｒｆが小さくなっているとい
える。また、７５ｅＶ以上では、バラツキはあるが、10
0ｅＶ近傍において有効正電荷形成率Ｒｆが小さい。こ
れは、表面プラズモンが形成されない電子エネルギーで
あるためにＲｆが小さくなっているといえる。
【００２２】また、ｎ型Ｓｉ上にＳｉＯ2膜を有するＳ
ｉＯ2／Ｓｉへの電子線照射の場合は、ｐ型Ｓｉ上にＳ
ｉＯ2膜を有するＳｉＯ2／Ｓｉへの電子線照射よりも、
有効正電荷形成率Ｒｆが小さい。
ｉＯ2／Ｓｉへの電子線照射の場合は、ｐ型Ｓｉ上にＳ
ｉＯ2膜を有するＳｉＯ2／Ｓｉへの電子線照射よりも、
有効正電荷形成率Ｒｆが小さい。
【００２３】ＳｉＯ2／Ｓｉ界面及び界面近傍に蓄積し
た正電荷が原因となって、絶縁膜破壊、トランジスタの
しきい値電圧のシフト、少数キャリア寿命の低下など、
半導体素子の劣化が起こる。よって、半導体素子製造過
程の表面処理方法における低損傷化のためには、ＳｉＯ
2／Ｓｉ界面及び界面近傍にたまる正電荷は極力排除し
たい。そのためには、有効正電荷形成率Ｒｆが小さくな
るようなエネルギーの電子線を照射するか、又は、Ｒｆ
の値が小さくなるようなＳｉＯ2／Ｓｉ半導体基板を使
えば良い。
た正電荷が原因となって、絶縁膜破壊、トランジスタの
しきい値電圧のシフト、少数キャリア寿命の低下など、
半導体素子の劣化が起こる。よって、半導体素子製造過
程の表面処理方法における低損傷化のためには、ＳｉＯ
2／Ｓｉ界面及び界面近傍にたまる正電荷は極力排除し
たい。そのためには、有効正電荷形成率Ｒｆが小さくな
るようなエネルギーの電子線を照射するか、又は、Ｒｆ
の値が小さくなるようなＳｉＯ2／Ｓｉ半導体基板を使
えば良い。
【００２４】そこで、図１の実験結果から分かるよう
に、ｐ型Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへの
電子線照射の場合、エネルギー１０ｅＶ以下又は３５ｅ
Ｖ近傍又はび60ｅＶ近傍の電子の有効正電荷形成率Ｒｆ
は、ほとんどゼロであることが分かる。また、同じエネ
ルギーの電子線を照射した場合、ｎ型Ｓｉ上にＳｉＯ2
膜を有するＳｉＯ2／ＳｉのＲｆの方が、ｐ型Ｓｉ上に
ＳｉＯ2膜を有するＳｉＯ2／Ｓｉの有効正電荷形成率Ｒ
ｆよりも小さいことが分かる。
に、ｐ型Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉへの
電子線照射の場合、エネルギー１０ｅＶ以下又は３５ｅ
Ｖ近傍又はび60ｅＶ近傍の電子の有効正電荷形成率Ｒｆ
は、ほとんどゼロであることが分かる。また、同じエネ
ルギーの電子線を照射した場合、ｎ型Ｓｉ上にＳｉＯ2
膜を有するＳｉＯ2／ＳｉのＲｆの方が、ｐ型Ｓｉ上に
ＳｉＯ2膜を有するＳｉＯ2／Ｓｉの有効正電荷形成率Ｒ
ｆよりも小さいことが分かる。
【００２５】従って、ｐ型Ｓｉ上にＳｉＯ2膜を有する
ＳｉＯ2／Ｓｉについてのイオン注入過程の際の電子線
照射、あるいは低温エッチングの際のＳｉＯ2表面に誘
起された正孔を消滅させるための電子線照射には、７５
ｅＶ以下、特に好ましくは１０ｅＶ以下、３５ｅＶ近傍
又は６０ｅＶ近傍、及び１００ｅＶ近傍のいずれかのエ
ネルギーを有する電子線を使用する。これらのエネルギ
ーの電子線は、ＳｉＯ2／Ｓｉに損傷を発生させないの
で、損傷が極めて少ない表面処理が可能になる。この方
法は、例えば、シリコン窒化膜、タンタル酸化膜、チタ
ン酸化膜等の、ＳｉＯ2以外の絶縁膜にも有効である。
すなわち、電子線を照射する絶縁体の体積プラズモンエ
ネルギー、表面プラズモンエネルギー、及び、その絶縁
体の侵入深さの電子エネルギー依存性がわかっていれ
ば、体積プラズモンが形成される電子エネルギー、表面
プラズモンが形成される電子エネルギー、より多くの電
子−正孔対が形成される電子エネルギー領域を推測する
ことができる。そこで、体積プラズモンや表面プラズモ
ンが形成されるエネルギーを避け、かつ、より多くの電
子-正孔対が形成されるエネルギー領域より小さいエネ
ルギーの電子を照射すれば、電子による損傷を回避でき
る。
ＳｉＯ2／Ｓｉについてのイオン注入過程の際の電子線
照射、あるいは低温エッチングの際のＳｉＯ2表面に誘
起された正孔を消滅させるための電子線照射には、７５
ｅＶ以下、特に好ましくは１０ｅＶ以下、３５ｅＶ近傍
又は６０ｅＶ近傍、及び１００ｅＶ近傍のいずれかのエ
ネルギーを有する電子線を使用する。これらのエネルギ
ーの電子線は、ＳｉＯ2／Ｓｉに損傷を発生させないの
で、損傷が極めて少ない表面処理が可能になる。この方
法は、例えば、シリコン窒化膜、タンタル酸化膜、チタ
ン酸化膜等の、ＳｉＯ2以外の絶縁膜にも有効である。
すなわち、電子線を照射する絶縁体の体積プラズモンエ
ネルギー、表面プラズモンエネルギー、及び、その絶縁
体の侵入深さの電子エネルギー依存性がわかっていれ
ば、体積プラズモンが形成される電子エネルギー、表面
プラズモンが形成される電子エネルギー、より多くの電
子−正孔対が形成される電子エネルギー領域を推測する
ことができる。そこで、体積プラズモンや表面プラズモ
ンが形成されるエネルギーを避け、かつ、より多くの電
子-正孔対が形成されるエネルギー領域より小さいエネ
ルギーの電子を照射すれば、電子による損傷を回避でき
る。
【００２６】また、なるべく、ｎ型Ｓｉ上にＳｉＯ2膜
を有するＳｉＯ2／Ｓｉを使うようにすれば、ｎ型Ｓｉ
上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉがｐ型Ｓｉ上にＳ
ｉＯ2膜を有するＳｉＯ2／Ｓｉよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、損傷が極め
て少ない表面処理が可能になる。
を有するＳｉＯ2／Ｓｉを使うようにすれば、ｎ型Ｓｉ
上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉがｐ型Ｓｉ上にＳ
ｉＯ2膜を有するＳｉＯ2／Ｓｉよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、損傷が極め
て少ない表面処理が可能になる。
【００２７】
【実施例】本発明の実施例について図面を用いて説明す
る。
る。
【００２８】図２は本発明の低エネルギー電子を用いた
表面処理方法を実施する表面処理装置の一実施例の構成
を示す図である。
表面処理方法を実施する表面処理装置の一実施例の構成
を示す図である。
【００２９】本実施例は、電子エネルギーアナライザー
又はフィルター３を具備した電子線源２が設置されたイ
オン注入装置である。イオン源１からイオン９を半導体
試料４に注入する際のチャージアップを防止するため
に、電子線源２から低エネルギー電子８を引出して、ｐ
型Ｓｉ上にＳｉＯ2膜を有する試料４に照射する。その
時、電子源２に取付けてあるエネルギーアナライザー又
はフィルター３を使って、１０ｅＶ以下、３５ｅＶ近傍
又は６０ｅＶ近傍のいずれかのエネルギーの電子８の
み、試料４に照射するようにする。このようにすれば、
照射する電子による照射損傷は起きない。なお、半導体
試料４は試料台５に搭載され、排気７された真空チャン
バ６内に配設されている。
又はフィルター３を具備した電子線源２が設置されたイ
オン注入装置である。イオン源１からイオン９を半導体
試料４に注入する際のチャージアップを防止するため
に、電子線源２から低エネルギー電子８を引出して、ｐ
型Ｓｉ上にＳｉＯ2膜を有する試料４に照射する。その
時、電子源２に取付けてあるエネルギーアナライザー又
はフィルター３を使って、１０ｅＶ以下、３５ｅＶ近傍
又は６０ｅＶ近傍のいずれかのエネルギーの電子８の
み、試料４に照射するようにする。このようにすれば、
照射する電子による照射損傷は起きない。なお、半導体
試料４は試料台５に搭載され、排気７された真空チャン
バ６内に配設されている。
【００３０】図３は本発明による表面処理方法を実施す
る表面処理装置の他の実施例の構成を示す図である。本
実施例は、電子エネルギーアナライザー又はフィルター
３を持った電子線源２が設置された低温マイクロ波プラ
ズマエッチング装置である。マグネトロン１４からのマ
イクロ波１２は導波管１３によって、放電管１１内にプ
ラズマ１０を発生させ、イオン引出しグリッド１６によ
って、プラズマ中のイオン９を引出し、低温試料台１５
で１５０Ｋ以下に冷却されたＳｉＯ2／Ｓｉ試料４に照
射する。エッチング中、又は終了後、試料を１５０Ｋに
保ったままの状態で、ＳｉＯ2表面に誘起された正孔を
消滅させるために、電子線源２から引出した電子を試料
４に照射する。その時、電子線源２に取付けてある電子
エネルギーアナライザー又はフィルター３を使って、１
０ｅＶ以下、３５ｅＶ近傍又は６０ｅＶ近傍のいずれか
のエネルギーの電子８のみ、試料４に照射するようにす
る。このようにすれば、照射する電子による照射損傷を
起こさずに、プラズマ誘起損傷の原因となる正孔を消滅
させることができる。
る表面処理装置の他の実施例の構成を示す図である。本
実施例は、電子エネルギーアナライザー又はフィルター
３を持った電子線源２が設置された低温マイクロ波プラ
ズマエッチング装置である。マグネトロン１４からのマ
イクロ波１２は導波管１３によって、放電管１１内にプ
ラズマ１０を発生させ、イオン引出しグリッド１６によ
って、プラズマ中のイオン９を引出し、低温試料台１５
で１５０Ｋ以下に冷却されたＳｉＯ2／Ｓｉ試料４に照
射する。エッチング中、又は終了後、試料を１５０Ｋに
保ったままの状態で、ＳｉＯ2表面に誘起された正孔を
消滅させるために、電子線源２から引出した電子を試料
４に照射する。その時、電子線源２に取付けてある電子
エネルギーアナライザー又はフィルター３を使って、１
０ｅＶ以下、３５ｅＶ近傍又は６０ｅＶ近傍のいずれか
のエネルギーの電子８のみ、試料４に照射するようにす
る。このようにすれば、照射する電子による照射損傷を
起こさずに、プラズマ誘起損傷の原因となる正孔を消滅
させることができる。
【００３１】上記実施例において特定範囲の電子エネル
ギーのみを取り出す電子エネルギーアナライザー又はフ
ィルター３を除いた部分は従来知られているイオン注入
装置あるいは低温マイクロ波プラズマエッチング装置と
同じである。特定範囲の電子エネルギーのみを取り出す
手段は、磁界を用いるエネルギーアナライザー、あるい
は図４に示す、電気回路で構成される電子源を使っても
よい。図４は３５ｅＶ近傍の電子エネルギーのみを取り
出す回路で、電子源であるフィラメントから放射された
電子は３５ボルトにバイアスされた第１のよって、グリ
ッドよって３５ｅＶ以下の電子ビームが取り出され、−
３４ボルトに負バイアスされた第２グリッドによって３
４ボルト以下の電子ビームが押さえられ、３５ｅＶ近傍
の電子エネルギーのみが取り出される。
ギーのみを取り出す電子エネルギーアナライザー又はフ
ィルター３を除いた部分は従来知られているイオン注入
装置あるいは低温マイクロ波プラズマエッチング装置と
同じである。特定範囲の電子エネルギーのみを取り出す
手段は、磁界を用いるエネルギーアナライザー、あるい
は図４に示す、電気回路で構成される電子源を使っても
よい。図４は３５ｅＶ近傍の電子エネルギーのみを取り
出す回路で、電子源であるフィラメントから放射された
電子は３５ボルトにバイアスされた第１のよって、グリ
ッドよって３５ｅＶ以下の電子ビームが取り出され、−
３４ボルトに負バイアスされた第２グリッドによって３
４ボルト以下の電子ビームが押さえられ、３５ｅＶ近傍
の電子エネルギーのみが取り出される。
【００３２】
【発明の効果】ｐ型Ｓｉ上にＳｉＯ2膜を有するＳｉＯ2
／Ｓｉについてのイオン注入過程の際の電子線照射、及
び低温エッチングの際のＳｉＯ2表面に誘起された正孔
を消滅させるための電子線照射には、１０ｅＶ以下又は
３５ｅＶ近傍又は６０ｅＶ近傍のいずれかのエネルギー
を有する電子線を使用すれば、これらのエネルギーの電
子線は、ＳｉＯ2／Ｓｉに損傷を発生させないので、極
低損傷な表面処理ができる。
／Ｓｉについてのイオン注入過程の際の電子線照射、及
び低温エッチングの際のＳｉＯ2表面に誘起された正孔
を消滅させるための電子線照射には、１０ｅＶ以下又は
３５ｅＶ近傍又は６０ｅＶ近傍のいずれかのエネルギー
を有する電子線を使用すれば、これらのエネルギーの電
子線は、ＳｉＯ2／Ｓｉに損傷を発生させないので、極
低損傷な表面処理ができる。
【００３３】また、なるべく、ｎ型Ｓｉ上にＳｉＯ2膜
を有するＳｉＯ2／Ｓｉを使うようにすれば、ｎ型Ｓｉ
上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉがｐ型Ｓｉ上にＳ
ｉＯ2膜を有するＳｉＯ2／Ｓｉよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、極低損傷な
表面処理を行うことができる。
を有するＳｉＯ2／Ｓｉを使うようにすれば、ｎ型Ｓｉ
上にＳｉＯ2膜を有するＳｉＯ2／Ｓｉがｐ型Ｓｉ上にＳ
ｉＯ2膜を有するＳｉＯ2／Ｓｉよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、極低損傷な
表面処理を行うことができる。
【図１】ＳｉＯ2／Ｓｉ基板における電子線照射の際の
有効正電荷形成率Ｒｆの電子エネルギー依存性を表した
グラフである
有効正電荷形成率Ｒｆの電子エネルギー依存性を表した
グラフである
【図２】本発明の低エネルギー電子を用いた表面処理方
法を実施する表面処理装置の一実施例の構成を示す図で
ある
法を実施する表面処理装置の一実施例の構成を示す図で
ある
【図３】本発明の低エネルギー電子を用いた表面処理方
法を実施する低温マイクロ波プラズマエッチング装置の
一実施例の構成を示す図である
法を実施する低温マイクロ波プラズマエッチング装置の
一実施例の構成を示す図である
【図４】本発明の低エネルギー電子を用いた表面処理装
置に使用される低エネルギー電子線選択の回路図を示す
置に使用される低エネルギー電子線選択の回路図を示す
１…イオン源、２…電子線源、３…電子エネルギーアナ
ライザー又はフィルター、４…試料、５…試料台、６…
真空チャンバ、７…排気、８…電子、９…イオン、１０
…プラズマ、１１…放電管、１２…マイクロ波、１３…
導波管、１４…マグネトロン、１５…低温試料台、１６
…イオン引出しグリッド。
ライザー又はフィルター、４…試料、５…試料台、６…
真空チャンバ、７…排気、８…電子、９…イオン、１０
…プラズマ、１１…放電管、１２…マイクロ波、１３…
導波管、１４…マグネトロン、１５…低温試料台、１６
…イオン引出しグリッド。
Claims (11)
- 【請求項１】Ｓｉ基板上にＳｉＯ2を有する半導体素子
の表面処理において、エネルギー７５ｅＶ以下の電子を
照射することを特徴とする表面処理方法。 - 【請求項２】請求項１項記載の表面処理方法において、
上記Ｓｉ基板がｐ型基板であり、上記のエネルギーが、
１０ｅＶ以下、３５ｅＶ近傍、又は６０ｅＶ近傍のいず
れかであることを特徴とする。 - 【請求項３】ｐ型Ｓｉ基板上にＳｉＯ2を有する半導体
素子の表面処理において、エネルギー１００ｅＶ近傍の
電子を照射することを特徴とする表面処理方法。 - 【請求項４】上記の表面処理が、イオン照射の際の電子
照射過程であることを特徴とする請求項１、２又は３記
載の表面処理方法。 - 【請求項５】上記の表面処理が、エッチングの際の電子
照射過程であることを特徴とする請求項１、２又は３記
載の表面処理方法。 - 【請求項６】半導体素子の表面に電子線を照射する電子
線照射手段を持つ表面処理装置において、上記電子線照
射手段が特定のエネルギーの電子線のみ取り出す装置を
もった電子線源が設置されていることを特徴とする表面
処理装置。 - 【請求項７】上記特定のエネルギーの電子線のみ取り出
す装置が、エネルギーアナライザー、又はフィルターの
いずれかであることを特徴とする請求項７記載の表面処
理装置。 - 【請求項８】上記の特定のエネルギーが、１０ｅＶ以
下、３５ｅＶ近傍又は６０ｅＶ近傍のいずれかであるこ
とを特徴とする請求項６又は７記載の表面処理装置。 - 【請求項９】上記の表面処理装置が、イオン照射装置で
あり、イオン照射と同時に、上記の電子線源からの上記
の特定エネルギーの電子を照射するように構成されたこ
とを特徴とする請求項６、７、又は８記載の表面処理装
置。 - 【請求項１０】上記の表面処理装置が、低温エッチング
装置であり、試料を温度１５０Ｋ以下に保ったまま、エ
ッチング工程と、上記の電子線源からの上記の特定のエ
ネルギーの電子線の照射を行うように構成されたことを
特徴とする請求項６、７、又は８記載の表面処理装置。 - 【請求項１１】絶縁膜を有する被処理材を準備し、前記
絶縁膜中で主として体積プラズモンを励起する領域のエ
ネルギを有する電子を前記被処理材表面に照射すること
を特徴とする表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17218191A JPH0555169A (ja) | 1991-06-11 | 1991-07-12 | 低エネルギー電子を用いた表面処理方法及びその装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-138856 | 1991-06-11 | ||
| JP13885691 | 1991-06-11 | ||
| JP17218191A JPH0555169A (ja) | 1991-06-11 | 1991-07-12 | 低エネルギー電子を用いた表面処理方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555169A true JPH0555169A (ja) | 1993-03-05 |
Family
ID=26471794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17218191A Pending JPH0555169A (ja) | 1991-06-11 | 1991-07-12 | 低エネルギー電子を用いた表面処理方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555169A (ja) |
-
1991
- 1991-07-12 JP JP17218191A patent/JPH0555169A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647506B2 (ja) | 半導体基板に絶縁物層を形成する方法 | |
| JP2001500322A (ja) | 均一でかつ与える損傷が少なくかつ異方的な処理のための装置と方法 | |
| US7083903B2 (en) | Methods of etching photoresist on substrates | |
| JPH11224796A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| TW455917B (en) | System and method for cleaning silicon-coated surfaces in an ion implanter | |
| US5327475A (en) | Soft x-ray submicron lithography using multiply charged ions | |
| JPS6136589B2 (ja) | ||
| US5241186A (en) | Surface treatment method and apparatus therefor | |
| JPH0555169A (ja) | 低エネルギー電子を用いた表面処理方法及びその装置 | |
| JP2956412B2 (ja) | イオン源のクリーニング方法 | |
| JP2004241482A (ja) | シリコン基板の処理方法、その方法により処理されたシリコン基板および太陽電池 | |
| US20040266123A1 (en) | Electron beam treatment of SixNy films | |
| Ma | Effects of RF annealing on the excess charge centers in MIS dielectrics | |
| JPH07335618A (ja) | プラズマプロセスの方法及びプラズマプロセス装置 | |
| KR20000063075A (ko) | 플라즈마 보강된 반도체 웨이퍼 처리 시스템에서의토포그라피에 의존한 차징 효과를 감소하기 위한 방법 | |
| JP2531134B2 (ja) | プラズマ処理装置 | |
| JPS6350854B2 (ja) | ||
| JPH0234427B2 (ja) | ||
| JP2615070B2 (ja) | エツチング方法 | |
| JPH01119668A (ja) | イオン注入装置 | |
| JP2517012B2 (ja) | 不純物の拡散方法 | |
| JP2968138B2 (ja) | ドライエッチング方法 | |
| JPH0656846B2 (ja) | 半導体基体の処理方法 | |
| JPS6231071B2 (ja) | ||
| Lietz et al. | Particle-in-Cell Modeling of Low Pressure Capacitively Coupled Plasmas for High Aspect Ratio Etching |