JPH0555169A - 低エネルギー電子を用いた表面処理方法及びその装置 - Google Patents
低エネルギー電子を用いた表面処理方法及びその装置Info
- Publication number
- JPH0555169A JPH0555169A JP17218191A JP17218191A JPH0555169A JP H0555169 A JPH0555169 A JP H0555169A JP 17218191 A JP17218191 A JP 17218191A JP 17218191 A JP17218191 A JP 17218191A JP H0555169 A JPH0555169 A JP H0555169A
- Authority
- JP
- Japan
- Prior art keywords
- energy
- surface treatment
- electron beam
- electron
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】Si上にSiO2膜を有する半導体素子製造の
ための表面処理において、電子線照射損傷を抑制する。 【構成】低温マイクロ波プラズマエッチング装置に適用
した例を示す。低温試料台15上で150K以下に冷却
されたSiO2/Si試料4をエッチングするとき、エ
ネルギーアナライザー3を設け、電子源2からの電子線
のうち10eV以下、35eV近傍又は60eV近傍の
電子のみを試料4に照射する。 【効果】p型Si上にSiO2を有するSiO2/Si基
板のRfの場合、SiO2表面に誘起された正孔を消滅
させるために上記エネルギーの電子線を用いれば、これ
らの電子による有効正電荷形成率が非常に小さいので、
電子線による損傷を抑制できる。
ための表面処理において、電子線照射損傷を抑制する。 【構成】低温マイクロ波プラズマエッチング装置に適用
した例を示す。低温試料台15上で150K以下に冷却
されたSiO2/Si試料4をエッチングするとき、エ
ネルギーアナライザー3を設け、電子源2からの電子線
のうち10eV以下、35eV近傍又は60eV近傍の
電子のみを試料4に照射する。 【効果】p型Si上にSiO2を有するSiO2/Si基
板のRfの場合、SiO2表面に誘起された正孔を消滅
させるために上記エネルギーの電子線を用いれば、これ
らの電子による有効正電荷形成率が非常に小さいので、
電子線による損傷を抑制できる。
Description
【0001】
【産業上の利用分野】本発明は、低エネルギー電子を用
いた表面処理方法及びその装置、特に、Si基板上にS
iO2層を有する半導体素子の製造において、電子照射
を行う表面処理方法及び表面処理装置に関する。
いた表面処理方法及びその装置、特に、Si基板上にS
iO2層を有する半導体素子の製造において、電子照射
を行う表面処理方法及び表面処理装置に関する。
【0002】
【従来の技術】半導体素子の製造において、SiO2層
に電子照射する工程が多くある。例えば、イオン注入過
程においては、イオンの正電荷によるチャージアップを
防止するために、イオン照射時に電子線シャワーが照射
されている。この電子線シャワーには、二次電子を用い
ている(「最新版プロセスデータハンドブック」赤坂洋
一他編集、サイエンスフォーラム発行(1990)第243
頁)。
に電子照射する工程が多くある。例えば、イオン注入過
程においては、イオンの正電荷によるチャージアップを
防止するために、イオン照射時に電子線シャワーが照射
されている。この電子線シャワーには、二次電子を用い
ている(「最新版プロセスデータハンドブック」赤坂洋
一他編集、サイエンスフォーラム発行(1990)第243
頁)。
【0003】また、SiO2のプラズマエッチングの
際、プラズマ中で発生する各種電離性放射線(イオン、
紫外線、中性粒子など)がSiO2に入射すると、Si
O2中に電子−正孔対を誘起し、このうち正孔がSiO2
とSiの界面近傍に捕獲されて、絶縁膜破壊を起こすな
どの照射損傷が発生している(水谷、湯之上、横川;応
用物理、第59巻、第11号(1990)p.1496)。こ
の損傷を抑えるために、エッチングされるSiO2を含
む半導体を冷却する低温エッチング技術等が開発されて
いる(田地新一;応用物理、第59巻、第11号(19
90)p.1428)。
際、プラズマ中で発生する各種電離性放射線(イオン、
紫外線、中性粒子など)がSiO2に入射すると、Si
O2中に電子−正孔対を誘起し、このうち正孔がSiO2
とSiの界面近傍に捕獲されて、絶縁膜破壊を起こすな
どの照射損傷が発生している(水谷、湯之上、横川;応
用物理、第59巻、第11号(1990)p.1496)。こ
の損傷を抑えるために、エッチングされるSiO2を含
む半導体を冷却する低温エッチング技術等が開発されて
いる(田地新一;応用物理、第59巻、第11号(19
90)p.1428)。
【0004】
【発明が解決しようとする課題】半導体素子の極微細化
と高集積化を推進するためには、電子線照射による損傷
の少ない表面処理技術を開発しなくてはならない。
と高集積化を推進するためには、電子線照射による損傷
の少ない表面処理技術を開発しなくてはならない。
【0005】イオン注入過程の際の電子線シャワーは、
前述のように二次電子を用いているため、色々なエネル
ギーの電子が半導体に入射している。その結果、電子に
よる照射損傷が起きている可能性がある。
前述のように二次電子を用いているため、色々なエネル
ギーの電子が半導体に入射している。その結果、電子に
よる照射損傷が起きている可能性がある。
【0006】また、照射損傷を押さえる前記低温エッチ
ング技術においては、損傷は低減されているが完全では
ない(水谷、湯之上、横川;応用物理、第59巻、第1
1号(1990)p.1500、図8)。そこで、本願発明者
等は、低エネルギー電子を照射することにより、SiO
2表面に誘起された正孔を再結合させて、照射損傷を防
止する技術を発明した(特願平1−180321)。し
かし、照射する電子のエネルギーについては、言及して
いない。照射する電子のエネルギーの程度によっては、
電子による損傷が起きる可能性がある。
ング技術においては、損傷は低減されているが完全では
ない(水谷、湯之上、横川;応用物理、第59巻、第1
1号(1990)p.1500、図8)。そこで、本願発明者
等は、低エネルギー電子を照射することにより、SiO
2表面に誘起された正孔を再結合させて、照射損傷を防
止する技術を発明した(特願平1−180321)。し
かし、照射する電子のエネルギーについては、言及して
いない。照射する電子のエネルギーの程度によっては、
電子による損傷が起きる可能性がある。
【0007】本発明の目的は、電子線照射を用いた表面
処理において、電子による損傷が起きる可能性が少ない
表面処理方法及びそのための装置を実現することであ
る。
処理において、電子による損傷が起きる可能性が少ない
表面処理方法及びそのための装置を実現することであ
る。
【0008】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、イオン注入過程の際の電子線照射、及び
低温エッチングの際のSiO2表面に誘起された正孔を
消滅させるための電子線照射には、照射損傷を起こさな
いエネルギーに特定の範囲があることを発見し、Si基
板上にSiO2を有する半導体素子の半導体製造過程の
うち表面処理方法において、イオン注入過程の際の電線
照射及び低温エッチングの際のSiO2表面に誘起され
た正孔を消滅させるための電子線照射に、上記の損傷を
起こさない特定の範囲のネルギーを有する電子を照射す
るようにした。
め、本発明は、イオン注入過程の際の電子線照射、及び
低温エッチングの際のSiO2表面に誘起された正孔を
消滅させるための電子線照射には、照射損傷を起こさな
いエネルギーに特定の範囲があることを発見し、Si基
板上にSiO2を有する半導体素子の半導体製造過程の
うち表面処理方法において、イオン注入過程の際の電線
照射及び低温エッチングの際のSiO2表面に誘起され
た正孔を消滅させるための電子線照射に、上記の損傷を
起こさない特定の範囲のネルギーを有する電子を照射す
るようにした。
【0009】上記照射損傷を起こさないエネルギーに特
定の範囲は、Si上にSiO2膜を有するSiO2/Si
へ電子線を照射する場合は、75eV以下、特にp型S
i上にSiO2膜を有するSiO2/Siへ電子線を照射
する場合は、10eV以下、35eV近傍及び60eV
近傍が好ましい。更に、若干の効果は少なくなるが10
0eV近傍である。n型Si上にSiO2膜を有するS
iO2/Siへ電子線を照射する場合は照射電子エネルギ
ーへの依存性は少ない。
定の範囲は、Si上にSiO2膜を有するSiO2/Si
へ電子線を照射する場合は、75eV以下、特にp型S
i上にSiO2膜を有するSiO2/Siへ電子線を照射
する場合は、10eV以下、35eV近傍及び60eV
近傍が好ましい。更に、若干の効果は少なくなるが10
0eV近傍である。n型Si上にSiO2膜を有するS
iO2/Siへ電子線を照射する場合は照射電子エネルギ
ーへの依存性は少ない。
【0010】また、上記表面処理を行なうために、従来
知られている半導体素子の表面処理装置の電子線照射手
段に上記特定のエネルギーの電子線のみ取り出す装置を
付加した半導体素子の表面処理装置を構成した。
知られている半導体素子の表面処理装置の電子線照射手
段に上記特定のエネルギーの電子線のみ取り出す装置を
付加した半導体素子の表面処理装置を構成した。
【0011】
【作用】上述の本発明者等の低エネルギー電子を照射す
ることにより、SiO2表面に誘起された正孔を再結合
させて、照射損傷を防止する発明の研究、実験結果によ
り、p型Si上にSiO2膜を有するSiO2/Siへ電
子線を照射する場合について、照射損傷を起こさないエ
ネルギーは、75eV以下、特に10eV以下、35e
V近傍及び60eV近傍であることが明らかになった。
また、75eVより高い範囲でも、100eV近傍にお
いては比較的に照射損傷をおこす可能性が少ない。n型
Si上にSiO2膜を有するSiO2/Siはp型Si上
にSiO2膜を有するSiO2/Siよりもエネルギー電
子線照射に対して、照射損傷を起こしにくいことが明ら
かとなった。
ることにより、SiO2表面に誘起された正孔を再結合
させて、照射損傷を防止する発明の研究、実験結果によ
り、p型Si上にSiO2膜を有するSiO2/Siへ電
子線を照射する場合について、照射損傷を起こさないエ
ネルギーは、75eV以下、特に10eV以下、35e
V近傍及び60eV近傍であることが明らかになった。
また、75eVより高い範囲でも、100eV近傍にお
いては比較的に照射損傷をおこす可能性が少ない。n型
Si上にSiO2膜を有するSiO2/Siはp型Si上
にSiO2膜を有するSiO2/Siよりもエネルギー電
子線照射に対して、照射損傷を起こしにくいことが明ら
かとなった。
【0012】この現象について、とくにp型Si上にS
iO2膜を有するSiO2/Siにおける現象について、
説明する。
iO2膜を有するSiO2/Siにおける現象について、
説明する。
【0013】図1は、SiO2/Siへ照射する電子線
のエネルギーと有効正電荷形成率との関係を示す実験結
果を示す図である。図1の横軸は照射する電子のエネル
ギー「エレクトロン・ボルト」、縦軸は、電子一個がS
iO2/Si界面及び界面近傍に形成する実効的な正電
荷の数(この物理量を有効正電荷形成率Rfと呼ぶ。)
である。
のエネルギーと有効正電荷形成率との関係を示す実験結
果を示す図である。図1の横軸は照射する電子のエネル
ギー「エレクトロン・ボルト」、縦軸は、電子一個がS
iO2/Si界面及び界面近傍に形成する実効的な正電
荷の数(この物理量を有効正電荷形成率Rfと呼ぶ。)
である。
【0014】上記実験は、n型及びp型Si上に膜厚2
0nmのSiO2膜を形成し、照射量1.9×1013個
/cm2、照射強度0.1μA/cm2の電子線照射を電
子エネルギーを変えて行ったものである。
0nmのSiO2膜を形成し、照射量1.9×1013個
/cm2、照射強度0.1μA/cm2の電子線照射を電
子エネルギーを変えて行ったものである。
【0015】図1において、(1)p型Si上にSiO
2膜を有するSiO2/Si基板(以下p型試料とよぶ)
のRfが、電子エネルギー25,50,80,107.5,125,140eV
で極大値を持つ原因、(2)p型基板では、75eV以上
のRfは、70eV以下のRfより、平均して約10倍大
きい原因、について説明する。
2膜を有するSiO2/Si基板(以下p型試料とよぶ)
のRfが、電子エネルギー25,50,80,107.5,125,140eV
で極大値を持つ原因、(2)p型基板では、75eV以上
のRfは、70eV以下のRfより、平均して約10倍大
きい原因、について説明する。
【0016】SiO2中の電子のエネルギー損失の理論
によれば、10〜70eVの電子は、主としてSiO2中で
体積プラズモンを複数個励起してエネルギーを失う。ま
た、80〜150eVの電子は、複数個の2次電子を励起す
るか、または、複数個の表面プラズモンを励起してエネ
ルギーを失う。このときできた2次電子は、体積プラズ
モンを励起する。(デー.ビー.ブラウン、シー.エ
ム.ドツィアー:アイ.イー.イー.イー. トランザ
クション オブ ニュークリア サイエンス、エヌエス
28(6)(1981)4142.(D.B.Brown, C.M.Dozier:IEEETrans.N
ucl.Sci.,NS-28(6)(1981)4142))。上記で、エネルギー
損失過程が、75eVを境にして異なっているのは、75e
V以下の電子は、非弾性散乱平均自由行程が大ききた
め、SiO2中に深く侵入するのにたいし、75eV以上
の電子は、非弾性散乱平均自由行程が小さいため、殆ど
SiO2中に侵入できないからである((エム.ピー.
セー,ダブリュー.エー.デンク:サーフェス アンド
インターフェス アナリシス、1(1)(1979)
2.(M.P.Seah, W.A.Dench: Surf. Interf. Anal.,1
(1)(1979)2.))。また、プラズモンエネルギーの整数倍
のエネルギーを持つ電子のみがプラズモンを励起できる
(キッテル:固体物理学入門、第6版、280頁(丸
善))。これらのプラズモンは、電子ー正孔対に崩壊
し、このうち電子との再結合を免れた正孔がSiO2/
Si界面近傍に捕獲されて有効正電荷となる。
によれば、10〜70eVの電子は、主としてSiO2中で
体積プラズモンを複数個励起してエネルギーを失う。ま
た、80〜150eVの電子は、複数個の2次電子を励起す
るか、または、複数個の表面プラズモンを励起してエネ
ルギーを失う。このときできた2次電子は、体積プラズ
モンを励起する。(デー.ビー.ブラウン、シー.エ
ム.ドツィアー:アイ.イー.イー.イー. トランザ
クション オブ ニュークリア サイエンス、エヌエス
28(6)(1981)4142.(D.B.Brown, C.M.Dozier:IEEETrans.N
ucl.Sci.,NS-28(6)(1981)4142))。上記で、エネルギー
損失過程が、75eVを境にして異なっているのは、75e
V以下の電子は、非弾性散乱平均自由行程が大ききた
め、SiO2中に深く侵入するのにたいし、75eV以上
の電子は、非弾性散乱平均自由行程が小さいため、殆ど
SiO2中に侵入できないからである((エム.ピー.
セー,ダブリュー.エー.デンク:サーフェス アンド
インターフェス アナリシス、1(1)(1979)
2.(M.P.Seah, W.A.Dench: Surf. Interf. Anal.,1
(1)(1979)2.))。また、プラズモンエネルギーの整数倍
のエネルギーを持つ電子のみがプラズモンを励起できる
(キッテル:固体物理学入門、第6版、280頁(丸
善))。これらのプラズモンは、電子ー正孔対に崩壊
し、このうち電子との再結合を免れた正孔がSiO2/
Si界面近傍に捕獲されて有効正電荷となる。
【0017】SiO2の体積プラズモンエネルギー、表
面プラズモンエネルギーは、それぞれ、25eV,17.7e
Vであるため、25eVの整数倍のエネルギーを持つ電子
は、体積プラズモンを形成でき、17.7eVの整数倍のエ
ネルギーを持つ電子は表面プラズモンを形成できる。
面プラズモンエネルギーは、それぞれ、25eV,17.7e
Vであるため、25eVの整数倍のエネルギーを持つ電子
は、体積プラズモンを形成でき、17.7eVの整数倍のエ
ネルギーを持つ電子は表面プラズモンを形成できる。
【0018】以上の理論によって、(1)について説明
する。25、50eVの極大値は、体積プラズモンエネルギ
ーの整数倍に一致している。すなわち、この極大値は、
電子が、SiO2中に体積プラズモンを励起し、これが
電子−正孔対に崩壊し、このうちの正孔がSiO2/S
i界面近傍に捕獲されたことに起因する。また、107.5,
125,140eVの極大値は、表面プラズモンの整数倍、10
6.1,123,7,141.4eVにほぼ一致する。すなわち、この
極大値は、電子が、SiO2表面に表面プラズモンを励
起し、これが電子−正孔対に崩壊し、このうちの正孔が
SiO2/Si界面近傍に捕獲されたことに起因する。
する。25、50eVの極大値は、体積プラズモンエネルギ
ーの整数倍に一致している。すなわち、この極大値は、
電子が、SiO2中に体積プラズモンを励起し、これが
電子−正孔対に崩壊し、このうちの正孔がSiO2/S
i界面近傍に捕獲されたことに起因する。また、107.5,
125,140eVの極大値は、表面プラズモンの整数倍、10
6.1,123,7,141.4eVにほぼ一致する。すなわち、この
極大値は、電子が、SiO2表面に表面プラズモンを励
起し、これが電子−正孔対に崩壊し、このうちの正孔が
SiO2/Si界面近傍に捕獲されたことに起因する。
【0019】つぎに、(2)について説明する。80〜15
0eVの電子は、上記で説明したように、複数個の表面
プラズモンか、または複数個の2次電子を励起する。さ
らにこの2次電子は各々、複数個の体積プラズモンを励
起する。このそれぞれのプラズモンが崩壊して、複数個
の電子−正孔対が形成される。よって平均すると、一個
の電子が形成する電子−正孔対の数は、80〜150eVの
電子の方が、10〜70eVの電子よりも大きいといえる。
そのため、75eV以上のRfは、70eV以下のRfよ
り、大きいと考えられる。
0eVの電子は、上記で説明したように、複数個の表面
プラズモンか、または複数個の2次電子を励起する。さ
らにこの2次電子は各々、複数個の体積プラズモンを励
起する。このそれぞれのプラズモンが崩壊して、複数個
の電子−正孔対が形成される。よって平均すると、一個
の電子が形成する電子−正孔対の数は、80〜150eVの
電子の方が、10〜70eVの電子よりも大きいといえる。
そのため、75eV以上のRfは、70eV以下のRfよ
り、大きいと考えられる。
【0020】これらの理論は、SiO2以外の物質にも
適用できる。すなわち、体積プラズモンエネルギー、表
面プラズモンエネルギー、及び、その物質の侵入深さの
電子エネルギー依存性がわかっていれば、体積プラズモ
ンが形成される電子エネルギー、表面プラズモンが形成
される電子エネルギー、より多くの電子−正孔対が形成
される電子エネルギー領域を推測することができる。
適用できる。すなわち、体積プラズモンエネルギー、表
面プラズモンエネルギー、及び、その物質の侵入深さの
電子エネルギー依存性がわかっていれば、体積プラズモ
ンが形成される電子エネルギー、表面プラズモンが形成
される電子エネルギー、より多くの電子−正孔対が形成
される電子エネルギー領域を推測することができる。
【0021】さて、図1より明らかなように、p型Si
上にSiO2膜を有するSiO2/Siへの電子線照射の
場合は、電子エネルギーの75eV以下、特に10eV
以下、35eV近傍及び60eV近傍において有効正電荷
形成率Rfが小さい。これは、上記理論により、75e
V以下では、一電子当たり形成される電子−正孔対の数
が少ないこと、また、体積プラズモンが形成されない電
子エネルギーであるため、Rfが小さくなっているとい
える。また、75eV以上では、バラツキはあるが、10
0eV近傍において有効正電荷形成率Rfが小さい。こ
れは、表面プラズモンが形成されない電子エネルギーで
あるためにRfが小さくなっているといえる。
上にSiO2膜を有するSiO2/Siへの電子線照射の
場合は、電子エネルギーの75eV以下、特に10eV
以下、35eV近傍及び60eV近傍において有効正電荷
形成率Rfが小さい。これは、上記理論により、75e
V以下では、一電子当たり形成される電子−正孔対の数
が少ないこと、また、体積プラズモンが形成されない電
子エネルギーであるため、Rfが小さくなっているとい
える。また、75eV以上では、バラツキはあるが、10
0eV近傍において有効正電荷形成率Rfが小さい。こ
れは、表面プラズモンが形成されない電子エネルギーで
あるためにRfが小さくなっているといえる。
【0022】また、n型Si上にSiO2膜を有するS
iO2/Siへの電子線照射の場合は、p型Si上にS
iO2膜を有するSiO2/Siへの電子線照射よりも、
有効正電荷形成率Rfが小さい。
iO2/Siへの電子線照射の場合は、p型Si上にS
iO2膜を有するSiO2/Siへの電子線照射よりも、
有効正電荷形成率Rfが小さい。
【0023】SiO2/Si界面及び界面近傍に蓄積し
た正電荷が原因となって、絶縁膜破壊、トランジスタの
しきい値電圧のシフト、少数キャリア寿命の低下など、
半導体素子の劣化が起こる。よって、半導体素子製造過
程の表面処理方法における低損傷化のためには、SiO
2/Si界面及び界面近傍にたまる正電荷は極力排除し
たい。そのためには、有効正電荷形成率Rfが小さくな
るようなエネルギーの電子線を照射するか、又は、Rf
の値が小さくなるようなSiO2/Si半導体基板を使
えば良い。
た正電荷が原因となって、絶縁膜破壊、トランジスタの
しきい値電圧のシフト、少数キャリア寿命の低下など、
半導体素子の劣化が起こる。よって、半導体素子製造過
程の表面処理方法における低損傷化のためには、SiO
2/Si界面及び界面近傍にたまる正電荷は極力排除し
たい。そのためには、有効正電荷形成率Rfが小さくな
るようなエネルギーの電子線を照射するか、又は、Rf
の値が小さくなるようなSiO2/Si半導体基板を使
えば良い。
【0024】そこで、図1の実験結果から分かるよう
に、p型Si上にSiO2膜を有するSiO2/Siへの
電子線照射の場合、エネルギー10eV以下又は35e
V近傍又はび60eV近傍の電子の有効正電荷形成率Rf
は、ほとんどゼロであることが分かる。また、同じエネ
ルギーの電子線を照射した場合、n型Si上にSiO2
膜を有するSiO2/SiのRfの方が、p型Si上に
SiO2膜を有するSiO2/Siの有効正電荷形成率R
fよりも小さいことが分かる。
に、p型Si上にSiO2膜を有するSiO2/Siへの
電子線照射の場合、エネルギー10eV以下又は35e
V近傍又はび60eV近傍の電子の有効正電荷形成率Rf
は、ほとんどゼロであることが分かる。また、同じエネ
ルギーの電子線を照射した場合、n型Si上にSiO2
膜を有するSiO2/SiのRfの方が、p型Si上に
SiO2膜を有するSiO2/Siの有効正電荷形成率R
fよりも小さいことが分かる。
【0025】従って、p型Si上にSiO2膜を有する
SiO2/Siについてのイオン注入過程の際の電子線
照射、あるいは低温エッチングの際のSiO2表面に誘
起された正孔を消滅させるための電子線照射には、75
eV以下、特に好ましくは10eV以下、35eV近傍
又は60eV近傍、及び100eV近傍のいずれかのエ
ネルギーを有する電子線を使用する。これらのエネルギ
ーの電子線は、SiO2/Siに損傷を発生させないの
で、損傷が極めて少ない表面処理が可能になる。この方
法は、例えば、シリコン窒化膜、タンタル酸化膜、チタ
ン酸化膜等の、SiO2以外の絶縁膜にも有効である。
すなわち、電子線を照射する絶縁体の体積プラズモンエ
ネルギー、表面プラズモンエネルギー、及び、その絶縁
体の侵入深さの電子エネルギー依存性がわかっていれ
ば、体積プラズモンが形成される電子エネルギー、表面
プラズモンが形成される電子エネルギー、より多くの電
子−正孔対が形成される電子エネルギー領域を推測する
ことができる。そこで、体積プラズモンや表面プラズモ
ンが形成されるエネルギーを避け、かつ、より多くの電
子-正孔対が形成されるエネルギー領域より小さいエネ
ルギーの電子を照射すれば、電子による損傷を回避でき
る。
SiO2/Siについてのイオン注入過程の際の電子線
照射、あるいは低温エッチングの際のSiO2表面に誘
起された正孔を消滅させるための電子線照射には、75
eV以下、特に好ましくは10eV以下、35eV近傍
又は60eV近傍、及び100eV近傍のいずれかのエ
ネルギーを有する電子線を使用する。これらのエネルギ
ーの電子線は、SiO2/Siに損傷を発生させないの
で、損傷が極めて少ない表面処理が可能になる。この方
法は、例えば、シリコン窒化膜、タンタル酸化膜、チタ
ン酸化膜等の、SiO2以外の絶縁膜にも有効である。
すなわち、電子線を照射する絶縁体の体積プラズモンエ
ネルギー、表面プラズモンエネルギー、及び、その絶縁
体の侵入深さの電子エネルギー依存性がわかっていれ
ば、体積プラズモンが形成される電子エネルギー、表面
プラズモンが形成される電子エネルギー、より多くの電
子−正孔対が形成される電子エネルギー領域を推測する
ことができる。そこで、体積プラズモンや表面プラズモ
ンが形成されるエネルギーを避け、かつ、より多くの電
子-正孔対が形成されるエネルギー領域より小さいエネ
ルギーの電子を照射すれば、電子による損傷を回避でき
る。
【0026】また、なるべく、n型Si上にSiO2膜
を有するSiO2/Siを使うようにすれば、n型Si
上にSiO2膜を有するSiO2/Siがp型Si上にS
iO2膜を有するSiO2/Siよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、損傷が極め
て少ない表面処理が可能になる。
を有するSiO2/Siを使うようにすれば、n型Si
上にSiO2膜を有するSiO2/Siがp型Si上にS
iO2膜を有するSiO2/Siよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、損傷が極め
て少ない表面処理が可能になる。
【0027】
【実施例】本発明の実施例について図面を用いて説明す
る。
る。
【0028】図2は本発明の低エネルギー電子を用いた
表面処理方法を実施する表面処理装置の一実施例の構成
を示す図である。
表面処理方法を実施する表面処理装置の一実施例の構成
を示す図である。
【0029】本実施例は、電子エネルギーアナライザー
又はフィルター3を具備した電子線源2が設置されたイ
オン注入装置である。イオン源1からイオン9を半導体
試料4に注入する際のチャージアップを防止するため
に、電子線源2から低エネルギー電子8を引出して、p
型Si上にSiO2膜を有する試料4に照射する。その
時、電子源2に取付けてあるエネルギーアナライザー又
はフィルター3を使って、10eV以下、35eV近傍
又は60eV近傍のいずれかのエネルギーの電子8の
み、試料4に照射するようにする。このようにすれば、
照射する電子による照射損傷は起きない。なお、半導体
試料4は試料台5に搭載され、排気7された真空チャン
バ6内に配設されている。
又はフィルター3を具備した電子線源2が設置されたイ
オン注入装置である。イオン源1からイオン9を半導体
試料4に注入する際のチャージアップを防止するため
に、電子線源2から低エネルギー電子8を引出して、p
型Si上にSiO2膜を有する試料4に照射する。その
時、電子源2に取付けてあるエネルギーアナライザー又
はフィルター3を使って、10eV以下、35eV近傍
又は60eV近傍のいずれかのエネルギーの電子8の
み、試料4に照射するようにする。このようにすれば、
照射する電子による照射損傷は起きない。なお、半導体
試料4は試料台5に搭載され、排気7された真空チャン
バ6内に配設されている。
【0030】図3は本発明による表面処理方法を実施す
る表面処理装置の他の実施例の構成を示す図である。本
実施例は、電子エネルギーアナライザー又はフィルター
3を持った電子線源2が設置された低温マイクロ波プラ
ズマエッチング装置である。マグネトロン14からのマ
イクロ波12は導波管13によって、放電管11内にプ
ラズマ10を発生させ、イオン引出しグリッド16によ
って、プラズマ中のイオン9を引出し、低温試料台15
で150K以下に冷却されたSiO2/Si試料4に照
射する。エッチング中、又は終了後、試料を150Kに
保ったままの状態で、SiO2表面に誘起された正孔を
消滅させるために、電子線源2から引出した電子を試料
4に照射する。その時、電子線源2に取付けてある電子
エネルギーアナライザー又はフィルター3を使って、1
0eV以下、35eV近傍又は60eV近傍のいずれか
のエネルギーの電子8のみ、試料4に照射するようにす
る。このようにすれば、照射する電子による照射損傷を
起こさずに、プラズマ誘起損傷の原因となる正孔を消滅
させることができる。
る表面処理装置の他の実施例の構成を示す図である。本
実施例は、電子エネルギーアナライザー又はフィルター
3を持った電子線源2が設置された低温マイクロ波プラ
ズマエッチング装置である。マグネトロン14からのマ
イクロ波12は導波管13によって、放電管11内にプ
ラズマ10を発生させ、イオン引出しグリッド16によ
って、プラズマ中のイオン9を引出し、低温試料台15
で150K以下に冷却されたSiO2/Si試料4に照
射する。エッチング中、又は終了後、試料を150Kに
保ったままの状態で、SiO2表面に誘起された正孔を
消滅させるために、電子線源2から引出した電子を試料
4に照射する。その時、電子線源2に取付けてある電子
エネルギーアナライザー又はフィルター3を使って、1
0eV以下、35eV近傍又は60eV近傍のいずれか
のエネルギーの電子8のみ、試料4に照射するようにす
る。このようにすれば、照射する電子による照射損傷を
起こさずに、プラズマ誘起損傷の原因となる正孔を消滅
させることができる。
【0031】上記実施例において特定範囲の電子エネル
ギーのみを取り出す電子エネルギーアナライザー又はフ
ィルター3を除いた部分は従来知られているイオン注入
装置あるいは低温マイクロ波プラズマエッチング装置と
同じである。特定範囲の電子エネルギーのみを取り出す
手段は、磁界を用いるエネルギーアナライザー、あるい
は図4に示す、電気回路で構成される電子源を使っても
よい。図4は35eV近傍の電子エネルギーのみを取り
出す回路で、電子源であるフィラメントから放射された
電子は35ボルトにバイアスされた第1のよって、グリ
ッドよって35eV以下の電子ビームが取り出され、−
34ボルトに負バイアスされた第2グリッドによって3
4ボルト以下の電子ビームが押さえられ、35eV近傍
の電子エネルギーのみが取り出される。
ギーのみを取り出す電子エネルギーアナライザー又はフ
ィルター3を除いた部分は従来知られているイオン注入
装置あるいは低温マイクロ波プラズマエッチング装置と
同じである。特定範囲の電子エネルギーのみを取り出す
手段は、磁界を用いるエネルギーアナライザー、あるい
は図4に示す、電気回路で構成される電子源を使っても
よい。図4は35eV近傍の電子エネルギーのみを取り
出す回路で、電子源であるフィラメントから放射された
電子は35ボルトにバイアスされた第1のよって、グリ
ッドよって35eV以下の電子ビームが取り出され、−
34ボルトに負バイアスされた第2グリッドによって3
4ボルト以下の電子ビームが押さえられ、35eV近傍
の電子エネルギーのみが取り出される。
【0032】
【発明の効果】p型Si上にSiO2膜を有するSiO2
/Siについてのイオン注入過程の際の電子線照射、及
び低温エッチングの際のSiO2表面に誘起された正孔
を消滅させるための電子線照射には、10eV以下又は
35eV近傍又は60eV近傍のいずれかのエネルギー
を有する電子線を使用すれば、これらのエネルギーの電
子線は、SiO2/Siに損傷を発生させないので、極
低損傷な表面処理ができる。
/Siについてのイオン注入過程の際の電子線照射、及
び低温エッチングの際のSiO2表面に誘起された正孔
を消滅させるための電子線照射には、10eV以下又は
35eV近傍又は60eV近傍のいずれかのエネルギー
を有する電子線を使用すれば、これらのエネルギーの電
子線は、SiO2/Siに損傷を発生させないので、極
低損傷な表面処理ができる。
【0033】また、なるべく、n型Si上にSiO2膜
を有するSiO2/Siを使うようにすれば、n型Si
上にSiO2膜を有するSiO2/Siがp型Si上にS
iO2膜を有するSiO2/Siよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、極低損傷な
表面処理を行うことができる。
を有するSiO2/Siを使うようにすれば、n型Si
上にSiO2膜を有するSiO2/Siがp型Si上にS
iO2膜を有するSiO2/Siよりも低エネルギー電子
線照射に対して照射損傷を起こしにくいので、低エネル
ギー電子による照射損傷を抑制できるため、極低損傷な
表面処理を行うことができる。
【図1】SiO2/Si基板における電子線照射の際の
有効正電荷形成率Rfの電子エネルギー依存性を表した
グラフである
有効正電荷形成率Rfの電子エネルギー依存性を表した
グラフである
【図2】本発明の低エネルギー電子を用いた表面処理方
法を実施する表面処理装置の一実施例の構成を示す図で
ある
法を実施する表面処理装置の一実施例の構成を示す図で
ある
【図3】本発明の低エネルギー電子を用いた表面処理方
法を実施する低温マイクロ波プラズマエッチング装置の
一実施例の構成を示す図である
法を実施する低温マイクロ波プラズマエッチング装置の
一実施例の構成を示す図である
【図4】本発明の低エネルギー電子を用いた表面処理装
置に使用される低エネルギー電子線選択の回路図を示す
置に使用される低エネルギー電子線選択の回路図を示す
1…イオン源、2…電子線源、3…電子エネルギーアナ
ライザー又はフィルター、4…試料、5…試料台、6…
真空チャンバ、7…排気、8…電子、9…イオン、10
…プラズマ、11…放電管、12…マイクロ波、13…
導波管、14…マグネトロン、15…低温試料台、16
…イオン引出しグリッド。
ライザー又はフィルター、4…試料、5…試料台、6…
真空チャンバ、7…排気、8…電子、9…イオン、10
…プラズマ、11…放電管、12…マイクロ波、13…
導波管、14…マグネトロン、15…低温試料台、16
…イオン引出しグリッド。
Claims (11)
- 【請求項1】Si基板上にSiO2を有する半導体素子
の表面処理において、エネルギー75eV以下の電子を
照射することを特徴とする表面処理方法。 - 【請求項2】請求項1項記載の表面処理方法において、
上記Si基板がp型基板であり、上記のエネルギーが、
10eV以下、35eV近傍、又は60eV近傍のいず
れかであることを特徴とする。 - 【請求項3】p型Si基板上にSiO2を有する半導体
素子の表面処理において、エネルギー100eV近傍の
電子を照射することを特徴とする表面処理方法。 - 【請求項4】上記の表面処理が、イオン照射の際の電子
照射過程であることを特徴とする請求項1、2又は3記
載の表面処理方法。 - 【請求項5】上記の表面処理が、エッチングの際の電子
照射過程であることを特徴とする請求項1、2又は3記
載の表面処理方法。 - 【請求項6】半導体素子の表面に電子線を照射する電子
線照射手段を持つ表面処理装置において、上記電子線照
射手段が特定のエネルギーの電子線のみ取り出す装置を
もった電子線源が設置されていることを特徴とする表面
処理装置。 - 【請求項7】上記特定のエネルギーの電子線のみ取り出
す装置が、エネルギーアナライザー、又はフィルターの
いずれかであることを特徴とする請求項7記載の表面処
理装置。 - 【請求項8】上記の特定のエネルギーが、10eV以
下、35eV近傍又は60eV近傍のいずれかであるこ
とを特徴とする請求項6又は7記載の表面処理装置。 - 【請求項9】上記の表面処理装置が、イオン照射装置で
あり、イオン照射と同時に、上記の電子線源からの上記
の特定エネルギーの電子を照射するように構成されたこ
とを特徴とする請求項6、7、又は8記載の表面処理装
置。 - 【請求項10】上記の表面処理装置が、低温エッチング
装置であり、試料を温度150K以下に保ったまま、エ
ッチング工程と、上記の電子線源からの上記の特定のエ
ネルギーの電子線の照射を行うように構成されたことを
特徴とする請求項6、7、又は8記載の表面処理装置。 - 【請求項11】絶縁膜を有する被処理材を準備し、前記
絶縁膜中で主として体積プラズモンを励起する領域のエ
ネルギを有する電子を前記被処理材表面に照射すること
を特徴とする表面処理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17218191A JPH0555169A (ja) | 1991-06-11 | 1991-07-12 | 低エネルギー電子を用いた表面処理方法及びその装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3-138856 | 1991-06-11 | ||
JP13885691 | 1991-06-11 | ||
JP17218191A JPH0555169A (ja) | 1991-06-11 | 1991-07-12 | 低エネルギー電子を用いた表面処理方法及びその装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0555169A true JPH0555169A (ja) | 1993-03-05 |
Family
ID=26471794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17218191A Pending JPH0555169A (ja) | 1991-06-11 | 1991-07-12 | 低エネルギー電子を用いた表面処理方法及びその装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0555169A (ja) |
-
1991
- 1991-07-12 JP JP17218191A patent/JPH0555169A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3647506B2 (ja) | 半導体基板に絶縁物層を形成する方法 | |
JP2001500322A (ja) | 均一でかつ与える損傷が少なくかつ異方的な処理のための装置と方法 | |
US7083903B2 (en) | Methods of etching photoresist on substrates | |
JPH11224796A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
TW455917B (en) | System and method for cleaning silicon-coated surfaces in an ion implanter | |
US5327475A (en) | Soft x-ray submicron lithography using multiply charged ions | |
JPS6136589B2 (ja) | ||
US5241186A (en) | Surface treatment method and apparatus therefor | |
JPH0555169A (ja) | 低エネルギー電子を用いた表面処理方法及びその装置 | |
JP2956412B2 (ja) | イオン源のクリーニング方法 | |
JP2004241482A (ja) | シリコン基板の処理方法、その方法により処理されたシリコン基板および太陽電池 | |
US20040266123A1 (en) | Electron beam treatment of SixNy films | |
Ma | Effects of RF annealing on the excess charge centers in MIS dielectrics | |
JPH07335618A (ja) | プラズマプロセスの方法及びプラズマプロセス装置 | |
KR20000063075A (ko) | 플라즈마 보강된 반도체 웨이퍼 처리 시스템에서의토포그라피에 의존한 차징 효과를 감소하기 위한 방법 | |
JP2531134B2 (ja) | プラズマ処理装置 | |
JPS6350854B2 (ja) | ||
JPH0234427B2 (ja) | ||
JP2615070B2 (ja) | エツチング方法 | |
JPH01119668A (ja) | イオン注入装置 | |
JP2517012B2 (ja) | 不純物の拡散方法 | |
JP2968138B2 (ja) | ドライエッチング方法 | |
JPH0656846B2 (ja) | 半導体基体の処理方法 | |
JPS6231071B2 (ja) | ||
Lietz et al. | Particle-in-Cell Modeling of Low Pressure Capacitively Coupled Plasmas for High Aspect Ratio Etching |