JPH0555021U

JPH0555021U - エンコーダ結線チェッカ

Info

Publication number: JPH0555021U
Application number: JP10219491U
Authority: JP
Inventors: 克好中野
Original assignee: 神鋼電機株式会社
Priority date: 1991-12-11
Filing date: 1991-12-11
Publication date: 1993-07-23
Anticipated expiration: 2006-12-11
Also published as: JP2574740Y2

Abstract

(57)【要約】【目的】サーボモータ等に取り付けられたエンコーダ
とコネクタ間の結線ミスを容易に検出する。【構成】エンコーダ２から出力されるパルス信号のパ
ルス数を４逓倍して出力する４逓倍回路４は、その出力
パルス信号のパルス数を数えるカウンタ５に接続され
る。そして、カウンタ５がラッチ回路６に接続されるこ
とにより、カウンタ５の出力値は、基準パルス信号ＦＺ
によりラッチされる。さらに、ＣＰＵ７においては、ラ
ッチされたカウンタ５の出力値とエンコーダ２の仕様パ
ルス数とを比較し、その差が所定値よりも大きいか小さ
いかを判断する処理、および、既知の論理パターンとエ
ンコーダ２の回転角度に対応する実際の論理パターンと
を比較し、一致するか否かを判断する処理が行われる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、サーボモータ等の回転速度および磁極の位置等を検出するロータリーエンコーダにおいて、ロータリーエンコーダとコネクタ間の結線をチェックするエンコーダ結線チェッカに関する。

【０００２】

【従来の技術】

近年、自動機械または工作機等に利用されているサーボモータにおいては、高い応答性と広くしかも精密な速度制御が要求されている。そのため、精度と応答性の高い速度検出器が必要であり、モータの回転角度および磁界の検出手段として、モータの回転角度に対し所定のパルス信号を発生するパルスエンコーダが用いられている。以下の説明においては、パルスエンコーダを単にエンコーダと呼ぶ。通常、モータの回転軸に取り付けられたエンコーダはモータと同期して回転するロータリーエンコーダ型であり、このエンコーダのパルス信号出力端は多数のケーブルによりコネクタに接続される。特に、エンコーダが差動出力の場合、エンコーダはその制御系装置であるドライバと、電源ケーブルを含め、約２０本のケーブルで接続される。

【０００３】そして、エンコーダとコネクタとの間の結線は、作業者の手作業により行われており、結線ミスが発生しやすいため、結線の確認をする必要がある。つまり、結線ミスがあるか否か、また、結線ミスがある場合、どのケーブルにおける結線ミスであるかを検出しなければならない。従来の結線の確認手段としては、コネクタをドライバと組み合わせ、運転状態の良否により判断する方法がある。この場合、これらの運転状態が良くなければ、結線ミスがあると判断し、どの配線における結線ミスかを判断する手段としては、各々のケーブルに対し、目視によって検査が行われる。

【０００４】

【考案が解決しようとする課題】上述のように、エンコーダとコネクタとの結線において、結線ミスがあるか否かを調べる際、コネクタとドライバとを接続し、その運転状態の良否において判断し、また、結線ミスのある配線の検出においては、各々のケーブルに対し目視によって検査が行わなければならないため、その作業は容易ではなく、長時間を要するという欠点がある。また、この目視による検査は人為的であるため、その調査結果が常に正確であるとは限らないという問題がある。本考案は上述した事情に鑑みてなされたもので、エンコーダとコネクタ間の結線ミスを容易に検出することを目的とする。

【０００５】

【課題を解決するための手段】

本考案は、上記の問題を解決するために、パルスエンコーダから出力されるパルス信号のパルス数を所定数逓倍して出力する周波数逓倍回路と、前記周波数逓倍回路の出力パルス信号のパルス数を数えるカウンタと、前記カウンタの出力値をラッチするラッチ回路と、前記ラッチ回路によりラッチされた前記カウンタの出力値と前記パルスエンコーダの仕様パルス数とを比較し、その差が所定値よりも大きいか小さいかを判断する処理、および、既知の論理パターンと前記パルスエンコーダの回転角度に対応する実際の論理パターンとを比較し、一致するか否かを判断する処理を行う処理手段とを有することを特徴とする。

【０００６】

【作用】

エンコーダからのパルス信号が、周波数逓倍回路により逓倍され、その出力パルス信号のパルス数がカウンタにより数えられる。そして、エンコーダが一回転するときにエンコーダの基準位置において発生される基準パルス信号により、カウンタ内の値がラッチ回路においてラッチされ、そのラッチされた値を用いてエンコーダとコネクタとの結線における結線ミスの有無を判断する処理が行われる。

【０００７】

【実施例】

以下、図面を参照して本考案の一実施例について説明する。図１は、本考案のエンコーダ結線チェッカ１の内部回路の構成（破線内に示す）およびその入力側に接続されるエンコーダ２を示すブロック図である。ただし、本実施例で取り扱うモータは２ポールの同期機形サーボモータであり、エンコーダ２はインクリメントエンコーダである。また、以下の説明において、エンコーダ２とコネクタ間のケーブルによる結線を単に結線と呼ぶ。

【０００８】図１に示すエンコーダ２のＡ相、Ｂ相、Ｕ相、Ｖ相、Ｗ相、およびＺ相からは、図３に示すようなパルス信号ＦＡ、ＦＢ、ＦＵ、ＦＶ、ＦＷ、およびＦＺが出力される。このうち、パルス信号ＦＡおよびＦＢは、モータの回転角度、すなわち、エンコーダ２の回転角度を示すパルス信号であり、特に、各々エンコーダ２の正回転および逆回転に対する回転角度を示す。また、パルス信号ＦＺは、モータにおける回転子の固定子に対する絶対位置を示す基準パルス信号であり、モータの回転子が一回転するとき、回転子の固定子に対する絶対位置に対応して出力される一つの基準パルス信号である。さらに、パルス信号ＦＵ、ＦＶ、ＦＷは、モータの回転子磁石の固定子に対する位置を示すパルス信号である。

【０００９】また、図１において、エンコーダ２から出力されたパルス信号ＦＡまたはＦＢは、コネクタ、ケーブル等のインターフェイス３を通過し、４逓倍回路４において、その周波数が４倍され、各々パルス信号ＵＣまたはＤＣとなる。そして、モータの回転方向に応じて出力されたパルス信号ＵＣまたはＤＣは、カウンタ５において、そのパルス数がカウントされ、パルス信号ＵＣまたはＤＣのパルス数ＣＮＴ＊が出力される。次に、パルス数ＣＮＴ＊は、ラッチ回路６においてラッチされてパルス数ＣＮＴとなり、演算処理等を行うＣＰＵ７に入力される。そして、ＣＰＵ７からは、カウンタ５の値をクリアするためのクリアパルス信号ＣＬＲが出力され、カウンタ５に入力される。このクリアパルス信号ＣＬＲは、パルス信号ＦＺの立ち下がりの時刻よりも遅れて発生するため、ＣＰＵ７がパルス数ＣＮＴをラッチする前、つまり、ＣＰＵ７がそのパルス数ＣＮＴを読み込む前にカウンタ５がクリアされてしまう危険を避けることができる。

【００１０】また、エンコーダ２のＺ相に対応した基準パルス信号ＦＺは、インターフェイス３を通過し、ＣＰＵ７に入力されるとともに、入力パルス信号を反転するインバータ９を介してラッチ回路６に入力される。エンコーダ２のＵ相、Ｖ相、およびＷ相に対応した各々のパルス信号ＦＵ、ＦＶ、ＦＷは、インターフェイス３を通過し、ＣＰＵ７に入力される。そして、ＣＰＵ７からは、結線が正常であることを示す正常出力信号Ｓ_N、ＡＢＺ相に結線ミスがあることを示すＡＢＺ相異常出力信号Ｓ_ABZ、および、ＵＶＷ相に結線ミスがあることを示すＵＶＷ相異常出力信号Ｓ_UVWが出力され、異常箇所を表示する表示器８に入力される。

【００１１】次に、図２に結線チェック時における各装置の接続図を示す。エンコーダ結線チェッカ１を用いるには、モータ１０の回転軸に取り付けられたエンコーダ２とコネクタ１１とを結線した後、そのコネクタ１１と、結線チェッカ本体１ｂにケーブル１ｃを介して結線されているコネクタ１ａとを接続する。１２は、結線チェッカ本体１ｂに電圧を供給する電源である。

【００１２】以下、図３に示すタイムチャートに基づいて、上述した構成による本実施例の動作を説明する。まず、Ａ相、Ｂ相、およびＺ相に関する結線確認の動作について説明する。モータ１０の回転子を人為的、または機械的手段を用い回転させると、図３に示すように、モータ１０の回転子が固定子に対する所定の基準位置を通過する時刻t₀ において、Ｚ相の最初のパルスである第一パルス信号ＦＺ１が発生する。つまり、時刻ｔ₀において、基準パルス信号ＦＺは”Ｌ”レベルから”Ｈ”レベルに変化し、時刻t₁（ｔ₀＜ｔ₁）において、”Ｈ”レベルから”Ｌ”レベルに変化する。基準パルス信号ＦＺが”Ｈ”レベルから”Ｌ”レベルに変化すると、時間的遅れを伴い、ＣＰＵ７から出力されるクリアパルス信号ＣＬＲが発生する。この場合、時刻t₂（ｔ₁＜ｔ₂）において、クリアパルス信号ＣＬＲは”Ｌ”レベルから ”Ｈ”レベルに変化し、時刻t₃（ｔ₂＜ｔ₃）において、”Ｈ”レベルから”Ｌ” レベルに変化する。また、時刻t₃においては、クリアパルス信号ＣＬＲが立ち下がると同時に、カウンタ５から出力されるパルス数ＣＮＴ＊の値はクリアされ、４逓倍回路４の出力パルス信号ＵＣまたはＤＣのパルス数ＣＮＴ＊を０から数える状態になる。ただし、第一基準パルス信号ＦＺ１において、ＣＰＵはラッチ回路の出力値であるパルス数ＣＮＴを読み込まない。この場合のモータ１０は一回転以上回転しておらず、パルス数ＣＮＴは、結線チェッカの電源投入後から時刻ｔ₃までのパルス数であるためである。

【００１３】その後、モータ１０の回転に伴い、パルス信号ＦＡまたはＦＢが４逓倍回路４に入力され、その各々の出力パルス信号ＵＣまたはＤＣのパルス数ＣＮＴ＊がカウンタ５により数えられる。さらに、回転子が固定子に対する所定の基準位置を再び通過するとき、Ｚ相において、第二基準パルス信号ＦＺ２が発生する。つまり、時刻ｔ₄（ｔ₃＜ｔ₄）において、基準パルス信号ＦＺは”Ｌ”レベルから” Ｈ”レベルに変化し、時刻t₅（ｔ₄＜ｔ₅）において、”Ｈ”レベルから”Ｌ”レベルに変化する。この場合、時刻t₄において、カウンタ５から出力されるパルス数ＣＮＴ＊の値は、ラッチ回路６によりラッチされ、パルス数ＣＮＴとしてＣＰＵ７に読み込まれる。その後、第一基準パルス信号ＦＺ１の場合と同様に、時間的遅延を伴いクリアパルス信号がＣＰＵ７から発生され、カウンタ５の値であるパルス数ＣＮＴ＊がクリアされる。そして、ＣＰＵ７においては、パルス数ＣＮＴに関する次式が満たされるか否かが判断される。

【００１４】｜４×Ｐ−ＣＮＴ｜＜ｎ …（１）ここで、Ｐはエンコーダ仕様の一回転に対するパルス信号ＦＡまたはＦＢのパルス数である。また、パルス信号ＦＺとＣＰＵ７からのクリアパルス信号ＣＬＲとでは時間的なずれがある。この時間的なずれは、ＣＰＵ７においてクリアパルス信号を発生のための物理的時間、および、ＣＰＵ７においてパルス信号ＦＺを読み込む際、そのサンプルピッチの間隔により起こる時間的誤差のために発生する。ｎは、その時間的なずれを補正するための定数であり、その値はＰの１／１００程度である。このとき、式（１）が満たされれば、結線は正常であると判断され、満たされなければ、ＣＰＵ７から表示器８にＡＢＺ相異常出力信号Ｓ_ABZ が出力される。

【００１５】次に、Ｕ相、Ｖ相、およびＷ相に関する結線確認の動作について説明する。これらの結線確認の動作は、上述した動作において、Ａ相、Ｂ相、Ｚ相に関する結線が正しいと判定された後に行われる。まず最初に、Ｚ相の基準パルス信号ＦＺが発生してからのＡ相またはＢ相における各々のパルス信号ＦＡまたはＦＢのパルス数が数えられる、つまり、パルス信号ＵＣまたはＤＣのパルス数ＣＮＴ＊がカウンタ５により数えられることにより、モータ１０の回転子の固定子に対する絶対位置が検出される。そのため、パルス信号ＦＵ、ＦＶ、ＦＷによる論理パターンが変化するとき、各々の論理パターンの所定の時刻において、既知の結線が正常である場合の論理パターンと実際にＣＰＵ７に入力される論理パターンとを比較することができる。２ポールモータの場合のモータ１０の一回転における論理パターンは、六状態に分けることができ、各々の時刻t₁₁〜t₁₆における論理パターンは図３に示す表のようになる。

【００１６】したがって、図３に示す時刻t₁₁〜t₁₆の各々の論理パターンと実際にモータ１０を一回転させたときに得られる論理パターンとが一致すれば、結線は正常であると判断され、ＣＰＵ７から表示器８に正常出力信号Ｓ_Nが出力され、それらが一致しなければ、結線ミスがあると判断され、ＣＰＵ７から表示器８にＵＶＷ相異常出力信号Ｓ_UVWが出力される。

【００１７】

【考案の効果】

以上説明したように、結線チェッカをモータの回転軸に取り付けられたエンコーダのコネクタに接続し、回転軸を数回転させることにより、結線ミスがあるか否か、また、結線ミスがある場合、どの配線においてミスがあるかを短時間で容易に検出することができる。

【図面の簡単な説明】

【図１】本考案の一実施例の内部回路構成を示すブロッ
ク図である。

【図２】エンコーダの結線チェック時における装置の接
続図である。

【図３】本考案の一実施例における動作を示すタイムチ
ャートである。

【符号の説明】

１エンコーダ結線チェッカ２エンコーダ４４逓倍回路５カウンタ６ラッチ回路７ＣＰＵ

Claims

【実用新案登録請求の範囲】

【請求項１】パルスエンコーダから出力されるパルス
信号のパルス数を所定数逓倍して出力する周波数逓倍回
路と、前記周波数逓倍回路の出力パルス信号のパルス数を数え
るカウンタと、前記カウンタの出力値をラッチするラッチ回路と、前記ラッチ回路によりラッチされた前記カウンタの出力
値と前記パルスエンコーダの仕様パルス数とを比較し、
その差が所定値よりも小さいか否かを判断する処理、お
よび、既知の論理パターンと前記パルスエンコーダの回
転子の絶対位置に対応する論理パターンとを比較し、一
致するか否かを判断する処理を行う処理手段とを有する
ことを特徴とするエンコーダ結線チェッカ。