JPH0548870B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、例えば半導体集積回路のテストに用
いられるデジタル信号発生装置に関するものであ
る。

（従来の技術） 例えば、デジタル半導体集積回路のテストに用
いるデジタル信号発生装置としては、ハイレベル
及びローレベルが自由に設定できること、ハイレ
ベル出力、ローレベル出力及びハイインピーダン
ス出力が得られるトライステート動作が可能なこ
と、高速出力が得られること、出力が保護できる
ことなとが必要である。

第５図は、このような従来の装置の一例を示す
ブロツク図である。第５図において、V_Hはハイ
レベル電源端子、V_Lはローレベル電源端子であ
り、これらの電源端子V_H，V_L間にはスイツチ回
路SWaとSWbが直列に接続されている。Taは
“１”、“０”で表わされるデジタルパターン信号
の入力端子、Tbはトライステート動作を制御す
るための制御信号の入力端子である。入力端子
TaはインバータINVを介してゲートGaの一方の
入力端子に接続されると共に直接ゲートGbの一
方の入力端子に接続され、入力端子Tbは直接ゲ
ートGaの他方の入力端子に接続されると共にゲ
ートGbの他方の入力端子に接続されている。こ
れらゲートGa，Gbの出力信号はスイツチ回路
SWa，SWbの開閉制御信号として用いられるも
のであり、ゲートGaの出力信号はスイツチ回路
SWaに加えられ、ゲートGbの出力信号はスイツ
チ回路SWbに加えられている。スイツチ回路
SWaとSWbの接続点には出力抵抗R₀を介して装
置のデジタル信号の出力端子T₀が接続されてい
る。

このような構成において、スイツチ回路SWa
がオンでSWbがオフの状態ではハイレベルの信
号が出力され、スイツチ回路SWaがオフでSWb
がオンの状態ではローレベルの信号が出力され、
スイツチ回路SWa及びSWbが何れもオフの状態
では出力はバイインピーダンスになる。

ところが、第５３図の構成によれば、スイツチ
回路Swa及びSWbとして比較的耐圧が高く高速
の素子を用いなければならず、コストが高くなつ
てしまう。又、出力回路を保護するためには別途
保護回路を設けなければならず、更にコストを高
めることになる。

そこで、このような欠点を解決する装置とし
て、デジタル信号の出力端子を介して直列接続さ
れたカレントスイツチを出力レベル制御信号に応
じて駆動すると共にこれらカレントスイツチの接
続点にダイオードを介して出力レベル設定信号を
加えるように構成されたものである。

第６図は、このような装置の一例を示すブロツ
ク図である。第６図において、HLは端子V_Hにハ
イレベルの信号を直流レベルで与えるハイレベル
設定電源、IS₁は制御回路CL₁から加えられる制
御信号に応じて０、Ｉ、2Iの３状態の電流を出力
するカレントスイツチで構成された第１の電流
源、IS₂は制御回路CL₂から加えられる制御信号
に応じて０、−Ｉ、−2Iの３状態の電流を出力する
カレントスイツチで構成された第２の電流源、
LLは端子V_Lにローレベルの信号を直流レベルで
与えるローレベル設定電源である。D₁はアノー
ドが第１の電流源IS₁の出力端子に接続されたカ
ソードがハイレベル設定電源HLの出力端子に出
力された第１のダイオード、D₂はアノードが第
１の電流源IS₁の出力端子に接続されカソードが
装置のデジタル信号の出力端子T₀に接続された
第２のダイオード、D₃はアノードが装置のデジ
タル信号の出力端子T₀に接続されカソードが第
２の電流源IS₂の出力端子に接続された第３のダ
イオード、D₄はアノードがローレベル設定電源
LLの出力端子に接続されたカソードが第２の電
流源IS₂の出力端子に接続された第４のタイオー
ドである。尚、ダイオードD₁とD₂及びD₃とD₄は
それぞれペアダイオードを用いる。

第７図は、第６図の要部の具体例を示す回路図
である。第１の電流源IS₁は、トランジスタQ₁，
Q₂で構成され制御回路CL₁から加えられる制御信
号によりオン、オフ制御される第１のカレントス
イツチCSaと、トランジスタQ₃，Q₄で構成され
制御回路CL₁から加えられる制御信号によりオ
ン、オフ制御される第２のカレントスイツチCSb
及びカスコードトランジスタQ₅とで構成されて
いる。一方、第２の電流源IS₂は、トランジスタ
Q₆，Q₇で構成された制御回路CL₂から加えられ
る制御信号によりオン、オフ制御される第３のカ
レントスイツチCScと、トランジスタQ₈，Q₉で
構成された制御回路CL₂から加えられる制御信号
によりオン、オフ制御される第４のカレントスイ
ツチCSd及びカスコードトランジスタQ₁₀で構成
されている。尚、各カレントスイツチCSa〜CSd
からは、それぞれ等しい電流値Ｉの電流Ia〜Idが
出力されるように構成されている。

このような構成において、各制御回路CL₁，
CL₂は、出力の状態の応じて各カレントスイツチ
CSa〜CSdが第８図のオン、オフ状態になるよう
に制御する制御信号を出力する。出力がハイレベ
ルの状態では、カレントスイツチCSa及びCSbが
オンになることから吐出側電流は2Iになり、カレ
ントスイツチCScがオフになつてCSdがオンにな
ることから吸入側電流はＩになり、出力レベルは
これらの差Ｉにより上昇する。そして、出力レベ
ルがV_Hに近づくとダイオードD₁はオンになり、
差分はダイオードD₁を介してハイレベル設定電
源HLに流れ込む。負荷が無い場合には、ダイオ
ードD₁，D₂に流れる電流は等しくなつてダイオ
ードD₁，D₂の特性が等しいことから出力レベル
V₀はV_Hになる。出力がローレベルの状態では、
カレントスイツチCSaがオフになつてCSbがオン
になることから吐出側電流はＩになり、カレント
スイツチCSc及びCSdがオンになることから吸入
側電流は2Iになり、出力レベルはこれらの差Ｉに
より低下する。そして、出力レベルがV_Lに近づ
くとダイオードD₄はオンになり、差分はダイオ
ードD₄を介してローレベル設定電源LLから出力
される。負荷が無い場合には、ダイオードD₃，
D₄に流れる電流は等しくなつてダイオードD₃，
D₄の特性が等しいことから出力レベルV₀はV_Lに
なり、出力レベルはダイオードD₄によりV_Lのレ
ベルにクランプされることになる。ハイインピー
ダンス状態ではカレントスイツチCSa〜CSdは何
れもオフになり、出力はハイインピーダンスにな
る。

このように構成することにより、高速性を有
し、出力のオフセツトが小さく、大振幅で良好な
直線性が得られ、本質的に電流リミツタ機能を有
する低コストの装置が得られる。

（発明が解決しようとする問題点） しかし、このような構成によれば、ハイレベル
信号V_Hとローレベル信号V_Lの差が小さくなると、
本来カツトオフにならなければならないダイオー
ドD₁或いはD₄にも電流が流れて振幅が小さくな
るのに従つてオフセツトが大きくなり、小さい振
幅（例えば0.5Vpp以下）のパルス信号が得られ
ないという問題点がある。このようなオフセツト
はダイオードの寄生抵抗が小さければ小さくする
ことができるが、完全にはなくならない。

本発明は、このような点に着目してなされたも
のであつて、その目的は、カツトオフ側のダイオ
ードが導通することのない回路構成とし、小さい
振幅のパルス信号が得られるデジタル信号発生装
置を提供することにある。

（問題点を解決するための手段） 前記した問題点を解決するため本発明は、ハイ
レベル設定電源と、ローレベル設定電源と、前記
ハイレベル設定電源の出力端の装置の出力端子間
にカソードが互いに共通接続されるように直列接
続された第１及び第２のダイオードと、前記ロー
レベル設定電源の出力端と装置の出力端子間にア
ノードが互いに共通接続されるように直列接続さ
れた第３及び第４のダイオードと、前記第３及び
第４のダイオードの共通接続点にスイツチを介し
て接続され2Iの電流を出力する第１の定電流源
と、前記第１及び第２のダイオードの共通接続点
にスイツチを介して接続され−2Iの電流を出力す
る第３の定電流源と、前記装置の出力端子に接続
されそれぞれスイツチを介してＩ及び−Ｉの電流
を出力する第２及び第４の定電流源とを備え、ハ
イレベル状態では前記第２、第３の定電流源をオ
ン、前記第１、第４の定電流源をオフにし、ロー
レベル状態では前記第１、第４の定電流源をオ
ン、第２、第３の定電流源をオフにし、ハイイン
ピーダンス状態では第１〜第４の定電流源を何れ
もオフにするように構成したことを特徴とするも
のである。

（実施例） 以下、図面を参照して本発明の実施例を詳細に
説明する。

第１図は、本発明の動作原理を示す基本回路図
である。図において、HL及びLLはハイレベル設
定電源及びローレベル設定電源で、それぞれ設定
電圧V_H及びV_Lが与えられている。D₁及びD₂はハ
イレベル設定電源HLの出力端と、装置の出力端
子T₀間に互いにカソードが共通接続されるよう
に直列接続された第１及び第２のダイオード、
D₃及びD₄は、ローレベル設定電源LLの出力端
と、装置の出力端子T₀間に互いにアノードが共
通接続されるように直列接続された第３及び第４
のダイオードである。

CS₁は2Iの電流を出力する第１の定電流源で、
出力電流2Iをオン、オフするスイツチS₁を含んで
おり、その出力端は、第３のダイオードD₃と第
３のダイオードD₄の共通接続点（第３、第４の
ダイオードのアノード）に接続されている。CS₂
はＩの電流を出力する第２の定電流源で、出力電
流Ｉをオン、オフするスイツチS₂を含んでおり、
その出力端は出力端子T₀に接続されている。CS₃
は−2Iの電流を出力する第３の定電流源で、出力
電流−2Iをオン、オフするスイツチS₃を含んでお
り、その出力端は、第１のダイオードD₁と第２
のダイオードD₂の共通接続点（第１、第２のダ
イオードのカソード）に接続されている。CS₄は
−Ｉの電流を出力する第４の定電流源で、出力電
流−Ｉをオン、オフするスイツチS₄を含んでお
り、その出力端は、出力端子T₀に接続されてい
る。

第２図は、定電流源の一例を示す回路図で、こ
こでは第１の定電流源CS₁を構成した場合を示
す。この定電流源は、電源V⁺に接続された高抵
抗RE₂と、この抵抗RE₂にエミツタが接続された
カレントスイツチを構成しているトランジスタ
Q₃，Q₄と、このトランジスタQ₃，Q₄をオン、オ
フ制御する信号をレベルシフトするためのトラン
ジスタQ₁，Q₂、抵抗R_L，RE₁及びアンプA₁で構
成されている。

このように構成された回路の動作について説明
すれば、以下の通りである。

第３図は、第１図の主要素子の動作状態図であ
る。第１〜第４の定電流源CS₁〜CS₄は、出力の
状態に応じて第３図のオン、オフ状態になるよう
に、図示していない制御回路によつて制御され
る。

即ち、出力がハイレベルの状態では、第２、第
３の定電流源CS₂，CS₃（スイツチS₂，S₃）がオ
ン、第１、第４の定電流源CS₁，CS₄（スイツチ
S₁，S₄）がオフとなる。この状態では、第３、第
４のダイオードD₃，D₄はオフであり、これらに
は電流が流れず、これらの各ダイオードの第１、
第４の定電流源は除外して考えてよい。今、出力
端子T₀に負荷が接続されていない場合、第２の
定電源CS₂から出力された電流Ｉは、全て第２の
ダイオードD₂を通り第３の定電流源CS₃に流れ込
む。第３の定電流源CS₃は出力電流は−2Iであつ
て、残りの電流Ｉは、第１のダイオードD₁を通
つてハイレベル設定電源HLから供給される。従
つて、第１、第２の各ダイオードD₁，D₂は何れ
もオンとなり、これらのダイオードD₁，D₂を流
れる電流は共にＩになる。ここで、第１、第２の
各ダイオードの特性が何れも揃つているものとす
れば、ここでの電圧降下は等しく、出力端子T₀
の出力レベルV₀は、ハイレベル設定電圧V_Hとな
る。

出力がローレベルの状態では、第１、第４の定
電流源CS₁，CS₄（スイツチS₁，S₄）がオン、第
２、第３の定電流源CS₂，CS₃（スイツチS₂，S₃）
がオフとなる。この状態では、第１、第２のダイ
オードD₁，D₂はオフ、第３、第４のダイオード
D₃，D₄がオンとなり、負荷が無い場合、第１の
定電流源CS₁から出力された電流2Iは、Ｉが第３
のダイオードD₃を通つてローレベル設定電源LL
に流れ込み、残りのＩが第４のダイオードD₄を
通つて第４の定電流源CS₄に流れ込む。ここで、
第３、第４のダイオードD₃，D₄を流れる電流は
共にＩであつて、各ダイオードD₃，D₄の特性が
揃つているものとすれば、ここでの電圧降下は等
しく、従つて出力端子T₀の出力レベルV₀は、ロ
ーレベル設定電圧V_Lとなる。

尚、出力電流は、ハイレベル状態からローレベ
ル状態を範囲で、最大±Ｉの間で変化する。

ハイインピーダンス状態では、第１〜第４の各
定電流源CS₁〜CS₄は何れもオフで、第１〜第４
のダイオードD₁〜D₄と共にオフとなり、出力端
子T₀には逆接続されたダイオードのみが接続さ
れた状態となる。従つて、ハイインピーダンス状
態に維持される。

第４図は、第１、第２の定電流源CS₁，CS₂の
他の回路例を示す接続図である。ここで、トラン
ジスタQ₁，Q₂は第１の定電流源の出力電流2Iを
オン、オフするカレントスイツチを構成してお
り、又、トランジスタQ₃，Q₄は第２の定電流源
の出力電流Ｉをオン、オフするカレントスイツチ
を構成している。この定電流源は、第１、第２の
定電流源CS₁とCS₂とが同時にオンとはならない
点に着目したものであつて、第１の定電流源CS₁
には、第２の定電流源CS₂のオフ時に捨てられる
電流が、トランジスタQ₁，Q₂のエミツタに流れ
込むようにすることによつて、電流を有効（この
場合2/3が使用される）に使用するようにし、発
熱量を抑制している。

このような構成により、従来装置に比べて小さ
い振幅のパルス信号が得られる。そして制御にあ
たつては、直流的なバイアス電流を制御するのみ
であり、過渡特性などに与える影響は極めて少な
く、安定な測定が行える。又、出力電流に着目す
ると、最大でも±Ｉしか流れず、本質的に電流リ
ミツタ機能を有するものであり、出力は保護され
ることになる。

（発明の効果） 以上説明したように、本発明によれば、比較的
簡単な構成で、デジタル半導体集積回路のテスト
に必要な特性を有すると共に、微小振幅でもカツ
トオフ側のダイオードが導通しないので、小さい
振幅のパルス信号をリニアリテイ良く出力できる
デジタル信号発生装置が実現できる。

【図面の簡単な説明】

第１図は本発明装置の基本回路図、第２図及び
第４図は第１装置に用いられる定電流源の一例を
示す回路図、第３図は第１図装置の動作状態説明
図、第５図及び第６図は従来装置の一例を示すブ
ロツク図、第７図は第６図の要部の具体例を示す
回路図、第８図は第７図の動作状態説明図であ
る。 H_L……ハイレベル設定電源、LL……ローレベ
ル設定電源、D₁〜D₄……第１〜第４のダイオー
ド、CS₁〜CS₄……第１〜第４の定電流源、T₀…
…出力端子。

Claims (1)

【特許請求の範囲】
1. １ ハイレベル設定電源と、ローレベル設定電源
   と、前記ハイレベル設定電源の出力端と装置の出
   力端子間にカソードが互いに共通接続されるよう
   に直列接続された第１及び第２のダイオードと、
   前記ローレベル設定電源の出力端と装置の出力端
   子間にアノードが互いに共通接続されるように直
   列接続された第３及び第４のダイオードと、前記
   第３及び第４のダイオードの共通接続点にスイツ
   チを介して接続され2Iの電流を出力する第１の定
   電流源と、前記第１及び第２のダイオードの共通
   接続点にスイツチを介して接続され−2Iの電流を
   出力する第３の定電流源と、前記装置の出力端子
   に接続されそれぞれスイツチを介してＩ及び−Ｉ
   の電流を出力する第２及び第４の定電流源とを備
   え、ハイレベル状態では前記第２、第３の定電流
   源をオン、前記第１、第４の定電流源をオフに
   し、ローレベル状態では前記第１、第４の定電流
   源をオン、前記第２、第３の定電流源をオフに
   し、ハイインピーダンス状態では第１〜第４の定
   電流源を何れもオフにするように構成したことを
   特徴とするデジタル信号発生装置。