JPH0547684A - 結晶成長方法 - Google Patents
結晶成長方法Info
- Publication number
- JPH0547684A JPH0547684A JP19941691A JP19941691A JPH0547684A JP H0547684 A JPH0547684 A JP H0547684A JP 19941691 A JP19941691 A JP 19941691A JP 19941691 A JP19941691 A JP 19941691A JP H0547684 A JPH0547684 A JP H0547684A
- Authority
- JP
- Japan
- Prior art keywords
- crystal
- substrate
- growth
- seed
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
(57)【要約】
【目的】 本発明は、液相からの横方向成長による結晶
の成長方法に関し、種々の半導体素子を形成するための
あらゆる化合物半導体等を含むいかなる結晶の格子定数
についても対応でき、液相からの横方向成長により格子
欠陥の少ない結晶を作製することができる結晶成長を提
供することを目的とする。 【構成】 単結晶基板上に該基板表面の一部を露出させ
る開口部を有するマスクを形成し、該基板表面の露出部
分を種結晶として、液相からの横方向成長によって、該
基板結晶とは格子定数が異なる結晶を該マスク上に成長
させる方法において、該液相として、該基板の種結晶部
分をわずかにメルトバックさせる未飽和溶液を用いるよ
うに構成する。
の成長方法に関し、種々の半導体素子を形成するための
あらゆる化合物半導体等を含むいかなる結晶の格子定数
についても対応でき、液相からの横方向成長により格子
欠陥の少ない結晶を作製することができる結晶成長を提
供することを目的とする。 【構成】 単結晶基板上に該基板表面の一部を露出させ
る開口部を有するマスクを形成し、該基板表面の露出部
分を種結晶として、液相からの横方向成長によって、該
基板結晶とは格子定数が異なる結晶を該マスク上に成長
させる方法において、該液相として、該基板の種結晶部
分をわずかにメルトバックさせる未飽和溶液を用いるよ
うに構成する。
Description
【０００１】
【産業上の利用分野】本発明は、液相からの横方向成長
による結晶の成長方法に関し、特に光半導体デバイス、
高速半導体デバイス、光・電子集積回路等を形成した半
導体装置として、またはこれらの半導体装置の基板用材
料として用いる半導体結晶を液相から横方向成長させる
結晶成長方法に関する。
による結晶の成長方法に関し、特に光半導体デバイス、
高速半導体デバイス、光・電子集積回路等を形成した半
導体装置として、またはこれらの半導体装置の基板用材
料として用いる半導体結晶を液相から横方向成長させる
結晶成長方法に関する。
【０００２】
【従来の技術】Ｓｉのような１元系、ＩｎＰやＧａＡｓ
のような２元系等の半導体結晶の製造方法として、引き
上げ法等により作製したバルク結晶をスライスした後、
スライス面を鏡面研磨することが行われている。このよ
うにして得られた第１の半導体結晶上に、これとは格子
定数の異なる第２の半導体結晶を成長させる場合、第１
半導体結晶上に先ず歪超格子やグレーデッド層を形成す
ることによって、所期の第２半導体結晶と格子定数の適
合性の良い層を設け、この層上に第２半導体結晶の成長
を行っていた。
のような２元系等の半導体結晶の製造方法として、引き
上げ法等により作製したバルク結晶をスライスした後、
スライス面を鏡面研磨することが行われている。このよ
うにして得られた第１の半導体結晶上に、これとは格子
定数の異なる第２の半導体結晶を成長させる場合、第１
半導体結晶上に先ず歪超格子やグレーデッド層を形成す
ることによって、所期の第２半導体結晶と格子定数の適
合性の良い層を設け、この層上に第２半導体結晶の成長
を行っていた。
【０００３】ところがこのようにして形成した格子定数
適合のための層は表面に多数の欠陥が存在しており、こ
れを基板として成長した第２結晶中には基板からの貫通
転位等の影響により非常に多くの格子欠陥が生ずること
が避けられない。高速半導体デバイス、光半導体デバイ
ス、光・電子集積回路等を作製する半導体結晶は、かな
り大きな面積について結晶欠陥の少ない結晶性の良いも
のでなければならず、上記従来の方法で作製した半導体
結晶ではその要求に対応できないという問題があった。
適合のための層は表面に多数の欠陥が存在しており、こ
れを基板として成長した第２結晶中には基板からの貫通
転位等の影響により非常に多くの格子欠陥が生ずること
が避けられない。高速半導体デバイス、光半導体デバイ
ス、光・電子集積回路等を作製する半導体結晶は、かな
り大きな面積について結晶欠陥の少ない結晶性の良いも
のでなければならず、上記従来の方法で作製した半導体
結晶ではその要求に対応できないという問題があった。
【０００４】
【発明が解決しようとする課題】本発明は、種々の半導
体素子を形成するためのあらゆる化合物半導体等を含む
いかなる結晶の格子定数についても対応でき、液相から
の横方向成長により格子欠陥の少ない結晶を作製するこ
とができる結晶成長を提供することを目的とする。
体素子を形成するためのあらゆる化合物半導体等を含む
いかなる結晶の格子定数についても対応でき、液相から
の横方向成長により格子欠陥の少ない結晶を作製するこ
とができる結晶成長を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の結晶成長方法は、単結晶基板上に該基板
表面の一部を露出させる開口部を有するマスクを形成
し、該基板表面の露出部分を種結晶として、横方向成長
によって、該基板結晶とは格子定数が異なる結晶を該マ
スク上に液相成長させる方法において、該液相成長にお
ける融液として、該基板の種結晶部分をわずかにメルト
バックさせる未飽和溶液を用いることを特徴とする結晶
成長方法。
めに、本発明の結晶成長方法は、単結晶基板上に該基板
表面の一部を露出させる開口部を有するマスクを形成
し、該基板表面の露出部分を種結晶として、横方向成長
によって、該基板結晶とは格子定数が異なる結晶を該マ
スク上に液相成長させる方法において、該液相成長にお
ける融液として、該基板の種結晶部分をわずかにメルト
バックさせる未飽和溶液を用いることを特徴とする結晶
成長方法。
【０００６】
【作用】図１を参照して本発明の原理を説明する。従来
の液相からの横方向成長において行われていたように、
例えば半導体から成る単結晶基板１上に形成した好まし
くは非晶質材料から成るマスク２には、所望方位につい
て優先的に結晶成長を行わせるための望ましくは帯状の
開口部３（ライン）が設けてあり、この開口ライン３内
に露出した基板１の表面が、成長する結晶４の種結晶
（図のように帯状の場合「ラインシード」と呼称する）
として作用する。
の液相からの横方向成長において行われていたように、
例えば半導体から成る単結晶基板１上に形成した好まし
くは非晶質材料から成るマスク２には、所望方位につい
て優先的に結晶成長を行わせるための望ましくは帯状の
開口部３（ライン）が設けてあり、この開口ライン３内
に露出した基板１の表面が、成長する結晶４の種結晶
（図のように帯状の場合「ラインシード」と呼称する）
として作用する。
【０００７】基板１の結晶に対して格子整合しない結晶
を成長させる際に、成長温度を飽和温度よりわずかに高
くして基板１の種部分をメルトバックさせることによ
り、マスク２のラインシード３部分で格子不整合によっ
て生じる結晶欠陥の横方向成長層への伝播量を少なく抑
えることができ、格子定数を自由に制御した欠陥密度の
低い半導体結晶を成長させることができる。
を成長させる際に、成長温度を飽和温度よりわずかに高
くして基板１の種部分をメルトバックさせることによ
り、マスク２のラインシード３部分で格子不整合によっ
て生じる結晶欠陥の横方向成長層への伝播量を少なく抑
えることができ、格子定数を自由に制御した欠陥密度の
低い半導体結晶を成長させることができる。
【０００８】これにより、半導体結晶基板の格子定数に
制約されることなく、格子定数を自由に選択して、結晶
性の良好な光半導体デバイス、高速半導体デバイス等を
製造することができる。
制約されることなく、格子定数を自由に選択して、結晶
性の良好な光半導体デバイス、高速半導体デバイス等を
製造することができる。
【０００９】
【実施例】本発明に従って液相からの横方向成長により
ＩｎＧａＡｓ結晶を成長させた。その手順を図２を参照
して説明する。同図（ａ）は断面図、（ｂ）は基板上方
から見た平面図である。同図（ａ）に示すように、Ｇａ
Ａｓ（１１１）Ｂ基板１ａ上に、ＣＶＤ法により厚さ２
００ｎｍの非晶質ＳｉＯ2 膜２ａを形成した。次に、フ
ォトリソグラフィー法により、膜２ａに幅３μｍで基板
結晶方位＜２１１＞に沿った開口３ａを開け、マスクと
した（同図（ａ）および（ｂ）参照）。開口３ａ内で
は、その下の基板１ａの表面が露出しており、この基板
露出部分が、成長するＩｎＧａＡｓの方位を規定する帯
状の種結晶（ラインシード）として作用する。
ＩｎＧａＡｓ結晶を成長させた。その手順を図２を参照
して説明する。同図（ａ）は断面図、（ｂ）は基板上方
から見た平面図である。同図（ａ）に示すように、Ｇａ
Ａｓ（１１１）Ｂ基板１ａ上に、ＣＶＤ法により厚さ２
００ｎｍの非晶質ＳｉＯ2 膜２ａを形成した。次に、フ
ォトリソグラフィー法により、膜２ａに幅３μｍで基板
結晶方位＜２１１＞に沿った開口３ａを開け、マスクと
した（同図（ａ）および（ｂ）参照）。開口３ａ内で
は、その下の基板１ａの表面が露出しており、この基板
露出部分が、成長するＩｎＧａＡｓの方位を規定する帯
状の種結晶（ラインシード）として作用する。
【００１０】底部が開放された溶液槽（図示せず）を、
基板１ａ上のラインシード部３ａにかからない位置に載
せ、基板１ａで溶液槽の底を密閉した。この溶液槽は中
に収容した溶液の温度を所定温度に調節するための機能
を有する。上記溶液槽内に、固相組成Ｉｎ0.02Ｇａ0.98
Ａｓに対応し７９９．５℃で飽和しているＩｎ─Ｇａ─
Ａｓ溶液を用意し、溶液温度を飽和温度よりも０．５℃
だけ高い８００℃に保持した。
基板１ａ上のラインシード部３ａにかからない位置に載
せ、基板１ａで溶液槽の底を密閉した。この溶液槽は中
に収容した溶液の温度を所定温度に調節するための機能
を有する。上記溶液槽内に、固相組成Ｉｎ0.02Ｇａ0.98
Ａｓに対応し７９９．５℃で飽和しているＩｎ─Ｇａ─
Ａｓ溶液を用意し、溶液温度を飽和温度よりも０．５℃
だけ高い８００℃に保持した。
【００１１】この状態の溶液槽を基板１ａ上をスライド
させてラインシード３ａ上で停止させ、溶液とラインシ
ード３ａとを接触させて結晶成長を開始させた。０．１
℃／ｍｉｎの冷却速度で３０分間結晶成長を行った。結
晶成長完了後、再度溶液槽を基板１ａ上をスライドさ
せ、基板１ａ端部に隣接した溶液溜め（図示せず）上ま
で移送し、これにより開放された溶液槽底部から溶液を
排出した。
させてラインシード３ａ上で停止させ、溶液とラインシ
ード３ａとを接触させて結晶成長を開始させた。０．１
℃／ｍｉｎの冷却速度で３０分間結晶成長を行った。結
晶成長完了後、再度溶液槽を基板１ａ上をスライドさ
せ、基板１ａ端部に隣接した溶液溜め（図示せず）上ま
で移送し、これにより開放された溶液槽底部から溶液を
排出した。
【００１２】以上により得られたＩｎ─Ｇａ─Ａｓ結晶
４ａについてエッチング（あるいはエッチピット）によ
ってその格子欠陥密度を測定した。比較のため、成長開
始温度を飽和温度より低くした以外は上記と同一条件で
成長させた同一固相組成のＩｎ─Ｇａ─Ａｓ結晶につい
ても、同様に欠陥密度を測定した。
４ａについてエッチング（あるいはエッチピット）によ
ってその格子欠陥密度を測定した。比較のため、成長開
始温度を飽和温度より低くした以外は上記と同一条件で
成長させた同一固相組成のＩｎ─Ｇａ─Ａｓ結晶につい
ても、同様に欠陥密度を測定した。
【００１３】欠陥密度の測定結果を、成長開始温度の関
数として図３に示す。同図から、成長開始温度を飽和温
度よりも低くした比較例では欠陥密度がほぼ１０6 ｃｍ
-2のオーダーであったのに対し、本発明に従って成長開
始温度を飽和温度より高くして基板を僅かにメルトバッ
クさせたことによって、欠陥密度が１０4 ｃｍ-2台の前
半にまで減少したことが分かる。
数として図３に示す。同図から、成長開始温度を飽和温
度よりも低くした比較例では欠陥密度がほぼ１０6 ｃｍ
-2のオーダーであったのに対し、本発明に従って成長開
始温度を飽和温度より高くして基板を僅かにメルトバッ
クさせたことによって、欠陥密度が１０4 ｃｍ-2台の前
半にまで減少したことが分かる。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
格子定数を自由に制御した欠陥の少ない結晶を作製する
ことができ、光半導体デバイス、高速半導体デバイス等
に用いることができる良好な結晶性の半導体基板材料を
提供することができる。これにより、光半導体デバイ
ス、高速半導体デバイス等に用いる混晶半導体の適用範
囲を拡大することができ、従来結晶性の面から限界と考
えられてきたような半導体素子の開発も可能となる。
格子定数を自由に制御した欠陥の少ない結晶を作製する
ことができ、光半導体デバイス、高速半導体デバイス等
に用いることができる良好な結晶性の半導体基板材料を
提供することができる。これにより、光半導体デバイ
ス、高速半導体デバイス等に用いる混晶半導体の適用範
囲を拡大することができ、従来結晶性の面から限界と考
えられてきたような半導体素子の開発も可能となる。
【図１】本発明の原理を説明するための断面図である。
【図２】本発明に従って液晶から横方向成長を行う一例
を示す（ａ）断面図および（ｂ）平面図である。
を示す（ａ）断面図および（ｂ）平面図である。
【図３】ＧａＡｓ基板上に横方向成長したＩｎ─Ｇａ─
Ａｓ結晶の欠陥密度と結晶成長開始温度との関係を示す
グラフである。
Ａｓ結晶の欠陥密度と結晶成長開始温度との関係を示す
グラフである。
１…単結晶基板 ２…マスク ３…マスク２の帯状開口部（ライン） ４…エピタキシャル層 １ａ…ＧａＡｓ（１１１）Ｂ基板 ２ａ…非晶質ＳｉＯ2 のマスク ３ａ…マスク２ａの帯状開口部（ライン） ４ａ…ＩｎＧａＡｓ結晶
Claims (2)
- 【請求項１】 単結晶基板上に該基板表面の一部を露出
させる開口部を有するマスクを形成し、該基板表面の露
出部分を種結晶として、横方向成長によって、該基板結
晶とは格子定数が異なる結晶を該マスク上に液相成長さ
せる方法において、該液相成長における融液として、該
基板の種結晶部分をわずかにメルトバックさせる未飽和
溶液を用いることを特徴とする結晶成長方法。 - 【請求項２】 ＧａＡｓ基板を用い、ＩｎＧａＡｓ結晶
を成長させることを特徴とする請求項１記載の方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941691A JPH0547684A (ja) | 1991-08-08 | 1991-08-08 | 結晶成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19941691A JPH0547684A (ja) | 1991-08-08 | 1991-08-08 | 結晶成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547684A true JPH0547684A (ja) | 1993-02-26 |
Family
ID=16407443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19941691A Withdrawn JPH0547684A (ja) | 1991-08-08 | 1991-08-08 | 結晶成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547684A (ja) |
-
1991
- 1991-08-08 JP JP19941691A patent/JPH0547684A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7888244B2 (en) | Threading-dislocation-free nanoheteroepitaxy of Ge on Si using self-directed touch-down of Ge through a thin SiO2 layer | |
| JP2889589B2 (ja) | 単結晶半導体材料層及び絶縁材料層の交互層製造方法 | |
| CA1225571A (en) | Growth of oriented single crystal semiconductor on insulator | |
| MY122821A (en) | Iii-v nitride substrate boule and method of making and using the same | |
| Nishinaga | Microchannel epitaxy: an overview | |
| JPH06140346A (ja) | ヘテロエピタキシアルの薄い層と電子デバイスの製造法 | |
| US5363793A (en) | Method for forming crystals | |
| KR930009805B1 (ko) | 반도체 층 성장으로 부터 결함을 제거하기 위한 버퍼구조를 갖는 반도체장치. | |
| US7235131B2 (en) | Method for forming a single crystalline film | |
| US5653802A (en) | Method for forming crystal | |
| JPH0547684A (ja) | 結晶成長方法 | |
| JP7287495B2 (ja) | 半導体層の形成方法 | |
| JP2004363251A (ja) | ３−５族化合物半導体とその製造方法 | |
| EP0289114B1 (en) | Process for producing crystals on a light-transmissive substrate | |
| CA1339827C (en) | Crystal articles and method for forming the same | |
| JPH04290423A (ja) | 半導体基板の製造方法および半導体装置 | |
| JP4747319B2 (ja) | ヘテロエピタキシャル成長方法 | |
| JP2527227B2 (ja) | 半導体装置及びその製造方法 | |
| CA1204526A (en) | Liquid phase epitaxial growth method | |
| JP2000124142A (ja) | 半導体層の製造方法 | |
| EP0151000B1 (en) | A liquid-phase epitaxial growth method of a iiib-vb group compound | |
| JP2001102303A (ja) | 化合物半導体基板の製造方法 | |
| EP0455981A1 (en) | Method of forming crystals | |
| JPH0419700B2 (ja) | ||
| Matyi et al. | Selected area heteroepitaxial growth of GaAs on silicon for advanced device structures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |