JPH0546412A - マルチタスク制御装置 - Google Patents
マルチタスク制御装置Info
- Publication number
- JPH0546412A JPH0546412A JP22483091A JP22483091A JPH0546412A JP H0546412 A JPH0546412 A JP H0546412A JP 22483091 A JP22483091 A JP 22483091A JP 22483091 A JP22483091 A JP 22483091A JP H0546412 A JPH0546412 A JP H0546412A
- Authority
- JP
- Japan
- Prior art keywords
- task
- address
- tcb
- memory
- control block
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ８ビットのマイクロプロセッサによるリアル
タイムＯＳにおいて、各タスク管理のために使用するメ
モリ量を削減し、更にその管理情報の操作処理が高速に
行えるようにすること。 【構成】 タスク制御ブロック４，５，６をメモリ３の
管理アドレス０〜２５５番地までに入るように固定的に
配置するタスク制御ブロック（ＴＣＢ）配置手段２を設
ける。ＴＣＢ４，５，６内部のタスクの接続を示すタス
ク接続ポインタや接続キュー７でその配置アドレス情報
の下位８ビットを保存して接続相手を指示する。こうし
てタスクの接続管理を行うことによって、メモリ使用量
が少なくて高速なマルチタスク制御装置が得られる。
タイムＯＳにおいて、各タスク管理のために使用するメ
モリ量を削減し、更にその管理情報の操作処理が高速に
行えるようにすること。 【構成】 タスク制御ブロック４，５，６をメモリ３の
管理アドレス０〜２５５番地までに入るように固定的に
配置するタスク制御ブロック（ＴＣＢ）配置手段２を設
ける。ＴＣＢ４，５，６内部のタスクの接続を示すタス
ク接続ポインタや接続キュー７でその配置アドレス情報
の下位８ビットを保存して接続相手を指示する。こうし
てタスクの接続管理を行うことによって、メモリ使用量
が少なくて高速なマルチタスク制御装置が得られる。
Description
【０００１】
【産業上の利用分野】本発明は、１つのマイクロプロセ
ッサで複数の固有の目的を持つプログラム（以下タスク
と称す）を処理させるためのマルチタスクオペレーティ
ングシステムにおいて、各タスクが各種の待ち行列を構
成する際のマルチタスク制御装置に関するものである。
ッサで複数の固有の目的を持つプログラム（以下タスク
と称す）を処理させるためのマルチタスクオペレーティ
ングシステムにおいて、各タスクが各種の待ち行列を構
成する際のマルチタスク制御装置に関するものである。
【０００２】
【従来の技術】近年、マルチタスク制御装置は、１つの
マイクロプロセッサで複数のタスクを切り換えながら実
行させ、資源を有効に利用するためのリアルタイムオペ
レーティングシステム（以下リアルタイムＯＳと称す）
として、８ビットマイクロプロセッサ等の安価なマイク
ロプロセッサでも応用されてきている。しかしながら、
安価ではあるが機能の低いマイクロプロセッサで応用さ
れるほど、リアルタイムＯＳを使った時のメモリの冗長
性やタスク実行におけるオーバーヘッドが問題となって
いる。
マイクロプロセッサで複数のタスクを切り換えながら実
行させ、資源を有効に利用するためのリアルタイムオペ
レーティングシステム（以下リアルタイムＯＳと称す）
として、８ビットマイクロプロセッサ等の安価なマイク
ロプロセッサでも応用されてきている。しかしながら、
安価ではあるが機能の低いマイクロプロセッサで応用さ
れるほど、リアルタイムＯＳを使った時のメモリの冗長
性やタスク実行におけるオーバーヘッドが問題となって
いる。
【０００３】以下に、従来のマルチタスク制御装置につ
いて説明する。一般に、リアルタイムＯＳでは、各タス
クを切り換えながら実行するのに必要なタスク制御情報
をタスク毎にブロック化して保存しており、これをタス
ク制御ブロック（以下ＴＣＢと称す）と呼んでいる。
いて説明する。一般に、リアルタイムＯＳでは、各タス
クを切り換えながら実行するのに必要なタスク制御情報
をタスク毎にブロック化して保存しており、これをタス
ク制御ブロック（以下ＴＣＢと称す）と呼んでいる。
【０００４】図６は、６４Ｋバイトのアドレス空間を持
った８ビットのマイクロプロセッサで、タスク数が３の
従来のマルチタスク制御装置の機能ブロック図である。
図６において、ＴＣＢ初期化情報メモリ６０１は、各Ｔ
ＣＢの初期情報が記録された読み出し専用のメモリであ
る。
った８ビットのマイクロプロセッサで、タスク数が３の
従来のマルチタスク制御装置の機能ブロック図である。
図６において、ＴＣＢ初期化情報メモリ６０１は、各Ｔ
ＣＢの初期情報が記録された読み出し専用のメモリであ
る。
【０００５】ＴＣＢ配置手段６０２は、ＴＣＢ初期化情
報メモリ６０１からＴＣＢを生成するための初期情報を
読み出し、ＴＣＢを生成した後にメモリ６０３上の任意
のアドレスに配置するもので、ここでは例えば１３Ｆ９
ｈ（１６進表示）から配置している。
報メモリ６０１からＴＣＢを生成するための初期情報を
読み出し、ＴＣＢを生成した後にメモリ６０３上の任意
のアドレスに配置するもので、ここでは例えば１３Ｆ９
ｈ（１６進表示）から配置している。
【０００６】メモリ６０３は、配置されたＴＣＢや接続
キューを記憶しておくためのものである。メモリ６０３
内の第１〜３タスクのＴＣＢ６０４〜６０６は、ＴＣＢ
配置手段６０２によって配置された各タスクのＴＣＢで
であり、接続キュー６０７は、待ち行列の先頭のＴＣＢ
のアドレスを示すものである。又タスク接続管理手段６
０８は、各ＴＣＢを操作してタスクの待ち行列を管理す
るものである。
キューを記憶しておくためのものである。メモリ６０３
内の第１〜３タスクのＴＣＢ６０４〜６０６は、ＴＣＢ
配置手段６０２によって配置された各タスクのＴＣＢで
であり、接続キュー６０７は、待ち行列の先頭のＴＣＢ
のアドレスを示すものである。又タスク接続管理手段６
０８は、各ＴＣＢを操作してタスクの待ち行列を管理す
るものである。
【０００７】図７（ａ）は、図６におけるメモリ６０３
上に配置される各タスクのＴＣＢ６０４〜６０６の内の
１つで、従来構成の一例を示したＴＣＢ構成図である。
図７（ａ）において、７０１は各種の待ち行列を構成す
る時にタスクのつながりを示して待ち行列を構成するた
め、次のタスクのＴＣＢアドレスを保存する１６ビット
のタスク接続ポインタである。タスク管理情報７０２〜
７０５はその他のタスク管理情報であって、例えば以下
のように構成される。タスク管理情報７０２はタスク状
態を示す８ビットの情報で、該当タスクが実行状態なの
か休止状態なのか等のタスクの状態が保存され、７０３
はタスク優先順位を示す８ビットの情報である。タスク
管理情報７０４は１６ビットのタイムアウトカウンタ
で、該当タスクが時間待ち状態の時にタスクの時間管理
が行われる。タスク管理情報７０５は１６ビットのタス
クスタックポインタで、該当タスクが実行状態でなくな
る際のスタックポインタが保存される。
上に配置される各タスクのＴＣＢ６０４〜６０６の内の
１つで、従来構成の一例を示したＴＣＢ構成図である。
図７（ａ）において、７０１は各種の待ち行列を構成す
る時にタスクのつながりを示して待ち行列を構成するた
め、次のタスクのＴＣＢアドレスを保存する１６ビット
のタスク接続ポインタである。タスク管理情報７０２〜
７０５はその他のタスク管理情報であって、例えば以下
のように構成される。タスク管理情報７０２はタスク状
態を示す８ビットの情報で、該当タスクが実行状態なの
か休止状態なのか等のタスクの状態が保存され、７０３
はタスク優先順位を示す８ビットの情報である。タスク
管理情報７０４は１６ビットのタイムアウトカウンタ
で、該当タスクが時間待ち状態の時にタスクの時間管理
が行われる。タスク管理情報７０５は１６ビットのタス
クスタックポインタで、該当タスクが実行状態でなくな
る際のスタックポインタが保存される。
【０００８】図７（ｂ）は、ＴＣＢ接続の１例を示した
ＴＣＢ接続図で、例えば実行待ちした際のタスクの待ち
行列を示したものである。図７（ｂ）において、接続キ
ュー７１１は、タスク先頭指示手段で、待ち行列の先頭
タスクのＴＣＢアドレスを８ビットずつ上位と下位に分
けて指し示した１６ビットの接続キューである。タスク
接続ポインタ７１２、７１３、７１４は、タスク接続指
示手段で、該タスクの次に待ちとなっているタスクのＴ
ＣＢアドレスを指し示すものである。図６における接続
キュー６０７、第１タスクのＴＣＢ６０４、第２タスク
のＴＣＢ６０５、第３タスクのＴＣＢ６０６は、夫々図
７（ｂ）の接続キュー７１１、第１タスクのＴＣＢ７１
３、第２タスクのＴＣＢ７１２、第３タスクのＴＣＢ７
１４に対応する。
ＴＣＢ接続図で、例えば実行待ちした際のタスクの待ち
行列を示したものである。図７（ｂ）において、接続キ
ュー７１１は、タスク先頭指示手段で、待ち行列の先頭
タスクのＴＣＢアドレスを８ビットずつ上位と下位に分
けて指し示した１６ビットの接続キューである。タスク
接続ポインタ７１２、７１３、７１４は、タスク接続指
示手段で、該タスクの次に待ちとなっているタスクのＴ
ＣＢアドレスを指し示すものである。図６における接続
キュー６０７、第１タスクのＴＣＢ６０４、第２タスク
のＴＣＢ６０５、第３タスクのＴＣＢ６０６は、夫々図
７（ｂ）の接続キュー７１１、第１タスクのＴＣＢ７１
３、第２タスクのＴＣＢ７１２、第３タスクのＴＣＢ７
１４に対応する。
【０００９】以上のように構成された従来のマルチタス
ク制御装置の動作について、図６，図７（ｂ），図８及
び図９を用いて説明する。まず図６のＴＣＢ配置手段６
０２は、ＴＣＢ初期化情報メモリ６０１からＴＣＢの初
期情報を受け、各タスクのＴＣＢを生成しメモリ６０３
の任意の場所から順に（ここでは１３Ｆ９（１６進表
示）番地から）ＴＣＢを配置する。メモリ６０３上に配
置されたＴＣＢ６０４〜６０６は以降タスク接続手段６
０８によって管理される。
ク制御装置の動作について、図６，図７（ｂ），図８及
び図９を用いて説明する。まず図６のＴＣＢ配置手段６
０２は、ＴＣＢ初期化情報メモリ６０１からＴＣＢの初
期情報を受け、各タスクのＴＣＢを生成しメモリ６０３
の任意の場所から順に（ここでは１３Ｆ９（１６進表
示）番地から）ＴＣＢを配置する。メモリ６０３上に配
置されたＴＣＢ６０４〜６０６は以降タスク接続手段６
０８によって管理される。
【００１０】図７（ｂ）では、実行待ちタスクの順番
が、第２タスク−第１タスク−第３タスクであった時の
タスク制御ブロックの行列である。接続キュー７１１の
内容は、行列の先頭となる第２タスクのＴＣＢ７１２の
先頭アドレスを示し、その内容は１４０１（１６進数表
示）となり、第２タスクのＴＣＢ７１２のタスク接続ポ
インタの内容は、第１タスクのＴＣＢ７１３の先頭アド
レスを示すために１３Ｆ９（１６進数表示）であり、第
１タスクのＴＣＢ７１３のタスク接続ポインタの内容
は、第３タスクのＴＣＢ７１４の先頭アドレスを示すた
めに１４０９（１６進数表示）となる。第３タスクのＴ
ＣＢ７１４のタスク接続ポインタの内容は、この後につ
ながるＴＣＢがないことを示す特別なコード（例えばＦ
ＦＦＦ（１６進数表示））となる。このように夫々のＴ
ＣＢの先頭アドレスを順次指し示して、待ち行列を構成
する。
が、第２タスク−第１タスク−第３タスクであった時の
タスク制御ブロックの行列である。接続キュー７１１の
内容は、行列の先頭となる第２タスクのＴＣＢ７１２の
先頭アドレスを示し、その内容は１４０１（１６進数表
示）となり、第２タスクのＴＣＢ７１２のタスク接続ポ
インタの内容は、第１タスクのＴＣＢ７１３の先頭アド
レスを示すために１３Ｆ９（１６進数表示）であり、第
１タスクのＴＣＢ７１３のタスク接続ポインタの内容
は、第３タスクのＴＣＢ７１４の先頭アドレスを示すた
めに１４０９（１６進数表示）となる。第３タスクのＴ
ＣＢ７１４のタスク接続ポインタの内容は、この後につ
ながるＴＣＢがないことを示す特別なコード（例えばＦ
ＦＦＦ（１６進数表示））となる。このように夫々のＴ
ＣＢの先頭アドレスを順次指し示して、待ち行列を構成
する。
【００１１】図８は図６におけるＴＣＢ配置手段６０２
の処理を示すフローチャートである。図８において動作
を開始すると、まずステップ８０１においてＴＣＢの配
置アドレスの初期値１３Ｆ９（１６進数表示）とタスク
のカウント値Ｎを設定している。次にステップ８０２に
おいてはＮ番目のＴＣＢの初期化情報を読み込んで、ス
テップ８０３でＴＣＢの生成を行い、ステップ８０４で
は生成したＴＣＢを配置アドレスより順に配置する。そ
してステップ８０５は次のＴＣＢのために配置アドレス
をＴＣＢのサイズだけ移動させ、Ｎを１増やすことによ
って次のＴＣＢを対象にしている。ステップ８０６は次
のＴＣＢ初期化情報をみて、まだタスクが存在するかを
判定し、存在すればステップ８０２に戻り、存在しなけ
れば終了する。
の処理を示すフローチャートである。図８において動作
を開始すると、まずステップ８０１においてＴＣＢの配
置アドレスの初期値１３Ｆ９（１６進数表示）とタスク
のカウント値Ｎを設定している。次にステップ８０２に
おいてはＮ番目のＴＣＢの初期化情報を読み込んで、ス
テップ８０３でＴＣＢの生成を行い、ステップ８０４で
は生成したＴＣＢを配置アドレスより順に配置する。そ
してステップ８０５は次のＴＣＢのために配置アドレス
をＴＣＢのサイズだけ移動させ、Ｎを１増やすことによ
って次のＴＣＢを対象にしている。ステップ８０６は次
のＴＣＢ初期化情報をみて、まだタスクが存在するかを
判定し、存在すればステップ８０２に戻り、存在しなけ
れば終了する。
【００１２】図９は、図６のタスク接続管理手段６０５
の処理を示したフローチャートである。図９において動
作を開始すると、まずステップ９０１においては図６の
接続キュー６０７の下位８ビットを読み込んで、ステッ
プ９０２においては図６の接続キュー６０７の上位８ビ
ットを読み込みステップ９０１とステップ９０２にて読
み込んだデータをＴＣＢアドレス情報としている（ステ
ップ９０３）。そしてステップ９０４で次につながるＴ
ＣＢが有るか無いかを判定し、有れば次のステップ９０
５へ戻り、無ければステップ９０７へ進んでＴＣＢの接
続を行う。ステップ９０５は、該ＴＣＢのタスク接続ポ
インタの下位８ビットを読み込み、次にステップ９０６
で、該ＴＣＢのタスク接続ポインタの上位８ビットを読
み込んでステップ９０３へ戻る。
の処理を示したフローチャートである。図９において動
作を開始すると、まずステップ９０１においては図６の
接続キュー６０７の下位８ビットを読み込んで、ステッ
プ９０２においては図６の接続キュー６０７の上位８ビ
ットを読み込みステップ９０１とステップ９０２にて読
み込んだデータをＴＣＢアドレス情報としている（ステ
ップ９０３）。そしてステップ９０４で次につながるＴ
ＣＢが有るか無いかを判定し、有れば次のステップ９０
５へ戻り、無ければステップ９０７へ進んでＴＣＢの接
続を行う。ステップ９０５は、該ＴＣＢのタスク接続ポ
インタの下位８ビットを読み込み、次にステップ９０６
で、該ＴＣＢのタスク接続ポインタの上位８ビットを読
み込んでステップ９０３へ戻る。
【００１３】
【発明が解決しようとする課題】しかしながらこのよう
な従来のマルチタスク制御装置は、接続キュー及び各Ｔ
ＣＢのタスク接続ポインタとして、各１６ビットのメモ
リが使用されており、メモリを多く使用してしまうと同
時に、接続キュー７１１やタスク接続ポインタ７１２を
参照する際、８ビットのマイクロプロセッサでは２回メ
モリをアクセスしなければ１６ビットの情報が得られな
いので、時間がかかるという問題点を有していた。
な従来のマルチタスク制御装置は、接続キュー及び各Ｔ
ＣＢのタスク接続ポインタとして、各１６ビットのメモ
リが使用されており、メモリを多く使用してしまうと同
時に、接続キュー７１１やタスク接続ポインタ７１２を
参照する際、８ビットのマイクロプロセッサでは２回メ
モリをアクセスしなければ１６ビットの情報が得られな
いので、時間がかかるという問題点を有していた。
【００１４】本発明はかかる点に鑑み、接続キューやタ
スク接続ポインタのサイズを小さくし、しかも高速に処
理を行うことのできるマルチタスク制御装置を提供する
ことを目的とする。
スク接続ポインタのサイズを小さくし、しかも高速に処
理を行うことのできるマルチタスク制御装置を提供する
ことを目的とする。
【００１５】
【課題を解決するための手段】本願の請求項１の発明
は、Ｎ個のタスクを切り換えながら実行するために必要
なタスク管理情報を含むＮ個のタスク制御ブロックを保
存するタスク制御ブロックメモリと、待ち行列タスクの
先頭タスクを示すために、該タスクのタスク制御ブロッ
クの配置アドレス情報の下位の所定ビットを保存するタ
スク先頭指示領域を有し、管理アドレスを指定して任意
の情報を書き込み読み出し可能なメモリ手段と、タスク
制御ブロックメモリのＮ個のタスク制御ブロックをメモ
リ手段の管理アドレスの特定の先頭番地から該先頭番地
と同一の上位ビットを有する最終番地までの所定のアド
レス空間に配置するタスク制御ブロック配置手段と、を
具備し、Ｎ個のタスク制御ブロックには、複数のタスク
の待ち行列を構成するために次に接続されるタスクのタ
スク制御ブロックの配置されるアドレス情報の下位の所
定ビットを保存してタスクの接続を示すタスク接続指示
手段と、を具備することを特徴とするものである。
は、Ｎ個のタスクを切り換えながら実行するために必要
なタスク管理情報を含むＮ個のタスク制御ブロックを保
存するタスク制御ブロックメモリと、待ち行列タスクの
先頭タスクを示すために、該タスクのタスク制御ブロッ
クの配置アドレス情報の下位の所定ビットを保存するタ
スク先頭指示領域を有し、管理アドレスを指定して任意
の情報を書き込み読み出し可能なメモリ手段と、タスク
制御ブロックメモリのＮ個のタスク制御ブロックをメモ
リ手段の管理アドレスの特定の先頭番地から該先頭番地
と同一の上位ビットを有する最終番地までの所定のアド
レス空間に配置するタスク制御ブロック配置手段と、を
具備し、Ｎ個のタスク制御ブロックには、複数のタスク
の待ち行列を構成するために次に接続されるタスクのタ
スク制御ブロックの配置されるアドレス情報の下位の所
定ビットを保存してタスクの接続を示すタスク接続指示
手段と、を具備することを特徴とするものである。
【００１６】本願の請求項２の発明は、Ｎ個のタスクを
切り換えながら実行するために必要なタスク管理情報を
含むＮ個のタスク制御ブロックを保存するタスク制御ブ
ロックメモリと、待ち行列タスクの先頭タスクを示すた
めに、該タスクのタスク制御ブロックの配置アドレス情
報の下位の所定ビットを保存するタスク先頭指示領域を
有し、管理アドレスを指定して任意の情報を書き込み読
み出し可能なメモリ手段と、タスク制御ブロックメモリ
のＮ個のタスク制御ブロックをメモリ手段の管理アドレ
スの特定の先頭番地から該先頭番地と同一の上位ビット
を有する最終番地までの所定のアドレス空間に配置する
タスク制御ブロック配置手段と、を具備し、Ｎ個のタス
ク制御ブロックの最後尾のアドレス情報を検出する配置
アドレス検出手段と、配置アドレス検出手段より検出さ
れたアドレスがメモリの所定アドレス空間の最終アドレ
スを越えているかどうかを比較するアドレス比較手段
と、アドレス比較手段より最終アドレスを越えたアドレ
スであれば警告する警告手段と、を具備することを特徴
とするものである。
切り換えながら実行するために必要なタスク管理情報を
含むＮ個のタスク制御ブロックを保存するタスク制御ブ
ロックメモリと、待ち行列タスクの先頭タスクを示すた
めに、該タスクのタスク制御ブロックの配置アドレス情
報の下位の所定ビットを保存するタスク先頭指示領域を
有し、管理アドレスを指定して任意の情報を書き込み読
み出し可能なメモリ手段と、タスク制御ブロックメモリ
のＮ個のタスク制御ブロックをメモリ手段の管理アドレ
スの特定の先頭番地から該先頭番地と同一の上位ビット
を有する最終番地までの所定のアドレス空間に配置する
タスク制御ブロック配置手段と、を具備し、Ｎ個のタス
ク制御ブロックの最後尾のアドレス情報を検出する配置
アドレス検出手段と、配置アドレス検出手段より検出さ
れたアドレスがメモリの所定アドレス空間の最終アドレ
スを越えているかどうかを比較するアドレス比較手段
と、アドレス比較手段より最終アドレスを越えたアドレ
スであれば警告する警告手段と、を具備することを特徴
とするものである。
【００１７】
【作用】本発明は、各タスクのＴＣＢをＴＣＢ配置手段
によってメモリ手段の管理アドレスの所定の先頭番地か
ら先頭番地と同一の上位ビットを持つ所定最終番地の所
定アドレス空間に入るように固定的に配置する。そうす
ればＴＣＢの配置されるアドレスは上位ビットが固定さ
れ、下位ビットのみがＴＣＢによって異なる。従ってタ
スク接続処理等のＴＣＢの操作を下位ビットの演算で実
施できることとなる。それ故高速に処理でき、また接続
キューやＴＣＢを構成するタスク接続ポインタを下位ビ
ットで構成できるのでメモリの使用量を小さくできる。
によってメモリ手段の管理アドレスの所定の先頭番地か
ら先頭番地と同一の上位ビットを持つ所定最終番地の所
定アドレス空間に入るように固定的に配置する。そうす
ればＴＣＢの配置されるアドレスは上位ビットが固定さ
れ、下位ビットのみがＴＣＢによって異なる。従ってタ
スク接続処理等のＴＣＢの操作を下位ビットの演算で実
施できることとなる。それ故高速に処理でき、また接続
キューやＴＣＢを構成するタスク接続ポインタを下位ビ
ットで構成できるのでメモリの使用量を小さくできる。
【００１８】
【実施例】図１は、本発明の請求項１に相当するＮ＝３
の場合の実施例におけるマルチタスク制御装置の機能ブ
ロック図で、６４Ｋバイトのアドレス空間を持った８ビ
ットのマイクロプロセッサで、タスク数が３の時のもの
である。図１においてＴＣＢ初期化情報メモリ１はＴＣ
Ｂを生成する際に必要な初期情報が保存されたメモリで
あり、ＴＣＢ配置手段２はＴＣＢ初期化情報１を元にＴ
ＣＢを作成しメモリ３上の０番地から順に配置するであ
る。メモリ３はＴＣＢや接続キューを保持するためのメ
モリであって、メモリ３内の第１〜３タスクのＴＣＢ
４，５，６は夫々ＴＣＢ配置手段２によって、メモリ３
の０番地から順に配置されたＴＣＢである。又接続キュ
ー７は待ち行列の先頭タスクのＴＣＢアドレスの下位８
ビットを示すものであり、０番地から２５５番地に存在
しないものとする。タスク接続管理手段８は、メモリ３
上に配置された各タスクのＴＣＢ４〜６、及び接続キュ
ー７を操作してタスクの接続行列を構成管理するもので
ある。
の場合の実施例におけるマルチタスク制御装置の機能ブ
ロック図で、６４Ｋバイトのアドレス空間を持った８ビ
ットのマイクロプロセッサで、タスク数が３の時のもの
である。図１においてＴＣＢ初期化情報メモリ１はＴＣ
Ｂを生成する際に必要な初期情報が保存されたメモリで
あり、ＴＣＢ配置手段２はＴＣＢ初期化情報１を元にＴ
ＣＢを作成しメモリ３上の０番地から順に配置するであ
る。メモリ３はＴＣＢや接続キューを保持するためのメ
モリであって、メモリ３内の第１〜３タスクのＴＣＢ
４，５，６は夫々ＴＣＢ配置手段２によって、メモリ３
の０番地から順に配置されたＴＣＢである。又接続キュ
ー７は待ち行列の先頭タスクのＴＣＢアドレスの下位８
ビットを示すものであり、０番地から２５５番地に存在
しないものとする。タスク接続管理手段８は、メモリ３
上に配置された各タスクのＴＣＢ４〜６、及び接続キュ
ー７を操作してタスクの接続行列を構成管理するもので
ある。
【００１９】図２（ａ）は、図１におけるメモリ３上に
配置される各タスクのＴＣＢ４〜６の内の１つで、７バ
イトのＴＣＢの構成例を示したＴＣＢ構成図である。図
２（ａ）において、タスク接続ポインタ２０１は各種の
待ち行列を構成する時にタスクのつながりを示して待ち
行列を構成するため、次のタスクのＴＣＢアドレスの下
位８ビットのみを保存する８ビットのポインタである。
タスク管理情報２０２〜２０５はその他のタスク管理情
報であって、従来例のタスク管理情報７０２〜７０５と
全く同一である。
配置される各タスクのＴＣＢ４〜６の内の１つで、７バ
イトのＴＣＢの構成例を示したＴＣＢ構成図である。図
２（ａ）において、タスク接続ポインタ２０１は各種の
待ち行列を構成する時にタスクのつながりを示して待ち
行列を構成するため、次のタスクのＴＣＢアドレスの下
位８ビットのみを保存する８ビットのポインタである。
タスク管理情報２０２〜２０５はその他のタスク管理情
報であって、従来例のタスク管理情報７０２〜７０５と
全く同一である。
【００２０】図２（ｂ）はＴＣＢ接続の１例を示したＴ
ＣＢ接続図で、例えば実行待ちした際のタスクの待ち行
列を示したものである。図２（ｂ）において接続キュー
２１１は、タスク先頭指示手段で、待ち行列の先頭タス
クのＴＣＢアドレスの下位だけを指し示す８ビットの接
続キューである。タスク接続ポインタ２１２，２１３，
２１４は、タスク接続指示手段で、該タスクの次に待ち
となっているタスクのＴＣＢアドレスの下位８ビットを
指し示すものである。図１における接続キュー７，第１
タスクのＴＣＢ４，第２タスクのＴＣＢ５，第３タスク
のＴＣＢ６は、夫々図２（ｂ）の接続キュー２１１，第
１タスクのＴＣＢ２１３，第２タスクのＴＣＢ２１２，
第３タスクのＴＣＢ２１４に対応する。
ＣＢ接続図で、例えば実行待ちした際のタスクの待ち行
列を示したものである。図２（ｂ）において接続キュー
２１１は、タスク先頭指示手段で、待ち行列の先頭タス
クのＴＣＢアドレスの下位だけを指し示す８ビットの接
続キューである。タスク接続ポインタ２１２，２１３，
２１４は、タスク接続指示手段で、該タスクの次に待ち
となっているタスクのＴＣＢアドレスの下位８ビットを
指し示すものである。図１における接続キュー７，第１
タスクのＴＣＢ４，第２タスクのＴＣＢ５，第３タスク
のＴＣＢ６は、夫々図２（ｂ）の接続キュー２１１，第
１タスクのＴＣＢ２１３，第２タスクのＴＣＢ２１２，
第３タスクのＴＣＢ２１４に対応する。
【００２１】このように構成されたこの実施例のマルチ
タスク制御装置の動作について図１，図２（ｂ），図３
及び図４を用いて説明する。まずＴＣＢ配置手段２は、
ＴＣＢ初期化情報メモリ１からＴＣＢの初期情報を受
け、各タスクのＴＣＢを生成しメモリ３の０〜２５５番
地までの所定の番地（ここでは０番地）から順にＴＣＢ
を配置する。タスク接続管理手段８は、メモリ３上に配
置されたＴＣＢ４〜６は０から２５５番地にあるものと
して管理し、上位アドレスを固定する。ＴＣＢ配置手段
２とタスク接続手段８の処理の詳細を図３と図４に示
す。図２（ｂ）では、実行待ちタスクの順番が第２タス
ク−第１タスク−第３タスクであった時のタスク制御ブ
ロックの待ち行列である。接続キュー２１１の内容は、
行列の先頭となる第２タスクのＴＣＢ２１２の先頭アド
レスの下位８ビットを示し、その内容は０７（１６進数
表示）となり、第２タスクのＴＣＢ２１２のタスク接続
ポインタの内容は、第１タスクのＴＣＢ２１３の先頭ア
ドレスの下位８ビットを示すために００（１６進数表
示）であり、第１タスクのＴＣＢ２１３のタスク接続ポ
インタの内容は、第３タスクのＴＣＢ２１４の先頭アド
レスの下位８ビットを示すために０Ｅ（１６進数表示）
となる。第３タスクのＴＣＢ２１４のタスク接続ポイン
タの内容は、この後につながるＴＣＢがないことを示す
特別なコード（例えばＦＦ（１６進数表示））となる。
このように夫々のＴＣＢの先頭アドレスの下位８ビット
を順次指し示して、待ち行列を構成する。
タスク制御装置の動作について図１，図２（ｂ），図３
及び図４を用いて説明する。まずＴＣＢ配置手段２は、
ＴＣＢ初期化情報メモリ１からＴＣＢの初期情報を受
け、各タスクのＴＣＢを生成しメモリ３の０〜２５５番
地までの所定の番地（ここでは０番地）から順にＴＣＢ
を配置する。タスク接続管理手段８は、メモリ３上に配
置されたＴＣＢ４〜６は０から２５５番地にあるものと
して管理し、上位アドレスを固定する。ＴＣＢ配置手段
２とタスク接続手段８の処理の詳細を図３と図４に示
す。図２（ｂ）では、実行待ちタスクの順番が第２タス
ク−第１タスク−第３タスクであった時のタスク制御ブ
ロックの待ち行列である。接続キュー２１１の内容は、
行列の先頭となる第２タスクのＴＣＢ２１２の先頭アド
レスの下位８ビットを示し、その内容は０７（１６進数
表示）となり、第２タスクのＴＣＢ２１２のタスク接続
ポインタの内容は、第１タスクのＴＣＢ２１３の先頭ア
ドレスの下位８ビットを示すために００（１６進数表
示）であり、第１タスクのＴＣＢ２１３のタスク接続ポ
インタの内容は、第３タスクのＴＣＢ２１４の先頭アド
レスの下位８ビットを示すために０Ｅ（１６進数表示）
となる。第３タスクのＴＣＢ２１４のタスク接続ポイン
タの内容は、この後につながるＴＣＢがないことを示す
特別なコード（例えばＦＦ（１６進数表示））となる。
このように夫々のＴＣＢの先頭アドレスの下位８ビット
を順次指し示して、待ち行列を構成する。
【００２２】図３は図１におけるＴＣＢ配置手段２の処
理を示すフローチャートである。本図において動作を開
始すると、まずステップ３０１においてＴＣＢの配置ア
ドレスの初期値０とタスクのカウント値Ｎ＝１を設定し
ている。そしてステップ３０２に進み、Ｎ番目のＴＣＢ
の初期化情報を読み込んで、ステップ３０３でＴＣＢの
生成を行い、ステップ３０４では生成したＴＣＢを配置
アドレスより順に配置する。そしてステップ３０５にお
いて次のＴＣＢのために配置アドレスをＴＣＢのサイズ
だけ移動させ、Ｎを１増やすことによって次のＴＣＢを
対象にしている。ステップ３０６では次のＴＣＢ初期化
情報をみて、まだタスクが存在するかを判定し、存在す
ればステップ３０２に戻り、存在しなければ終了する。
理を示すフローチャートである。本図において動作を開
始すると、まずステップ３０１においてＴＣＢの配置ア
ドレスの初期値０とタスクのカウント値Ｎ＝１を設定し
ている。そしてステップ３０２に進み、Ｎ番目のＴＣＢ
の初期化情報を読み込んで、ステップ３０３でＴＣＢの
生成を行い、ステップ３０４では生成したＴＣＢを配置
アドレスより順に配置する。そしてステップ３０５にお
いて次のＴＣＢのために配置アドレスをＴＣＢのサイズ
だけ移動させ、Ｎを１増やすことによって次のＴＣＢを
対象にしている。ステップ３０６では次のＴＣＢ初期化
情報をみて、まだタスクが存在するかを判定し、存在す
ればステップ３０２に戻り、存在しなければ終了する。
【００２３】図４は、図１のタスク接続管理手段５の処
理を示したフローチャートである。本図において動作を
開始すると、まずステップ４０１において図１の接続キ
ュー７を読み込み、ステップ４０２においてステップ４
０１で読み込んだデータをＴＣＢアドレス情報とする。
ステップ４０３は次につながるＴＣＢが有るか無いかを
判定し、あれば次のステップ４０４に進み、無ければス
テップ４０５でＴＣＢの接続を行う。ステップ４０４で
は、示されたアドレスのＴＣＢのタスク接続ポインタを
読み込み、ステップ４０２へ戻る。なお、本実施例でＴ
ＣＢの配置アドレスの初期値は０としたが、０からＦＦ
ｈ（２５５）番地までにＴＣＢが配置されれば、初期値
は０からＦＦｈのどこであってもかまわない。又メモリ
の上位ビットが固定されれば足りるので、メモリの特定
のアドレス空間（例えばＦＦ００〜ＦＦＦＦｈ）とする
こともできる。
理を示したフローチャートである。本図において動作を
開始すると、まずステップ４０１において図１の接続キ
ュー７を読み込み、ステップ４０２においてステップ４
０１で読み込んだデータをＴＣＢアドレス情報とする。
ステップ４０３は次につながるＴＣＢが有るか無いかを
判定し、あれば次のステップ４０４に進み、無ければス
テップ４０５でＴＣＢの接続を行う。ステップ４０４で
は、示されたアドレスのＴＣＢのタスク接続ポインタを
読み込み、ステップ４０２へ戻る。なお、本実施例でＴ
ＣＢの配置アドレスの初期値は０としたが、０からＦＦ
ｈ（２５５）番地までにＴＣＢが配置されれば、初期値
は０からＦＦｈのどこであってもかまわない。又メモリ
の上位ビットが固定されれば足りるので、メモリの特定
のアドレス空間（例えばＦＦ００〜ＦＦＦＦｈ）とする
こともできる。
【００２４】図５は本発明の請求項２の実施例における
マルチタスク制御装置の機能ブロック図である。第１の
実施例と異なるのはＴＣＢ配置手段５０２からＴＣＢの
配置終了アドレスを検出して出力する配置アドレス検出
手段５０９と、配置終了アドレスが２５５を越えている
かどうか比較するアドレス比較手段５１０と、比較した
結果越えていればエラーを出力する警告手段５１１を設
けた点である。このように構成されたこの実施例のマル
チタスク制御装置の動作について図５を用いて説明す
る。配置アドレス検出手段５０９はＴＣＢ配置手段５０
２がＴＣＢの配置を完了した際の配置終了アドレスを検
出して出力し、アドレス比較手段５１０でこのアドレス
が２５６以上であれば、警告手段５１１にエラーを出力
するよう命令を発する。警告手段５１１はエラーを出力
して警告を発する。
マルチタスク制御装置の機能ブロック図である。第１の
実施例と異なるのはＴＣＢ配置手段５０２からＴＣＢの
配置終了アドレスを検出して出力する配置アドレス検出
手段５０９と、配置終了アドレスが２５５を越えている
かどうか比較するアドレス比較手段５１０と、比較した
結果越えていればエラーを出力する警告手段５１１を設
けた点である。このように構成されたこの実施例のマル
チタスク制御装置の動作について図５を用いて説明す
る。配置アドレス検出手段５０９はＴＣＢ配置手段５０
２がＴＣＢの配置を完了した際の配置終了アドレスを検
出して出力し、アドレス比較手段５１０でこのアドレス
が２５６以上であれば、警告手段５１１にエラーを出力
するよう命令を発する。警告手段５１１はエラーを出力
して警告を発する。
【００２５】
【発明の効果】以上説明したように、本発明の請求項１
によれば、タスク制御ブロックをメモリのアドレス空間
の特定領域に配置する手段と、タスク制御ブロックが所
定のアドレス空間であることを前提にタスク接続指示手
段やタスク先頭指示手段を設けている。従ってタスク接
続指示手段やタスク先頭指示手段は指示アドレスの下位
ビットのみを保存していればよい。そのためメモリの使
用領域を少なくすることが可能になる。又８ビットデー
タバスのマイクロプロセッサでは、１回のメモリアクセ
スを行うだけで次に接続されたＴＣＢのアドレスを参照
できるため、タスク接続管理手段はタスク接続処理を高
速に行なうことができる。請求項２では、ＴＣＢを配置
した際の配置アドレスが特定領域を越えた場合にこれを
警告する手段を設けることにより、マルチタスク制御装
置の誤動作を事前に知ることができる。
によれば、タスク制御ブロックをメモリのアドレス空間
の特定領域に配置する手段と、タスク制御ブロックが所
定のアドレス空間であることを前提にタスク接続指示手
段やタスク先頭指示手段を設けている。従ってタスク接
続指示手段やタスク先頭指示手段は指示アドレスの下位
ビットのみを保存していればよい。そのためメモリの使
用領域を少なくすることが可能になる。又８ビットデー
タバスのマイクロプロセッサでは、１回のメモリアクセ
スを行うだけで次に接続されたＴＣＢのアドレスを参照
できるため、タスク接続管理手段はタスク接続処理を高
速に行なうことができる。請求項２では、ＴＣＢを配置
した際の配置アドレスが特定領域を越えた場合にこれを
警告する手段を設けることにより、マルチタスク制御装
置の誤動作を事前に知ることができる。
【図１】本発明の第１の実施例におけるマルチタスク制
御装置の機能ブロック図である。
御装置の機能ブロック図である。
【図２】（ａ）は第１の実施例におけるタスク制御ブロ
ックの１構成例を示したＴＣＢ構成図、（ｂ）は第１の
実施例におけるタスク制御ブロックをつないで待ち行列
を構成した際のタスク接続図である。
ックの１構成例を示したＴＣＢ構成図、（ｂ）は第１の
実施例におけるタスク制御ブロックをつないで待ち行列
を構成した際のタスク接続図である。
【図３】ＴＣＢ配置手段の処理の内容を示すフローチャ
ートである。
ートである。
【図４】同実施例のタスク接続管理手段の処理手順を示
すフローチャートである。
すフローチャートである。
【図５】本発明の第２の実施例におけるマルチタスク制
御装置の機能ブロック図である。
御装置の機能ブロック図である。
【図６】従来のマルチタスク制御装置の機能ブロック図
である。
である。
【図７】（ａ）は従来のタスク制御ブロックの１構成例
を示したＴＣＢ構成図、（ｂ）は従来のタスク制御ブロ
ックをつないで待ち行列を構成した際のタスク接続図で
ある。
を示したＴＣＢ構成図、（ｂ）は従来のタスク制御ブロ
ックをつないで待ち行列を構成した際のタスク接続図で
ある。
【図８】従来のＴＣＢ配置手段の処理の内容を示すフロ
ーチャートである。
ーチャートである。
【図９】従来のタスク接続管理手段の処理手順の１例を
示すフローチャートである。
示すフローチャートである。
１ ＴＣＢ初期化情報メモリ ２ ＴＣＢ配置手段 ３ メモリ ４ 第１タスクのＴＣＢ ５ 第２タスクのＴＣＢ ６ 第３タスクのＴＣＢ ７ 接続キュー ８ タスク接続管理手段 ２０１ タスク接続ポインタ ２１１ 接続キュー ２１２ 第２タスクのＴＣＢ ２１３ 第１タスクのＴＣＢ ２１４ 第３タスクのＴＣＢ ５０９ 配置アドレス検出手段 ５１０ アドレス比較手段 ５１１ 警告手段
Claims (2)
- 【請求項１】 Ｎ個のタスクを切り換えながら実行する
ために必要なタスク管理情報を含むＮ個のタスク制御ブ
ロックを保存するタスク制御ブロックメモリと、 待ち行列タスクの先頭タスクを示すために、該タスクの
タスク制御ブロックの配置アドレス情報の下位の所定ビ
ットを保存するタスク先頭指示領域を有し、管理アドレ
スを指定して任意の情報を書き込み読み出し可能なメモ
リ手段と、 前記タスク制御ブロックメモリのＮ個のタスク制御ブロ
ックを前記メモリ手段の管理アドレスの特定の先頭番地
から該先頭番地と同一の上位ビットを有する最終番地ま
での所定のアドレス空間に配置するタスク制御ブロック
配置手段と、を具備し、 前記Ｎ個のタスク制御ブロックには、 複数のタスクの待ち行列を構成するために次に接続され
るタスクのタスク制御ブロックの配置されるアドレス情
報の下位の所定ビットを保存してタスクの接続を示すタ
スク接続指示手段と、を具備することを特徴とするマル
チタスク制御装置。 - 【請求項２】 Ｎ個のタスクを切り換えながら実行する
ために必要なタスク管理情報を含むＮ個のタスク制御ブ
ロックを保存するタスク制御ブロックメモリと、 待ち行列タスクの先頭タスクを示すために、該タスクの
タスク制御ブロックの配置アドレス情報の下位の所定ビ
ットを保存するタスク先頭指示領域を有し、管理アドレ
スを指定して任意の情報を書き込み読み出し可能なメモ
リ手段と、 前記タスク制御ブロックメモリのＮ個のタスク制御ブロ
ックを前記メモリ手段の管理アドレスの特定の先頭番地
から該先頭番地と同一の上位ビットを有する最終番地ま
での所定のアドレス空間に配置するタスク制御ブロック
配置手段と、を具備し、 前記Ｎ個のタスク制御ブロックの最後尾のアドレス情報
を検出する配置アドレス検出手段と、 前記配置アドレス検出手段より検出されたアドレスが前
記メモリの所定アドレス空間の最終アドレスを越えてい
るかどうかを比較するアドレス比較手段と、 前記アドレス比較手段より最終アドレスを越えたアドレ
スであれば警告する警告手段と、を具備することを特徴
とするマルチタスク制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22483091A JPH0546412A (ja) | 1991-08-09 | 1991-08-09 | マルチタスク制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22483091A JPH0546412A (ja) | 1991-08-09 | 1991-08-09 | マルチタスク制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0546412A true JPH0546412A (ja) | 1993-02-26 |
Family
ID=16819856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22483091A Pending JPH0546412A (ja) | 1991-08-09 | 1991-08-09 | マルチタスク制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0546412A (ja) |
-
1991
- 1991-08-09 JP JP22483091A patent/JPH0546412A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5168566A (en) | Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks | |
| EP0658843A1 (en) | Method for hibernation file creation | |
| EP0387871B1 (en) | Extended memory address control system | |
| EP0098172B1 (en) | Register control processing system | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JPH0546412A (ja) | マルチタスク制御装置 | |
| US4816992A (en) | Method of operating a data processing system in response to an interrupt | |
| JPH04322331A (ja) | マルチタスク制御装置 | |
| JPH04133117A (ja) | 情報処理装置 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPH11306040A (ja) | エミュレータのトレース装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPS6240736B2 (ja) | ||
| JP2978008B2 (ja) | メモリ管理方式 | |
| JPH05224707A (ja) | プログラマブルコントローラのプログラム変更方法 | |
| JP3022398B2 (ja) | 仮想計算機方式 | |
| JP2000163309A (ja) | メモリ管理方法およびメモリ管理装置、並びに記録媒体 | |
| JPH0447350A (ja) | 主記憶読み出し応答制御方式 | |
| JPH02115958A (ja) | データ転送制御方式 | |
| JPS62151942A (ja) | タスク切換え方式 | |
| JP2847729B2 (ja) | 情報処理装置 | |
| JPH076045A (ja) | 多重処理システムにおけるメモリ管理方法 | |
| JPH05224951A (ja) | マイクロプロセッサ・システムの割込管理方法 | |
| JPH0376497B2 (ja) | ||
| JPH04347756A (ja) | チャネル状態読み出し方式 |