JPH0543615U - 差動増幅回路 - Google Patents

Abstract

(57)【要約】 【目的】汎用オペアンプを用いて、オフセット電圧、オ
フセット電圧ドリフトを小さくした差動増幅回路を提供
する。 【構成】差動増幅回路のオフセット電圧を測定し、これ
を保持し、この保持したオフセット電圧を所定の減衰率
で減衰して前記差動増幅回路の負側端子に加算して入力
する。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、ＰＩＤ温度制御等における偏差検出部として用いられる差動増幅回 路に関する。

【０００２】

【従来の技術】

図３に従来の差動増幅回路を示す。

【０００３】 図３において、オペアンプＱ１〜Ｑ３のオフセット電圧をｅ１、ｅ２、ｅ３と すると、出力Ｖｏ１は、 Ｖｏ１＝Ｇ（Ｖ2 −Ｖ1)＋Ｇ（ｅ2 −ｅ1 ＋ｅ3) となる。

【０００４】 なお、この場合、抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５の各抵抗値はＲ、Ｒ、ＧＲ、Ｇ Ｒとなっており、これによりオペアンプＱ３の増幅度はＧにされている。 上式によりオフセット電圧ｅ1 〜ｅ3 が各々±１０ｍＶ、Ｇ＝２０とすると、こ の合計は最大３０ｍＶ×２０＝０．６Ｖにもなってしまう。

【０００５】 またオフセット電圧ドリフトΔｅ1 、Δｅ2 、Δｅ3 をそれぞれ＋３０μＶ／ ℃とすると、５０℃で＋１．５ｍＶになり、（１．５ｍＶ−１．５ｍＶ＋１．５ ｍＶ）×２０＝３０ｍＶと大きいものとなる。 なお、高精度オペアンプを用いればオフセット電圧ｅ１〜ｅ３、オフセット電 圧ドリフトΔｅ1 〜Δｅ3 を小さくすることはできる。しかし、アナログＡＳＩ Ｃ（application-specifiic-integrated circuit) を形成するような場合には、 高精度オペアンプは消費電力やチップサイズの面から実現しにくいという問題が あった。

【０００６】

【考案が解決しようとする課題】 上述の如く、従来、汎用オペアンプを用いて差動増幅回路を構成した場合、オ フセット電圧、オフセットドリフトをいかに小さくするかが重要な問題であった 。 そこで本考案は上述の問題点に鑑みてなされたもので汎用オペアンプを用い て、オフセット電圧、オフセット電圧ドリフトを小さくした差動増幅回路を提供 することを目的とする。

【０００７】

【課題を解決するための手段】

２信号を正側端子と負側端子にそれぞれ入力し前記２信号の差電圧を所定の増 幅率で増幅する差動増幅回路において、前記差動増幅回路のオフセット電圧を測 定する手段と、前記測定されたオフセット電圧を保持する保持手段と、前記保持 したオフセット電圧を所定の減衰率で減衰して前記負側端子に加算して入力する 手段とを具備したことを特徴とする。

【０００８】

【作用】

本考案の差動増幅回路では、前記差動増幅回路のオフセット電圧を測定し、こ れを保持し、この保持したオフセット電圧を所定の減衰率で減衰して前記負側端 子に加算して入力する。

【０００９】

【実施例】

図１は本考案の差動増幅回路の一実施例の回路図であり、スイッチ１、２、３ 、４、５、６の各ゲートＧ１、Ｇ２、Ｇ３、Ｇ４、Ｇ５、Ｇ６に制御信号が加わ るか否かでオン、オフ制御される。Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７ 、Ｒ８、Ｒ９は抵抗、Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５はオペアンプ、Ｃ１、Ｃ２ はコンデンサ、ＶＲ１は可変抵抗である。また、可変抵抗ＶＲ１の両端には電圧 ＋Ｅ、−Ｅがかかっている。

【００１０】 また、オペアンプＱ３は、差動増幅動作を行う。ここで、オペアンプＱ３に接 続されている抵抗Ｒ１、抵抗Ｒ２、抵抗Ｒ４、抵抗Ｒ５は増幅度を決定するよう に働く。この場合、抵抗Ｒ１、Ｒ２、Ｒ４、Ｒ５の各抵抗値はＲ、２Ｒ、ＧＲ、 ＧＲとなっており、これによりオペアンプＱ３の増幅度はＧにされている。また 、抵抗Ｒ３はオフセットモードで測定されたオフセット電圧を１／Ｇにして入力 端子１から入力される電圧Ｖ1 に加算するように働く。

【００１１】 抵抗Ｒ８、Ｒ９、可変抵抗ＶＲ１は後述する式で示されるオフセットｅ4 ＋ ｅ5 のオフセット調整するものである。

【００１２】 図２にオフセット電圧測定モードと差動電圧測定モードにおけるスイッチ１〜 ６の設定状態を示す。

【００１３】 以下、図１の差動増幅回路の動作を説明する。 ここで、オペアンプＱ１〜Ｑ５の各オフセット電圧を各々ｅ1 、ｅ2 、ｅ3 、 ｅ4 、ｅ5 とし、また、点ａ、ｂ、ｃ、ｄ、ｅ、ｆの各電位を各々Ｖａ、Ｖｂ、 Ｖｃ、Ｖｄ、Ｖｅ、Ｖｆとする。また、入力端子１には電圧Ｖ１が入力されてお り、入力端子２には電圧Ｖ２が入力されている。

【００１４】 図１で、スイッチ１〜６がオフセット電圧測定モードに設定されている場合、 点ａではＶａ＝ｅ1 ＋Ｖ2 点ｂではＶｂ＝ｅ2 ＋Ｖ2 点ｅではスイッチ５がオンでオぺアンプＱ４の出力が接地されているため、Ｖ ｅ＝０となり、 従って点ｃではＶｃ＝Ｇ（Ｖｃ−Ｖａ−（１／Ｇ）Ｖｅ）＋Ｇｅ3 ＝Ｇ（ｅ2 −ｅ1 ＋ｅ3)となる。

【００１５】 点ｄではスイッチ３がオンなのでＶｃ＝Ｖｄとなる。

【００１６】 この電位ＶｄはコンデンサＣ１によりホールドされる。

【００１７】 次に、図１で、スイッチ１〜６が差動電圧測定モードに設定されている場合、 点ａではＶａ＝ｅ1 ＋Ｖ1 点ｂではＶｂ＝ｅ2 ＋Ｖ2 点ｅではスイッチ５がオフでオぺアンプＱ４の出力が接地されてないため、Ｖ ｅ＝Ｇ（ｅ2 −ｅ1 ＋ｅ3)＋ｅ4 点ｃではＶｃ＝Ｇ（Ｖb −Ｖa −（１／Ｇ）Ｖｅ）＋Ｇｅ3 ＝Ｇ（Ｖb −Ｖa ）−Ｇ（ｅ2 −ｅ1 ＋ｅ3)＋ｅ4 ＋Ｇｅ3 ＝Ｇ（Ｖ2 −Ｖ1 ）−Ｇ（ｅ2 −ｅ1)−Ｇ（ｅ2 −ｅ1 ＋ｅ3)＋ ｅ4 ＋Ｇｅ3 ＝Ｇ（Ｖ2 −Ｖ1 ）＋ｅ4 従って点ｆすなわち出力Ｖｏ２では Ｖｆ＝Ｖｏ２＝Ｇ（Ｖ2 −Ｖ1 ）＋ｅ4 ＋ｅ5 となる。式から、出力Ｖｏ２に現れるオフセット電圧はｅ4 ＋ｅ5 のみとな り非常に小さいものとなる。

【００１８】 上述のように汎用オペアンプを用いて、オフセット電圧、オフセット電圧ドリ フトを非常に小さくした差動増幅回路を構成できる。

【００１９】 このため、ＡＳＩＣ化するような場合には高性能のオペアンプを形成できる。

【００２０】

【考案の効果】

以上説明したように、汎用オペアンプを用いて、オフセット電圧、オフセット 電圧ドリフトを非常に小さくした差動増幅回路を構成できる。

【図面の簡単な説明】

【図１】本考案の差動増幅回路の一実施例を示す回路
図。

【図２】図１に係るオフセット電圧測定モードと差動電
圧測定モードにおけるスイッチの設定状態を示した図。

【図３】従来の差動増幅回路の回路図。

【符号の説明】

１、２、３、４、５、６…スイッチ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ６、Ｒ７、Ｒ８、Ｒ
９…抵抗 Ｑ１、Ｑ２、Ｑ３、Ｑ４、Ｑ５…オペアンプ Ｃ１、Ｃ２…コンデンサ ＶＲ１…可変抵抗

Claims (2)

【実用新案登録請求の範囲】
1. 【請求項１】 ２信号を正側端子と負側端子にそれぞれ
   入力し前記２信号の差電圧を所定の増幅率で増幅する差
   動増幅回路において、 前記差動増幅回路のオフセット電圧を測定する手段と、 前記測定されたオフセット電圧を保持する保持手段と、 前記保持したオフセット電圧を所定の減衰率で減衰して
   前記負側端子に加算して入力する手段とを具備したこと
   を特徴とする差動増幅回路。
2. 【請求項２】 所定の減衰率は、前記所定の増幅率分の
   １であることを特徴とする請求項１記載の差動増幅回
   路。