JPH054284Y2 - - Google Patents

Info

Publication number
JPH054284Y2
JPH054284Y2 JP1985069567U JP6956785U JPH054284Y2 JP H054284 Y2 JPH054284 Y2 JP H054284Y2 JP 1985069567 U JP1985069567 U JP 1985069567U JP 6956785 U JP6956785 U JP 6956785U JP H054284 Y2 JPH054284 Y2 JP H054284Y2
Authority
JP
Japan
Prior art keywords
terminal
serial
output terminal
terminals
serial input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP1985069567U
Other languages
Japanese (ja)
Other versions
JPS61186252U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985069567U priority Critical patent/JPH054284Y2/ja
Publication of JPS61186252U publication Critical patent/JPS61186252U/ja
Application granted granted Critical
Publication of JPH054284Y2 publication Critical patent/JPH054284Y2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【考案の詳細な説明】 (a) 技術分野 この考案はサーマルヘツドやLED等の駆動用
に使用される駆動回路用集積回路装置に関する。
[Detailed description of the invention] (a) Technical field This invention relates to an integrated circuit device for a drive circuit used for driving thermal heads, LEDs, etc.

(b) 従来技術とその欠点 サーマルヘツド等を駆動するドライバー用IC
は、通常数十のステージ出力を備えるシフトレジ
スタを内蔵し、シリアル入力端子、シリアル出力
端子およびパラレル出力端子を備える。このよう
なドライバー用ICを使用して行方向ドツト数の
非常に大きなサーマルヘツド等を駆動する場合、
一般には電源部の負担を小さくするため、カスケ
ード接続したドライバーICを複数のグループに
ブロツク化して、各ブロツクの駆動タイミングを
ずらするようにしている。このためブロツク毎の
入出力データ端子を基板上に設ける必要がある。
(b) Conventional technology and its drawbacks Driver IC for driving thermal heads, etc.
It typically incorporates a shift register with several dozen stage outputs, and has a serial input terminal, a serial output terminal, and a parallel output terminal. When using such a driver IC to drive a thermal head with a very large number of dots in the row direction,
Generally, in order to reduce the load on the power supply section, cascade-connected driver ICs are divided into multiple blocks, and the drive timing of each block is staggered. Therefore, it is necessary to provide input/output data terminals for each block on the board.

第3図Aはドライバー用ICのピン配置図、同
図Bは同ドライバー用ICの概略構成図である。
このドライバー用ICは内蔵するシフトレジスタ
の全ステージ数が32である32ビツト用ICである。
図示するようにシリアル入力端子SiTはチツプの
一方の端子取付辺の一方の端部に配置され、シリ
アル出力端子SoTは他方の端子取付辺の一方の端
部に配置されている。またパラレル出力端子Po
1〜Po32の合計32個の端子は、Po1〜Po16
までがチツプの一方の端子取付辺に上下シリアル
入力端子SiTに続いて順番に配置され、Po17〜
Po32は他方の端子取付辺に上記シリアル出力
端子SoTに続いて順番に配置されている。また上
記の出力端子のうちPo16,Po17に続いてク
ロツク端子やGND端子等が配置されている。IC
によつてはこれらのクロク端子やGND端子がチ
ツプの中央部に配置されているのもある。第3図
BはシフトレジスタSRと上記各端子の接続状態
を示している。シフトレジスタSRのD1〜D3
2はセルを示している。シフトレジスタSRの入
力端子即ちセルD1の入力端子にはシリアル入力
端子SiTが接続され、シフトレジスタSRの出力
端子即ちセルD32の出力端子にはシリアル出力
端子SoTが接続される。また各セルの出力端子は
それぞれチツプのパラレル出力端子であるPo1
〜Po32に接続される。第4図は上記の構成か
らなるドライバー用ICを合計6個使用してサー
マルヘツドの駆動回路を構成したときの基板上の
配線パターン状態を示している。ブロツク数は2
であり、各ブロツクB1,B2はそれぞれカスケ
ード接続したIC1〜IC3、IC4〜IC6で構成さ
れる。ブロツクB1の入力信号は基板上の入力デ
ータ端子IN1からIC1のシリアル入力端子SiT
に供給される。またブロツクB1の出力データは
IC3のシリアル出力端子SoTから基板上に配置
されている出力データ端子OUT1に供給される。
IC1〜IC3の接続はIC1のシリアル出力端子
SoTとIC2のシリアル入力端子SiTを接続し、更
にIC2のシリアル出力端子SoTとIC3のシリア
ル入力端子SiTを接続することによつてカスケー
ド接続状態とされる。ブロツクB2についても上
記ブロツクB1と同様である。
FIG. 3A is a pin layout diagram of the driver IC, and FIG. 3B is a schematic configuration diagram of the driver IC.
This driver IC is a 32-bit IC with a built-in shift register that has 32 stages in total.
As shown, the serial input terminal SiT is arranged at one end of one terminal mounting side of the chip, and the serial output terminal SoT is arranged at one end of the other terminal mounting side. In addition, parallel output terminal Po
A total of 32 terminals from 1 to Po32 are Po1 to Po16.
are arranged in order following the upper and lower serial input terminals SiT on one terminal mounting side of the chip, and Po17 to
Po32 is arranged in order following the serial output terminal SoT on the other terminal mounting side. Further, among the above output terminals, a clock terminal, a GND terminal, etc. are arranged following Po16 and Po17. I C
In some cases, these clock terminals and GND terminals are located in the center of the chip. FIG. 3B shows the connection state between the shift register SR and each of the above terminals. D1 to D3 of shift register SR
2 indicates a cell. A serial input terminal SiT is connected to the input terminal of the shift register SR, that is, the input terminal of the cell D1, and a serial output terminal SoT is connected to the output terminal of the shift register SR, that is, the output terminal of the cell D32. Also, the output terminal of each cell is Po1, which is the parallel output terminal of the chip.
~Connected to Po32. FIG. 4 shows the state of the wiring pattern on the board when a total of six driver ICs having the above configuration are used to construct a driving circuit for a thermal head. The number of blocks is 2
Each block B1 and B2 is composed of cascade-connected IC1 to IC3 and IC4 to IC6, respectively. The input signal of block B1 is from the input data terminal IN1 on the board to the serial input terminal SiT of IC1.
is supplied to Also, the output data of block B1 is
It is supplied from the serial output terminal SoT of IC3 to the output data terminal OUT1 arranged on the board.
The connection between IC1 and IC3 is the serial output terminal of IC1.
By connecting SoT and the serial input terminal SiT of IC2, and further connecting the serial output terminal SoT of IC2 and the serial input terminal SiT of IC3, a cascade connection state is established. Block B2 is also similar to block B1.

一方基板上に配線パターンを形成するには概ね
2つの方法がある。一つの方法はICの下部に各
パラレル出力端子からの配線パターンを集中して
形成する方法である。しかしこの方法では電流容
量を比較的大きくしなければならないGND電極
をパターンニングするのが設計上困難である。他
の方法はICチツプの下部にGND電極を通し、隣
接するIC間に各パラレル出力端子からの配線パ
ターンを集中して形成する方法である。この方法
ではGND電極のパターンニングが簡単であると
ともに、電極面積を大きくすることが容易である
ため、ビツト数の大きい(出力端子数の多い)
ICチツプを使用することができる。第4図に示
す駆動回路は後者の方法を使用したものである。
図においてGNDはGND電極を示し、Lは各パラ
レル出力端子Po1〜Po32から図示しないサー
マルヘツド部に伸びる配線ラインのパターンを示
している。
On the other hand, there are generally two methods for forming a wiring pattern on a substrate. One method is to form wiring patterns from each parallel output terminal in a concentrated manner at the bottom of the IC. However, with this method, it is difficult to pattern the GND electrode, which must have a relatively large current capacity. Another method is to pass a GND electrode under the IC chip and form wiring patterns from each parallel output terminal between adjacent ICs in a concentrated manner. With this method, it is easy to pattern the GND electrode, and it is also easy to increase the electrode area, so it is easy to pattern the GND electrode and increase the electrode area.
IC chips can be used. The drive circuit shown in FIG. 4 uses the latter method.
In the figure, GND indicates a GND electrode, and L indicates a pattern of wiring lines extending from each parallel output terminal Po1 to Po32 to a thermal head portion (not shown).

しかしながら第4図に示すように各IC間に配
線パターンを形成すると、IC間の入出力端子は
その間隔が短いために短いジヤンパーライン等に
よつて簡単に接続することができるが各IC間の
配線パターンがシリアル入出力端子に沿つて伸び
るようなパターンである場合、基板の入力データ
端子IN1とIC1のシリアル入力端子SiTの間お
よび基板の出力データ端子OUT1とIC3のシリ
アル出力端子SoTとの間は、各パラレル出力端子
からの配線パターンと交差しないように長さの長
いジヤンパー線等を利用して接続しなければなら
ない。一般にIC1〜6が実装される駆動回路用
基板には耐熱性の良好なセラミツク基板が使用さ
れるため、スルーホール等によつて基板裏面を使
用して配線ラインを形成するわけにはいかない。
したがつてこのようなIC間に複数の配線パター
ンを形成する基板を使用する場合その配線パター
ンの伸びる方向によつては、従来のドライバー用
ICを使用する限り基板の入出力データ端子とIC
のシリアル入出力端子間を接続するのに長さの長
いジヤンパー線等を使用するか、またはこのよう
なジヤンパー線接続をなくすために複雑な配線パ
ターンを形成しなければならない欠点があつた。
However, if a wiring pattern is formed between each IC as shown in Figure 4, the input/output terminals between the ICs can be easily connected with a short jumper line because the interval between them is short. If the wiring pattern is such that it extends along the serial input/output terminal, the wiring pattern between the input data terminal IN1 of the board and the serial input terminal SiT of IC1, and between the output data terminal OUT1 of the board and the serial output terminal SoT of IC3 is The connection must be made using a long jumper wire or the like so as not to intersect the wiring pattern from each parallel output terminal. Generally, a ceramic substrate with good heat resistance is used as the drive circuit substrate on which the ICs 1 to 6 are mounted, so it is not possible to form wiring lines using the back surface of the substrate by using through holes or the like.
Therefore, when using a board with multiple wiring patterns formed between ICs, depending on the direction in which the wiring patterns extend, it may be difficult to use the conventional driver.
As long as an IC is used, the input/output data terminals of the board and the IC
The drawback is that a long jumper wire or the like must be used to connect the serial input/output terminals of the device, or a complicated wiring pattern must be formed to eliminate such a jumper wire connection.

(c) 考案の目的 この考案の目的は、ドライバー用ICにシリア
ル入力端子およびシリアル出力端子を複数個設け
るとともにそれらの入出力端子の配置を工夫する
ことによつて、長いジヤンパー線を使用しなくて
も良く、更に高密度化した配線パターンを形成し
た場合でも配線パターンが簡単に形成できる駆動
回路用集積回路装置を提供することにある。
(c) Purpose of the invention The purpose of this invention is to eliminate the use of long jumper wires by providing a driver IC with multiple serial input terminals and serial output terminals, and by devising the arrangement of these input and output terminals. An object of the present invention is to provide an integrated circuit device for a drive circuit in which a wiring pattern can be easily formed even when a higher density wiring pattern is formed.

(d) 考案の構成 この考案は、シフトレジスタを内蔵するととも
に、そのシフトレジスタのシリアル入力端子とシ
リアル出力端子およびパラレル出力端子を備え、
駆動回路用基板上に複数個配列される駆動回路用
集積回路装置において、 駆動回路用基板上への配列方向に対向する第
1・第2の端子取付辺にそれぞれパラレル出力端
子を設け、第1の端子取付辺の両端部付近にシリ
アル入力端子を設け、第2の端子取付辺の両端部
付近にシリアル出力端子を設けたことを特徴とす
る。
(d) Structure of the invention This invention includes a built-in shift register, and has a serial input terminal, a serial output terminal, and a parallel output terminal of the shift register.
In a plurality of drive circuit integrated circuit devices arranged on a drive circuit board, parallel output terminals are provided on first and second terminal mounting sides facing each other in the arrangement direction on the drive circuit board; Serial input terminals are provided near both ends of the second terminal mounting side, and serial output terminals are provided near both ends of the second terminal mounting side.

以上の構成により両端部付近にある二つのシリ
アル入力端子および二つのシリアル出力端子の内
どちらかの端子を使用することによつて、その入
出力端子に接続されるジヤンパー線(ボンデイン
グワイヤ)が各パラレル出力端子から延びる配線
ラインを跨がないようなパターンニングを簡単に
できるようにしたものである。
With the above configuration, by using one of the two serial input terminals and two serial output terminals near both ends, the jumper wire (bonding wire) connected to that input/output terminal can be connected to each terminal. This allows patterning to be easily performed without crossing the wiring lines extending from the parallel output terminal.

(e) 実施例 第1図A,Bはこの考案の実施例であるドライ
バー用ICの配置図、概略構成図である。構成に
おいて第3図に示す従来のドライバー用ICと相
違する部分は、本実施例のドライバー用ICがチ
ツプの一方の端子取付辺の両端部にそれぞれシリ
アル入力端子SiT1,SiT2が設けられ、またチ
ツプの他方の端子取付辺の両端部にそれぞれシリ
アル出力端子SoT1,SoT2が設けられている点
である。同図Bに示すようにこれらのシリアル入
力端子SiT1,SiT2およびシリアル出力端子
SoT1,SoT2はそれぞれ内部で接続され、どち
らの入出力端子も使用できるように構成されてい
る。
(e) Embodiment FIGS. 1A and 1B are a layout diagram and a schematic configuration diagram of a driver IC that is an embodiment of this invention. The difference in configuration from the conventional driver IC shown in FIG. 3 is that the driver IC of this embodiment has serial input terminals SiT1 and SiT2 at both ends of one terminal mounting side of the chip, and Serial output terminals SoT1 and SoT2 are provided at both ends of the other terminal mounting side, respectively. As shown in Figure B, these serial input terminals SiT1, SiT2 and serial output terminal
SoT1 and SoT2 are each connected internally and configured so that either input/output terminal can be used.

第2図はこのドライバー用ICを使用して基板
上に駆動回路を構成した場合の配線パターンの状
態を示す図である。ブロツクB1の基板上の入力
データ端子IN1とIC1のシリアル入力端子と接
続には、IC1の図面に向かつて下側のシリアル
入力端子SiT2が使用される。ブロツクB1の基
板上のデータ出力端子OUT1とIC3のシリアル
出力端子との接続には、IC3の図面に向かつて
下側の端子SoT2が使用される。またブロツクB
2の基板上の入力データ端子IN2とIC4のシリ
アル入力端子との接続にはIC4のシリアル入力
端子SiT2が使用され、基板上の出力データ端子
OUT2とIC6のシリアル出力端子との接続には
IC6の図面に向かつて下側のシリアル出力端子
SoT2が使用される。これらを接続する配線ライ
ンlin1,lout1,lin2,lout2はそれぞれ基板
上に配線パターンで形成されてる。図示するよう
に各ICによつて駆動されるサーマルヘツド部は
図面の上方に位置するため、各ICのパラレル出
力端子Po1〜Po32からは配線ラインLが図の
上方に伸長する。したがつて基板上の入出力デー
タ端子とドライバー用ICのシリアル入力端子間
を接続する上記配線ラインは各パラレル出力端子
から上方に伸長する配線ラインLと交差すること
はない。したがつて配線パターンが単純化され、
しかも配線ラインの長さも最短にすることもでき
る。勿論長いジヤンパー線等を使用する必要もな
い。
FIG. 2 is a diagram showing the state of the wiring pattern when a driving circuit is constructed on a board using this driver IC. To connect the input data terminal IN1 on the board of block B1 and the serial input terminal of IC1, the serial input terminal SiT2 on the lower side facing the drawing of IC1 is used. To connect the data output terminal OUT1 on the board of block B1 and the serial output terminal of IC3, terminal SoT2 on the lower side as viewed from the drawing of IC3 is used. Also block B
The serial input terminal SiT2 of IC4 is used to connect the input data terminal IN2 on the board 2 and the serial input terminal of IC4, and the output data terminal on the board
To connect OUT2 and the serial output terminal of IC6,
The serial output terminal on the lower side facing the drawing of IC6
SoT2 is used. Wiring lines lin1, lout1, lin2, and lout2 connecting these are each formed as a wiring pattern on the substrate. As shown in the figure, since the thermal head section driven by each IC is located at the upper part of the drawing, wiring lines L extend upward from the parallel output terminals Po1 to Po32 of each IC. Therefore, the wiring line connecting the input/output data terminal on the board and the serial input terminal of the driver IC does not intersect with the wiring line L extending upward from each parallel output terminal. Therefore, the wiring pattern is simplified,
Moreover, the length of the wiring line can also be minimized. Of course, there is no need to use long jumper wires.

なお、第2図に示した例では、IC1−IC2間、
IC2−IC3間、IC4−IC5間およびIC5−IC6
間のシリアル信号の接続のために、図に向かつて
上側のシリアル入力端子およびシリアル出力端子
を用いたが、第5図に示すようにIC1〜IC6の
全てのドライバ用ICに本願考案の駆動回路用集
積回路装置を適用して、隣接するIC間のシリア
ル信号の接続のために、図に向かつて下側のシリ
アル入力端子およびシリアル出力端子を用いても
良い。この場合IC1−IC2間、IC2−IC3間、
IC4−IC5間およびIC5−IC6間の各ジヤンパ
ー線の長さは第2図の場合と変わらないが、ジヤ
ンパー線の弛みなどによる基板上の配線ラインの
短絡の虞を完全に除くことができる。
In addition, in the example shown in Fig. 2, between IC1 and IC2,
Between IC2 and IC3, between IC4 and IC5, and between IC5 and IC6
In order to connect the serial signals between them, the serial input terminal and serial output terminal on the upper side were used as shown in the figure, but as shown in Fig. The serial input terminal and serial output terminal on the lower side of the figure may be used to connect serial signals between adjacent ICs by applying the integrated circuit device. In this case, between IC1 and IC2, between IC2 and IC3,
Although the lengths of the jumper wires between IC4 and IC5 and between IC5 and IC6 are the same as in the case of FIG. 2, it is possible to completely eliminate the possibility of short circuits in the wiring lines on the board due to slack in the jumper wires.

(f) 考案の効果 以上のようにこの考案によれば、ドライバー用
ICチツプの一方の端子取付辺の両端部にシリア
ル入力端子をそれぞれ設け、また他方の端子取付
辺の両端部にシリアル出力端子をそれぞれ設ける
だけで、パラレル出力端子から伸びる配線ライン
とシリアル入出力端子から伸びる配線ラインとが
交差するのを、配線パターンを複雑化しなくて
も、また長いジヤンパー線等を使用しなくても簡
単に防ぐことができる。このため特に配線パター
ンが高密度化する時や、パラレル出力端子数の非
常に多い(ビツト数の多い)ドライバー用ICを
使用する場合に、またICをカスケード接続する
場合のブロツク数を多くする程、配線パターン形
成が相対的に簡単になる効果がある。
(f) Effect of the invention As mentioned above, according to this invention,
By simply providing serial input terminals at both ends of one terminal mounting side of the IC chip and serial output terminals at both ends of the other terminal mounting side, wiring lines extending from the parallel output terminal and serial input/output terminals can be connected. Intersection with wiring lines extending from the wiring can be easily prevented without complicating the wiring pattern or using long jumper wires. For this reason, especially when the wiring pattern becomes dense, when using a driver IC with a very large number of parallel output terminals (high number of bits), and when connecting ICs in cascade, the number of blocks increases. This has the effect of making wiring pattern formation relatively simple.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図A,Bこの考案の実施例であるドライバ
ー用IC(駆動回路用集積回路装置)のピン配置
図、内部の概略構成図、第2図は同ドライバー用
ICを使用して駆動回路を基板上に構成したとき
の配線パターンの状態を示す図である。また第3
図A,Bは従来のドライバー用ICのピン配置図、
内部の概略構成図、第4図は同ドライバー用IC
を使用して駆動回路を基板上に構成したときの配
線パターンの状態を示す図である。第5図はこの
考案の実施例であるドライバー用ICを使用して
駆動回路を基板上に構成したときの他の配線パタ
ーンの状態を示す図である。 SiT1,SiT2……シリアル入力端子、SoT
1,SoT2……シリアル出力端子、Po1〜Po3
2……パラレル出力端子。
Figures 1A and B are pin layout diagrams and internal schematic diagrams of a driver IC (integrated circuit device for driving circuits) that is an embodiment of this invention; Figure 2 is for the same driver.
FIG. 3 is a diagram showing the state of a wiring pattern when a drive circuit is configured on a substrate using an IC. Also the third
Figures A and B are pin layout diagrams of conventional driver ICs.
Schematic internal configuration diagram, Figure 4 is the driver IC
FIG. 3 is a diagram showing the state of a wiring pattern when a drive circuit is constructed on a substrate using the following. FIG. 5 is a diagram showing the state of another wiring pattern when a driving circuit is constructed on a board using a driver IC according to an embodiment of this invention. SiT1, SiT2...Serial input terminal, SoT
1, SoT2...Serial output terminal, Po1~Po3
2...Parallel output terminal.

Claims (1)

【実用新案登録請求の範囲】 シフトレジスタを内蔵するとともに、そのシフ
トレジスタのシリアル入力端子とシリアル出力端
子およびパラレル出力端子を備え、駆動回路用基
板上に複数個配列される駆動回路用集積回路装置
において、 駆動回路用基板上への配列方向に対向する第
1・第2の端子取付辺にそれぞれパラレル出力端
子を設け、第1の端子取付辺の両端部付近にシリ
アル入力端子を設け、第2の端子取付辺の両端部
付近にシリアル出力端子を設けたことを特徴とす
る駆動回路用集積回路装置。
[Claims for Utility Model Registration] A driver circuit integrated circuit device that includes a built-in shift register and has a serial input terminal, a serial output terminal, and a parallel output terminal of the shift register, and is arranged in plurality on a drive circuit substrate. In this case, a parallel output terminal is provided on each of the first and second terminal mounting sides facing each other in the direction of arrangement on the drive circuit board, serial input terminals are provided near both ends of the first terminal mounting side, and a serial input terminal is provided near both ends of the first terminal mounting side. An integrated circuit device for a drive circuit, characterized in that serial output terminals are provided near both ends of the terminal mounting side.
JP1985069567U 1985-05-09 1985-05-09 Expired - Lifetime JPH054284Y2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985069567U JPH054284Y2 (en) 1985-05-09 1985-05-09

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985069567U JPH054284Y2 (en) 1985-05-09 1985-05-09

Publications (2)

Publication Number Publication Date
JPS61186252U JPS61186252U (en) 1986-11-20
JPH054284Y2 true JPH054284Y2 (en) 1993-02-02

Family

ID=30605362

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985069567U Expired - Lifetime JPH054284Y2 (en) 1985-05-09 1985-05-09

Country Status (1)

Country Link
JP (1) JPH054284Y2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0999581A (en) * 1995-10-04 1997-04-15 Nippon Sheet Glass Co Ltd Self-scanning type light-emitting device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184735A (en) * 1982-04-22 1983-10-28 Nec Corp Integrated circuit chip

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58184735A (en) * 1982-04-22 1983-10-28 Nec Corp Integrated circuit chip

Also Published As

Publication number Publication date
JPS61186252U (en) 1986-11-20

Similar Documents

Publication Publication Date Title
EP0304930B1 (en) Semiconductor integrated circuit device having signal lines
JPH054284Y2 (en)
JPS57121250A (en) Semiconductor integrated circuit
JP2681427B2 (en) Semiconductor device
EP0348933B1 (en) Standard cell
JP2564591B2 (en) Electronic component drive
JPH0339429B2 (en)
JP2559945B2 (en) Bare chip for dot data output
KR200169377Y1 (en) Multi chip semiconductor package
JP2555774B2 (en) Semiconductor integrated circuit
JP3943683B2 (en) Circuit board
JP2508206B2 (en) Integrated circuit device
JPH02246354A (en) Master slice layout integrated circuit device
JPS62179735A (en) Electronic circuit chip
JPH02303145A (en) Cell for integrated circuit
JPH0390958U (en)
JPS59161892A (en) Pattern circuit board
JPH0234185B2 (en)
JPH02125648A (en) Semiconductor device package
JPH06135055A (en) Led print head
JPS5890747A (en) Lsi package
JPH03198358A (en) Tab semiconductor device
JPH0745928A (en) Composite electronic part
JPS62125638A (en) Hybrid integrated circuit
JPH02229057A (en) Led array head