JPH054025Y2 - - Google Patents

Description

【考案の詳細な説明】 ［考案の目的］ （産業上の利用分野） 本考案は、主電源の遮断期間における記憶保持
動作に補助電源を必要とするメモリを備えたメモ
リ回路に関する。

（従来の技術） たとえば複数のRS−232Cインターフエイスを
ローカルエリアネツトワーク（以下LAN−BUS
と称する）に接続するために用られるアダプタ
は、一般にマイクロプロセツサ、メモリ素子、
LAN−BUS用通信制御LSI、RS−232C用通信制
御LSI等から構成されている。

そしてRS−232Cインターフエイスで必要な情
報、すなわち通信速度、単位数、パリテイビツト
の有無等は、他の装置との接続時に初期設定さ
れ、メモリ素子（RAM）の所定領域に記憶され
るが、このメモリ素子は主電源が遮断状態になつ
ても記憶保持動作が継続されるようにリチウム電
池等による補助電源でバツクアツプされている場
合が多い。

第２図は一般的なLAN−BUS用アダプタの構
成を示すブロツク図である。

同図において１は回路全体の制御を司るマイク
ロプロセツサ、２はプログラム記憶用のメモリ、
３は回線情報記憶用のメモリ、４はRS−232C用
の通信制御LSI，５はRS−232Cインターフエイ
スのドライバ／レシーバ、６はLAN−BUS用の
通信制御LSI，７はシステムバス、８は主電源の
遮断期間にメモリ３をバツクアツプするリチウム
電池、９は各部にV₁，V₂，V₃の主電源（DC）
を供給する電源回路、１０は主電源の投入を指示
する主電源投入信号および主電源の遮断を指示す
る主電源遮断信号を発生させる主電源スイツチで
ある。

ここでメモリ３は、主電源スイツチ１０により
主電源の投入が選択されている期間には、電源回
路９からのDC電圧で動作し、主電源スイツチ１
０により主電源の遮断が選択されている期間に
は、リチウム電池８の電圧により記憶保持動作を
継続するようにされている。

そしてこのようなメモリ回路においてバツクア
ツプ用のリチウム電池８は、メモリ３の記憶保持
動作に必要な電流値にもよるが、一般に数年で寿
命が来るため、定期的に交換することが必要であ
る。

しかしながら、このリチウム電池８の交換は保
守担当者の管理により行なわれるため時期を逸す
る可能性が高く、リチウム電池８の出力電圧があ
るレベルを下回ると、主電源スイツチ１０により
主電源の遮断が選択されたとき、メモリ３に記憶
されている内容が消失してしまい、再度の初期設
定が必要になつてしまうという問題があつた。

（考案が解決しようとする問題点） 本考案は上述したような事情によりなされたも
ので、メモリのバツクアツプ用のバツテリの交換
時期を逸することがなく、装置の主電源の遮断時
にメモリの内容が消失するようなおそれがないメ
モリ回路の提供を目的としている。

［考案の構成］ （問題点を解決するための手段） 本考案のメモリ回路は、主電源スイツチと、主
電源が投入されている期間における記憶保持動作
に補助電源が必要なメモリと、前記主電源が遮断
状態になつたとき前記メモリに補助電源を供給す
るバツテリと、前記バツテリの出力電圧が基準電
圧を下回つたとき警告信号を出力するバツテリ出
力電圧監視回路と、前記警告信号が出力されてい
る期間は前記主電源スイツチによる前記主電源の
遮断動作を無効化して前記主電源の投入状態を継
続させる電源制御回路とを備えている。

（作用） 本考案のメモリ回路では、バツテリ出力電圧監
視回路がバツテリの出力電圧が基準電圧を下回つ
たとき警告信号を出力し、電源制御回路がこの警
告信号を入力すると、主電源スイツチの操作によ
り主電源が遮断されようとしても、それが無効化
されて、バツテリが交換されるまで主電源の投入
状態が継続する。

（実施例） 以下、本考案の実施例の詳細を図面に基づいて
説明する。

第１図は本考案をLAN−BUS用アダプタのメ
モリ回路に適用した場合の一実施例の構成を示す
回路図である。

同図において８は回線情報記憶用のメモリ３の
バツクアツプ用のリチウム電池、１１は前記メモ
リ３の記憶保持動作に必要な許容最低電圧とほぼ
等しい基準電圧を設定する定電圧ダイオード、１
２は前記基準電圧を加減するための可変抵抗器、
１３はリチウム電池８からの電圧と前記基準電圧
とを入力して比較し、リチウム電池８からの電圧
が基準電圧を下回つたときに警告信号１４を出力
する比較回路、１５は主電源の投入を指示する電
源投入信号および主電源の遮断を指示する主電源
遮断信号を発生する主電源スイツチ、１６は前記
警告信号１４により主電源スイツチ１５からの主
電源遮断信号を規制（無効化）する制御回路、１
７は制御回路１６から出力される主電源遮断信
号、１８は主電源スイツチ１５の操作により発生
する主電源投入信号、１９は各部にV₁，V₂，V₃
の主電源（DC）を供給する電源回路、２０は制
御回路１６からの指示により鳴動する警告ブザー
である。

本実施例回路において、まずリチウム電池８が
寿命を迎えていない場合には、リチウム電池８か
らの低電圧ダイオード１１および可変抵抗器１２
により設定される基準電圧よりも高いため、比較
回路１３からは警告信号１４が出力されない。

このとき主電源スイツチ１５からの主電源遮断
信号は、制御回路１６を通つてそのまま電源回路
１９に伝達される。そして主電源が遮断状態にな
つている期間、リチウム電池８がメモリ素子３の
記憶保持動作をバツクアツプする。

一方、リチウム電池８が寿命を迎えた場合に
は、リチウム電池８からの電圧が低電圧ダイオー
ド１１および可変抵抗器１２により設定される基
準電圧よりも低くなるため、比較回路１３から警
告信号１４が出力される。

この場合には主電源スイツチ１５の操作によ
り、主電源の遮断が選択されても、制御回路１６
において主電源遮断信号が規制され、電源回路１
９は遮断状態にならない。さらに警報ブザー２０
が鳴動し、オペレータに対してリチウム電池８の
交換を促す。この状態では主電源が投入されてい
るままであるため、メモリ素子３の記憶内容は保
持されている。

そしてリチウム電池８を交換すると、比較回路
１３から警告信号１４が出力されなくなり、以
後、主電源が遮断可能となつて、交換されたリチ
ウム電池からバツクアツプ電源が供給される。

なおリチウム電池８はコネクタ等の使用によ
り、主電源が投入されている期間にも交換が自在
な構造にされている。

かくして本実施例回路では、リチウム電池８の
出力電圧が規定値以下になつた時には回路の主電
源が遮断状態にならないように制御しているの
で、リチウム電池８の交換時期を逸するようなこ
とがなく、メモリの記憶内容が消失するようなト
ラブルが回避される。

なお本実施例では、本考案をLAN−BUS用ア
ダプタのメモリ回路に適用しているが、本考案は
これに限らず、バツテリバツクアツプが必要なメ
モリを備えた回路に広く適用することができる。

また本実施例では、本考案をメモリが固定的に
実装されている回路に適用しているが、メモリが
主回路の外に存在するもの、たとえばバツテリバ
ツクアツプが必要なスタテイツクRAMが内蔵さ
れたメモリカードを用いている回路にも適用する
ことができる。

さらに本実施例では、バツテリの出力電圧が規
定値を下回つた時点で警告ブザー２０を鳴動させ
るようにしているが、オペレータにバツテリの交
換を促すような手段であれば、警告ランプ等を用
いてもよい。

［考案の効果］ 以上説明したように本考案のメモリ回路は、メ
モリのバツクアツプ用のバツテリの出力電圧が規
定値以下になつた時点で装置の主電源スイツチに
よる主電源の遮断動作を無効化するので、バツテ
リの交換時期を逸することがなく、メモリの内容
が消失するようなおそれがない。

【図面の簡単な説明】

第１図は本考案の一実施例の構成を示すブロツ
ク図、第２図は従来のメモリ回路の構成の一例を
示すブロツク図である。 １……マイクロプロセツサ、２……（プログラ
ム記憶用）メモリ素子、３……（回路情報記憶
用）メモリ素子、４……（RS−232C用）通信制
御LSI、５……インターフエイスドライバ／レシ
ーバ、６……（LAN−BUS用）通信制御LSI、
８……リチウム電池、９，１９……電源回路、１
０，１５……主電源スイツチ、１１……低電圧ダ
イオード、１２……可変抵抗器、１３……比較回
路、１６……制御回路。

Claims (1)

1. 【実用新案登録請求の範囲】 (1) 主電源スイツチと、主電源が投入されいる期
   間における記憶保持動作に補助電源が必要なメ
   モリと、前記主電源が遮断状態になつたとき前
   記メモリに補助電源を供給するバツテリと、前
   記バツテリの出力電圧が基準電圧を下回つたと
   き警告信号を出力するバツテリ出力電圧監視回
   路と、前記警告信号が出力されている期間は前
   記主電源スイツチによる主電源の遮断動作を無
   効化して前記主電源の投入状態を継続させる電
   源制御回路とを備えてなることを特徴とするメ
   モリ回路。 (2) 警告信号が出力されたとき、バツテリの交換
   を促す警告動作をする警告発生手段を備えてい
   る実用新案登録請求の範囲第１項記載のメモリ
   回路。