JPH0537714A - 光電変換装置 - Google Patents
光電変換装置Info
- Publication number
- JPH0537714A JPH0537714A JP3208805A JP20880591A JPH0537714A JP H0537714 A JPH0537714 A JP H0537714A JP 3208805 A JP3208805 A JP 3208805A JP 20880591 A JP20880591 A JP 20880591A JP H0537714 A JPH0537714 A JP H0537714A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric conversion
- block
- capacitor
- load
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Facsimile Heads (AREA)
- Thin Film Transistor (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 ブロック内クロストークの全くない本来の出
力電圧を簡便な回路構成で得る。 【構成】 少なくとも第１の蓄積手段の一方の電極が１
ブロック分接続され、かつ抵抗値ＲCOM の共通抵抗を通
して一定電位に接続され、前記第１の蓄積手段の容量値
ＣL と前記共通抵抗の抵抗値ＲCOM の積ＣL ・ＲCOM が
５．０×１０-9Ｆ・Ω以上である。
力電圧を簡便な回路構成で得る。 【構成】 少なくとも第１の蓄積手段の一方の電極が１
ブロック分接続され、かつ抵抗値ＲCOM の共通抵抗を通
して一定電位に接続され、前記第１の蓄積手段の容量値
ＣL と前記共通抵抗の抵抗値ＲCOM の積ＣL ・ＲCOM が
５．０×１０-9Ｆ・Ω以上である。
Description
【０００１】
【産業上の利用分野】本発明は光電変換装置に係り、特
にファクシミリ、イメージリーダ、デイジタル複写機お
よび電子黒板等の入力部に好適に用いられる光電変換装
置に関する。
にファクシミリ、イメージリーダ、デイジタル複写機お
よび電子黒板等の入力部に好適に用いられる光電変換装
置に関する。
【０００２】
【従来の技術】近年、ファクシミリ、イメージリーダ等
の小型化、高性能化のために、光電変換装置として、等
倍光学系をもつ長尺ラインセンサの開発が行われてい
る。
の小型化、高性能化のために、光電変換装置として、等
倍光学系をもつ長尺ラインセンサの開発が行われてい
る。
【０００３】従来、この種のラインセンサは一列のアレ
イ状に配列された各光電変換素子に対して、それぞれス
イッチ素子等が構成された信号処理用の集積回路（以
下、ＩＣと示す。）を接続して構成している。しかしな
がら、その光電変換素子の個数は、ファクシミリＧ３規
格に準ずるとＡ４サイズで１７２８個も必要となる。こ
のため実装工数も増え、製造コスト並びに信頼性で満足
なものは得られていない。
イ状に配列された各光電変換素子に対して、それぞれス
イッチ素子等が構成された信号処理用の集積回路（以
下、ＩＣと示す。）を接続して構成している。しかしな
がら、その光電変換素子の個数は、ファクシミリＧ３規
格に準ずるとＡ４サイズで１７２８個も必要となる。こ
のため実装工数も増え、製造コスト並びに信頼性で満足
なものは得られていない。
【０００４】一方、信号処理用のＩＣの個数を減らし、
かつ実装工数を減らす構成として、従来からマトリクス
配線による構成が採用されている。
かつ実装工数を減らす構成として、従来からマトリクス
配線による構成が採用されている。
【０００５】また、スイッチング用素子として薄膜トラ
ンジスタ（以下、ＴＦＴと示す。）を採用し、光電変換
素子、ＴＦＴ、マトリクス配線等からなる一体的な構成
をとることにより、信号処理用のＩＣの機能を低減化
し、高速読み取りの長尺密着型の画像読み取り装置を安
価に提供する試みもなされている。
ンジスタ（以下、ＴＦＴと示す。）を採用し、光電変換
素子、ＴＦＴ、マトリクス配線等からなる一体的な構成
をとることにより、信号処理用のＩＣの機能を低減化
し、高速読み取りの長尺密着型の画像読み取り装置を安
価に提供する試みもなされている。
【０００６】さらに、製造コストを下げ、信頼性の高い
長尺密着型の画像読み取り装置を提供するために、光電
変換素子の光電変換層、ＴＦＴの半導体層を同一材料の
たとえば非晶質シリコンで形成し、光電変換素子、ＴＦ
Ｔ、マトリクス配線等を同一基板上に同一製造工程を用
いて一体的に作成する方法も開発されている。
長尺密着型の画像読み取り装置を提供するために、光電
変換素子の光電変換層、ＴＦＴの半導体層を同一材料の
たとえば非晶質シリコンで形成し、光電変換素子、ＴＦ
Ｔ、マトリクス配線等を同一基板上に同一製造工程を用
いて一体的に作成する方法も開発されている。
【０００７】またさらに、小型化、低コスト化のため、
等倍ファイバーレンズアレイを用いずに、ガラス等の透
明スペーサを介して、光電変換素子が原稿からの反射光
を直接検知する光電変換装置も提案されている。
等倍ファイバーレンズアレイを用いずに、ガラス等の透
明スペーサを介して、光電変換素子が原稿からの反射光
を直接検知する光電変換装置も提案されている。
【０００８】図７は、我々が先に提案した従来の光電変
換装置の等価回路図である。
換装置の等価回路図である。
【０００９】光電変換素子Ｓ1-1 〜Ｓ36-48 に入射した
光情報は、光電変換素子Ｓ1-1 〜Ｓ36-48 から蓄積コン
デンサＣS1-1〜ＣS36-48、転送用ＴＦＴのＴ1-1 〜Ｔ
36-48 、マトリクス信号配線Ｌ1 〜Ｌ48を通って、並列
の電圧出力となる。さらに、読み出し用スイッチＩＣに
よって直列信号となり外部に取り出される。なお、蓄積
コンデンサＣS1-1〜ＣS36-48に蓄積された残留電荷はリ
セット用ＴＦＴのＲ1-1 〜Ｒ36-48 によってリセットさ
れる。
光情報は、光電変換素子Ｓ1-1 〜Ｓ36-48 から蓄積コン
デンサＣS1-1〜ＣS36-48、転送用ＴＦＴのＴ1-1 〜Ｔ
36-48 、マトリクス信号配線Ｌ1 〜Ｌ48を通って、並列
の電圧出力となる。さらに、読み出し用スイッチＩＣに
よって直列信号となり外部に取り出される。なお、蓄積
コンデンサＣS1-1〜ＣS36-48に蓄積された残留電荷はリ
セット用ＴＦＴのＲ1-1 〜Ｒ36-48 によってリセットさ
れる。
【００１０】ここで読み出し用スイッチＩＣは、マトリ
クス信号配線部の負荷コンデンサＣ L1〜ＣL48 と読み出
し用スイッチＴSW1 〜ＴSW48との間に転送用スイッチＵ
SW1 〜ＵSW48と読み出し用コンデンサＣT1〜ＣT48 とを
設け、更に読み出し用コンデンサＣT1〜ＣT48 をリセッ
トする為のリセットスイッチＶSWを設けた構成である。
クス信号配線部の負荷コンデンサＣ L1〜ＣL48 と読み出
し用スイッチＴSW1 〜ＴSW48との間に転送用スイッチＵ
SW1 〜ＵSW48と読み出し用コンデンサＣT1〜ＣT48 とを
設け、更に読み出し用コンデンサＣT1〜ＣT48 をリセッ
トする為のリセットスイッチＶSWを設けた構成である。
【００１１】転送用スイッチＵSW1 〜ＵSW48は、マトリ
クス信号配線Ｌ1 〜Ｌ48の各配線に接続され、マトリク
ス信号配線Ｌ1 〜Ｌ48に形成されている負荷コンデンサ
ＣL1〜ＣL48 に蓄えられた電荷を、読み出し用コンデン
サＣT1〜ＣT48 に転送するためのスイッチであり、転送
パルスＧt により同時に駆動される。
クス信号配線Ｌ1 〜Ｌ48の各配線に接続され、マトリク
ス信号配線Ｌ1 〜Ｌ48に形成されている負荷コンデンサ
ＣL1〜ＣL48 に蓄えられた電荷を、読み出し用コンデン
サＣT1〜ＣT48 に転送するためのスイッチであり、転送
パルスＧt により同時に駆動される。
【００１２】読み出し用スイッチＴSW1 〜ＴSW48は読み
出し用コンデンサのそれぞれに接続され、順次切り替え
ることにより、読み出し用コンデンサＣT1〜ＣT48 の電
位を順次増幅器Ａｍｐを介して光電変換装置の外部へ読
み出すための読みだし用スイッチであり、シフトレジス
タＳＲ２により順次駆動される。
出し用コンデンサのそれぞれに接続され、順次切り替え
ることにより、読み出し用コンデンサＣT1〜ＣT48 の電
位を順次増幅器Ａｍｐを介して光電変換装置の外部へ読
み出すための読みだし用スイッチであり、シフトレジス
タＳＲ２により順次駆動される。
【００１３】ＲSW1 〜ＲSW48は、マトリクス信号配線部
に形成された負荷コンデンサＣL1〜ＣL48 と転送スイッ
チＵSW1 〜ＵSW48との間に設けられ、負荷コンデンサＣ
L1〜ＣL48 の電位をリセット電位ＶR にリセットする為
のリセット用スイッチであり、リセットパルスＣres に
より駆動される。
に形成された負荷コンデンサＣL1〜ＣL48 と転送スイッ
チＵSW1 〜ＵSW48との間に設けられ、負荷コンデンサＣ
L1〜ＣL48 の電位をリセット電位ＶR にリセットする為
のリセット用スイッチであり、リセットパルスＣres に
より駆動される。
【００１４】また、ＶSWは、読み出し用コンデンサＣT1
〜ＣT48 の電位をリセット電位ＶR にリセットするため
のリセット用スイッチであり、リセットパルスｇres に
より駆動される。
〜ＣT48 の電位をリセット電位ＶR にリセットするため
のリセット用スイッチであり、リセットパルスｇres に
より駆動される。
【００１５】本従来例の光電変換装置の構成例では、総
画素数１７２８ビットの光電変換素子を４８ビットずつ
まとめて３６ブロックに分割してある。各動作は順次こ
のブロック単位で進む。図８は、従来の光電変換装置に
よって、画像濃度が均一な原稿を読み取るときのタイミ
ングチャートを示す。
画素数１７２８ビットの光電変換素子を４８ビットずつ
まとめて３６ブロックに分割してある。各動作は順次こ
のブロック単位で進む。図８は、従来の光電変換装置に
よって、画像濃度が均一な原稿を読み取るときのタイミ
ングチャートを示す。
【００１６】第１ブロックの光電変換素子Ｓ1-1 〜Ｓ
1-48に入射した光情報は、蓄積コンデンサＣS1-1〜Ｃ
s1-48 に電荷として蓄えられる。一定時間後、第１ゲー
ト駆動線Ｇ1 にシフトレジスタＳＲ1 より電圧パルスが
加えられ、転送用ＴＦＴのＴ1-1 〜Ｔ1-48がＯＮ状態と
なる。これにより蓄積コンデンサＣS1-1〜Ｃs1-48 の電
荷がマトリクス信号配線Ｌ1 〜Ｌ48を通って、負荷コン
デンサＣL1〜ＣL48 に転送される。この転送のために必
要なゲートパルス幅ｔ1 （図８に図示）は、蓄積コンデ
ンサＣS と負荷コンデンサＣL の容量値の小さい方の値
と転送用ＴＦＴ ＴのＯＮ抵抗Ｒt とにより定まる時定
数に依存する。
1-48に入射した光情報は、蓄積コンデンサＣS1-1〜Ｃ
s1-48 に電荷として蓄えられる。一定時間後、第１ゲー
ト駆動線Ｇ1 にシフトレジスタＳＲ1 より電圧パルスが
加えられ、転送用ＴＦＴのＴ1-1 〜Ｔ1-48がＯＮ状態と
なる。これにより蓄積コンデンサＣS1-1〜Ｃs1-48 の電
荷がマトリクス信号配線Ｌ1 〜Ｌ48を通って、負荷コン
デンサＣL1〜ＣL48 に転送される。この転送のために必
要なゲートパルス幅ｔ1 （図８に図示）は、蓄積コンデ
ンサＣS と負荷コンデンサＣL の容量値の小さい方の値
と転送用ＴＦＴ ＴのＯＮ抵抗Ｒt とにより定まる時定
数に依存する。
【００１７】蓄積コンデンサＣS は１０〜２０ｐＦ、負
荷コンデンサＣL は１００〜３００ｐＦが適当な値であ
り、ＯＮ抵抗Ｒt はａ−Ｓｉ：Ｈを用いたＴＦＴにおい
ては数ＭΩと高抵抗になるため、この時定数は１０〜４
０μｓｅｃとなる。
荷コンデンサＣL は１００〜３００ｐＦが適当な値であ
り、ＯＮ抵抗Ｒt はａ−Ｓｉ：Ｈを用いたＴＦＴにおい
ては数ＭΩと高抵抗になるため、この時定数は１０〜４
０μｓｅｃとなる。
【００１８】続いてゲート駆動信号Ｇt の印加により、
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷コンデンサＣL1〜ＣL48 に蓄えられた信号電荷
は読みだし用コンデンサＣT1〜ＣT48 に同時に転送され
る。この転送のために必要なゲートパルスＧt の長さｔ
3 （図８に図示）は、転送用スイッチＵSWのＯＮ抵抗Ｒ
ｕおよび、負荷コンデンサＣL と読み出し用コンデンサ
ＣT の容量値の小さい方の値とにより定まる時定数に依
存する。
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷コンデンサＣL1〜ＣL48 に蓄えられた信号電荷
は読みだし用コンデンサＣT1〜ＣT48 に同時に転送され
る。この転送のために必要なゲートパルスＧt の長さｔ
3 （図８に図示）は、転送用スイッチＵSWのＯＮ抵抗Ｒ
ｕおよび、負荷コンデンサＣL と読み出し用コンデンサ
ＣT の容量値の小さい方の値とにより定まる時定数に依
存する。
【００１９】負荷コンデンサＣL は１００〜３００ｐ
Ｆ、読み出し用コンデンサＣT は１０〜２０ｐＦが適当
な値であり、ＯＮ抵抗Ｒｕは汎用的なアナログスイッチ
を用いると３ｋ〜５ｋΩに選定できるため、この時定数
は１００ｎｓｅｃ以下の短い値にできる。
Ｆ、読み出し用コンデンサＣT は１０〜２０ｐＦが適当
な値であり、ＯＮ抵抗Ｒｕは汎用的なアナログスイッチ
を用いると３ｋ〜５ｋΩに選定できるため、この時定数
は１００ｎｓｅｃ以下の短い値にできる。
【００２０】引き続いて、ゲート駆動線ｇ1 〜ｇ48にシ
フトレジスタＳＲ2 から電圧パルスが順次加えられるこ
とにより、読み出し用コンデンサＣT1〜ＣT48 に転送さ
れた第１ブロックの信号電荷は、読み出し用スイッチＴ
SW1 〜ＴSW48により直列信号に変換され、増幅器Ａｍｐ
により増幅され光電変換装置の外部へ出力電圧Ｖout と
して取り出される。
フトレジスタＳＲ2 から電圧パルスが順次加えられるこ
とにより、読み出し用コンデンサＣT1〜ＣT48 に転送さ
れた第１ブロックの信号電荷は、読み出し用スイッチＴ
SW1 〜ＴSW48により直列信号に変換され、増幅器Ａｍｐ
により増幅され光電変換装置の外部へ出力電圧Ｖout と
して取り出される。
【００２１】この１ブロック分の信号出力が出力される
期間ｔ4 （図８に図示）は、読みだし用スイッチＴSWの
ＯＮ抵抗Ｒｔと増幅器Ａｍｐの配線容量を含む入力容量
および増幅器の応答速度に依存するが、１ビットあたり
１〜２μｓｅｃに選定することができる為、４８ビット
では約５０〜１００μｓｅｃとなる。
期間ｔ4 （図８に図示）は、読みだし用スイッチＴSWの
ＯＮ抵抗Ｒｔと増幅器Ａｍｐの配線容量を含む入力容量
および増幅器の応答速度に依存するが、１ビットあたり
１〜２μｓｅｃに選定することができる為、４８ビット
では約５０〜１００μｓｅｃとなる。
【００２２】この読み出し動作において、ｇ1 〜ｇ48に
印加される電圧パルスが高電圧（ハイ）の期間の後半期
間ｔ5 （図８に図示）に、リセットパルスｇres がリセ
ットスイッチＶSWに逐次印加される。これにより、この
後半期間ｔ5 においては、読み出し用スイッチＴSWとリ
セットスイッチＶSWが同時にＯＮ状態となり、読み出し
用コンデンサＣT1〜ＣT48 は逐次リセット電位ＶR にリ
セットされる。
印加される電圧パルスが高電圧（ハイ）の期間の後半期
間ｔ5 （図８に図示）に、リセットパルスｇres がリセ
ットスイッチＶSWに逐次印加される。これにより、この
後半期間ｔ5 においては、読み出し用スイッチＴSWとリ
セットスイッチＶSWが同時にＯＮ状態となり、読み出し
用コンデンサＣT1〜ＣT48 は逐次リセット電位ＶR にリ
セットされる。
【００２３】このリセットの為に必要なゲートパルスｇ
res の長さｔ5 は、リセット用スイッチＶSWのＯＮ抵抗
Ｒｖ、読み出し用スイッチＴSWのＯＮ抵抗Ｒｔおよび読
み出し用コンデンサＣT の値により定まる時定数に依存
するが、読み出し用コンデンサＣT は１０〜２０ｐＦが
適当であり、ＯＮ抵抗Ｒｖ、Ｒｔには汎用的なアナログ
スイッチを用いると５０〜３００Ωに選定できるため、
この時定数は１００ｎｓｅｃ以下の短い値にできる。
res の長さｔ5 は、リセット用スイッチＶSWのＯＮ抵抗
Ｒｖ、読み出し用スイッチＴSWのＯＮ抵抗Ｒｔおよび読
み出し用コンデンサＣT の値により定まる時定数に依存
するが、読み出し用コンデンサＣT は１０〜２０ｐＦが
適当であり、ＯＮ抵抗Ｒｖ、Ｒｔには汎用的なアナログ
スイッチを用いると５０〜３００Ωに選定できるため、
この時定数は１００ｎｓｅｃ以下の短い値にできる。
【００２４】また、この信号読み出し動作と並行して、
リセットパルスＣres をリセットスイッチＲSW1 〜Ｒ
SW48に印加することにより、負荷コンデンサＣL1〜Ｃ
L48 が同時にリセットされる。
リセットパルスＣres をリセットスイッチＲSW1 〜Ｒ
SW48に印加することにより、負荷コンデンサＣL1〜Ｃ
L48 が同時にリセットされる。
【００２５】このリセットの為に必要なゲートパルスＣ
res の長さｔ2 （図８に図示）は、リセット用スイッチ
ＲSWのＯＮ抵抗Ｒｒ，マトリクス信号配線の抵抗および
負荷コンデンサＣL の値により定まる時定数に依存し、
数μｓｅｃ程度の値となる。このリセット動作が終了
後、ゲート駆動配線Ｇ2 に電圧パルスがシフトレジスタ
ＳＲ1より印加され、第２ブロックの転送動作が始ま
る。この転送動作と同時に第１ブロックのリセット用Ｔ
ＦＴのＲ1-1 からＲ1-48がＯＮ状態となり、第１ブロッ
クの蓄積コンデンサＣS1-1〜ＣS1-48 の電荷がリセット
電位ＶR にリセットされ、次の蓄積動作にそなえる。以
下、ゲート駆動線Ｇ3 ，Ｇ4 ，・・・を順次駆動するこ
とにより１ライン分のデータを出力する。
res の長さｔ2 （図８に図示）は、リセット用スイッチ
ＲSWのＯＮ抵抗Ｒｒ，マトリクス信号配線の抵抗および
負荷コンデンサＣL の値により定まる時定数に依存し、
数μｓｅｃ程度の値となる。このリセット動作が終了
後、ゲート駆動配線Ｇ2 に電圧パルスがシフトレジスタ
ＳＲ1より印加され、第２ブロックの転送動作が始ま
る。この転送動作と同時に第１ブロックのリセット用Ｔ
ＦＴのＲ1-1 からＲ1-48がＯＮ状態となり、第１ブロッ
クの蓄積コンデンサＣS1-1〜ＣS1-48 の電荷がリセット
電位ＶR にリセットされ、次の蓄積動作にそなえる。以
下、ゲート駆動線Ｇ3 ，Ｇ4 ，・・・を順次駆動するこ
とにより１ライン分のデータを出力する。
【００２６】
【発明が解決しようとする課題】しかしながら、従来の
マトリクス接続された光電変換装置においては、センサ
により蓄積された電荷量が同じ場合でも、ブロック内の
他のビットの電荷量によって出力電圧が異なる現象（以
後、ブロック内クロストークという）が生じる。このブ
ロック内クロストークによる出力電圧の変化を考察する
ために、図９に示すような１ブロックが３ビットからな
り、各ビットの負荷コンデンサの値はＣＬ、クロス部容
量の値はＣＰですべて等しいマトリクス回路を考える。
マトリクス接続された光電変換装置においては、センサ
により蓄積された電荷量が同じ場合でも、ブロック内の
他のビットの電荷量によって出力電圧が異なる現象（以
後、ブロック内クロストークという）が生じる。このブ
ロック内クロストークによる出力電圧の変化を考察する
ために、図９に示すような１ブロックが３ビットからな
り、各ビットの負荷コンデンサの値はＣＬ、クロス部容
量の値はＣＰですべて等しいマトリクス回路を考える。
【００２７】このようなマトリクス回路の各端子１〜３
に信号電荷Ｑ１〜Ｑ３を入力した場合の出力電圧Ｖ１〜
Ｖ３は、式で表される。
に信号電荷Ｑ１〜Ｑ３を入力した場合の出力電圧Ｖ１〜
Ｖ３は、式で表される。
【００２８】
【数１】 入力電荷がＱ１＝Ｑ２＝Ｑ３＝Ｑ０の場合の出力電圧
は、式より
は、式より
【００２９】
【数２】 となる。
【００３０】また、入力電荷がＱ１＝Ｑ２＝Ｑ３＝０の
場合は、同様に式より Ｖ１＝Ｖ２＝Ｖ３＝０ となる。
場合は、同様に式より Ｖ１＝Ｖ２＝Ｖ３＝０ となる。
【００３１】しかしながら、入力電荷がＱ１＝Ｑ、Ｑ２
＝Ｑ３＝０の場合は、 Ｖ１＝ａ・Ｑ１≠ＶＯ Ｖ２＝Ｖ３＝ｂ・Ｑ１≠０ となり、入力電荷量が同じでも出力電圧が異なってしま
う。
＝Ｑ３＝０の場合は、 Ｖ１＝ａ・Ｑ１≠ＶＯ Ｖ２＝Ｖ３＝ｂ・Ｑ１≠０ となり、入力電荷量が同じでも出力電圧が異なってしま
う。
【００３２】ここで、式をもとに１ブロック内ビット
数がＮの場合の端子ｉの出力電圧Ｖｉは式のように記
述できる。
数がＮの場合の端子ｉの出力電圧Ｖｉは式のように記
述できる。
【００３３】
【数３】 ブロック内クロストークによる出力電圧の変化が最も大
きい場合は、Ｎビットの内１ビットのみが入力電荷量０
で、他の（Ｎ−１）ビットの入力電荷量がＱ０の場合で
ある（あるいは、この逆の場合）。この入力電荷量が０
に対応するビットの負荷コンデンサＣＬの出力電圧をＶ
Ｗ０とすると、
きい場合は、Ｎビットの内１ビットのみが入力電荷量０
で、他の（Ｎ−１）ビットの入力電荷量がＱ０の場合で
ある（あるいは、この逆の場合）。この入力電荷量が０
に対応するビットの負荷コンデンサＣＬの出力電圧をＶ
Ｗ０とすると、
【００３４】
【数４】 また、この入力電荷量がＱ０に対応するビットの負荷コ
ンデンサＣＬの出力電圧をＶＷＱとすると、
ンデンサＣＬの出力電圧をＶＷＱとすると、
【００３５】
【数５】 さらにこのＶＷ０の値を用いて端子ｉにおけるブロック
内クロストーク量ＸＣＴを次のように定義する。
内クロストーク量ＸＣＴを次のように定義する。
【００３６】
【数６】 ここで、ＶＷは入力電荷量Ｑ０に対応するビットのブロ
ック内クロストークがない場合の本来の端子ｉの出力電
圧である。
ック内クロストークがない場合の本来の端子ｉの出力電
圧である。
【００３７】
【数７】 又、クロストーク量ＸＣＴは、図７における転送用スイ
ッチＵSWによってＣＬからＣＴへ電荷転送後のＣＴの出
力電圧に対するクロストーク量とも一致する。式はブ
ロック内クロストーク量ＸＣＴが０に近づくほど、得ら
れる出力は本来の出力電圧値に近づき、ブロック内クロ
ストークによる変化が小さいことを示す。
ッチＵSWによってＣＬからＣＴへ電荷転送後のＣＴの出
力電圧に対するクロストーク量とも一致する。式はブ
ロック内クロストーク量ＸＣＴが０に近づくほど、得ら
れる出力は本来の出力電圧値に近づき、ブロック内クロ
ストークによる変化が小さいことを示す。
【００３８】原稿読み取り信号を用いた再生画像におい
て、ブロック内クロストークが問題となりやすい条件
は、黒原稿読み取り信号が白原稿読み取り信号により増
大される場合である。
て、ブロック内クロストークが問題となりやすい条件
は、黒原稿読み取り信号が白原稿読み取り信号により増
大される場合である。
【００３９】ここで、図７に示す従来例のブロック内ク
ロストークの経時変化を考察する。図１０は、負荷コン
デンサＣL1の入力電荷量が０、負荷コンデンサＣL2〜Ｃ
L48 の入力電荷量がＱ０の場合において、負荷コンデン
サＣL1，ＣL2〜ＣL48 の電圧ＶCL1 ，ＶCL2 〜ＶCL48、
および読み出し用コンデンサＣT1，ＣT2〜ＣT48 の電
圧、ＶCT1 ，ＶCT2 〜ＶCT48およびブロック内クロスト
ーク量ＸＣＴの経時変化を示す。
ロストークの経時変化を考察する。図１０は、負荷コン
デンサＣL1の入力電荷量が０、負荷コンデンサＣL2〜Ｃ
L48 の入力電荷量がＱ０の場合において、負荷コンデン
サＣL1，ＣL2〜ＣL48 の電圧ＶCL1 ，ＶCL2 〜ＶCL48、
および読み出し用コンデンサＣT1，ＣT2〜ＣT48 の電
圧、ＶCT1 ，ＶCT2 〜ＶCT48およびブロック内クロスト
ーク量ＸＣＴの経時変化を示す。
【００４０】ここでＴ＝０は転送用スイッチＵSWがＯＮ
となるタイミングであり、読み出し用コンデンサＣT は
１０ｐＦ、負荷コンデンサＣL は２００ｐＦ、転送用ス
イッチＵSWのＯＮ抵抗は４ｋΩ、共通抵抗ＲCOM ＝１０
Ω（なお、ここでいう共通抵抗ＲCOM は寄生的に発生す
る抵抗である。）としてシミュレーションしている。こ
こでＴ＝χ′はＸＣＴ＝０となる時間であるが、このタ
イミングでは負荷コンデンサＣL から読み出しコンデン
サＣT への電荷転送効率αは約３０％程度である事がわ
かる。一般に転送効率αは８０％以上必要と考えられて
いる。
となるタイミングであり、読み出し用コンデンサＣT は
１０ｐＦ、負荷コンデンサＣL は２００ｐＦ、転送用ス
イッチＵSWのＯＮ抵抗は４ｋΩ、共通抵抗ＲCOM ＝１０
Ω（なお、ここでいう共通抵抗ＲCOM は寄生的に発生す
る抵抗である。）としてシミュレーションしている。こ
こでＴ＝χ′はＸＣＴ＝０となる時間であるが、このタ
イミングでは負荷コンデンサＣL から読み出しコンデン
サＣT への電荷転送効率αは約３０％程度である事がわ
かる。一般に転送効率αは８０％以上必要と考えられて
いる。
【００４１】このようなブロック内クロストロークによ
る出力電圧の変化を抑えるためには、式からも明らか
なように、クロス部容量ＣＰをなくす、あるいは、クロ
ス部容量ＣＰと負荷容量ＣＬとの比を大きくすることが
考えられる。これらの具体的な対策方法については特開
昭６２−６７８６４号公報、特開昭６２−６７８６５号
公報などに述べられている。
る出力電圧の変化を抑えるためには、式からも明らか
なように、クロス部容量ＣＰをなくす、あるいは、クロ
ス部容量ＣＰと負荷容量ＣＬとの比を大きくすることが
考えられる。これらの具体的な対策方法については特開
昭６２−６７８６４号公報、特開昭６２−６７８６５号
公報などに述べられている。
【００４２】しかしながら、これらの対策方法では、ク
ロス部容量ＣＰを形成しないようにするため配線間にシ
ールド層を別に設けなければならなかったり、配線幅を
狭くしてクロス部容量ＣＰを低減化するために作製上の
歩留りが低下する、又負荷容量ＣＬを大きくすることで
信号出力電圧が低下する、などの新たな問題点が生じ
る。
ロス部容量ＣＰを形成しないようにするため配線間にシ
ールド層を別に設けなければならなかったり、配線幅を
狭くしてクロス部容量ＣＰを低減化するために作製上の
歩留りが低下する、又負荷容量ＣＬを大きくすることで
信号出力電圧が低下する、などの新たな問題点が生じ
る。
【００４３】本発明は、かかる問題点に鑑み、ブロック
内クロストークを簡易な構成で補正できるようにするこ
とにより、信号の品位の優れた光電変換装置を廉価に提
供し、ひいてはこれを適用する機器の低廉価を達成する
ことを目的とする。
内クロストークを簡易な構成で補正できるようにするこ
とにより、信号の品位の優れた光電変換装置を廉価に提
供し、ひいてはこれを適用する機器の低廉価を達成する
ことを目的とする。
【００４４】
【課題を解決するための手段】本発明の光電変換装置
は、少なくとも、複数の光センサと、該光センサの出力
信号を一定数ずつ１ブロックとして順次とり出す第１の
スイッチ手段と、該第１のスイッチ手段によって取り出
された１ブロックの信号を蓄積する容量値ＣL である第
１の蓄積手段と、該第１の蓄積手段と前記複数の光セン
サとを接続するマトリクス接続部と、前記第１の蓄積手
段に蓄積された１ブロック分の信号を順次取り出す第２
のスイッチ手段と、該第２のスイッチ手段によって取り
出された１ブロック分の信号を蓄積する第２の蓄積手段
と、を有する光電変換装置において、少なくとも前記第
１の蓄積手段の一方の電極が１ブロック分接続され、か
つ抵抗値ＲCOM の共通抵抗を通して一定電位に接続さ
れ、前記第１の蓄積手段の容量値ＣL と前記共通抵抗の
抵抗値ＲCOM の積ＣL ・ＲCOM が５．０×１０-9Ｆ・Ω
以上であることを特徴とする。
は、少なくとも、複数の光センサと、該光センサの出力
信号を一定数ずつ１ブロックとして順次とり出す第１の
スイッチ手段と、該第１のスイッチ手段によって取り出
された１ブロックの信号を蓄積する容量値ＣL である第
１の蓄積手段と、該第１の蓄積手段と前記複数の光セン
サとを接続するマトリクス接続部と、前記第１の蓄積手
段に蓄積された１ブロック分の信号を順次取り出す第２
のスイッチ手段と、該第２のスイッチ手段によって取り
出された１ブロック分の信号を蓄積する第２の蓄積手段
と、を有する光電変換装置において、少なくとも前記第
１の蓄積手段の一方の電極が１ブロック分接続され、か
つ抵抗値ＲCOM の共通抵抗を通して一定電位に接続さ
れ、前記第１の蓄積手段の容量値ＣL と前記共通抵抗の
抵抗値ＲCOM の積ＣL ・ＲCOM が５．０×１０-9Ｆ・Ω
以上であることを特徴とする。
【００４５】
【作 用】本発明は、第１の蓄積手段の一方の電極が１
ブロック分接続され、かつ抵抗値ＲCOM の共通抵抗を通
して一定電位に接続され、前記第１の蓄積手段の容量値
ＣL と前記共通抵抗の抵抗値ＲCOM の積ＣL ・ＲCOM が
５．０×１０-9Ｆ・Ω以上となるようにすることで、ブ
ロック内クロストーク量ＸＣＴが０となる時に、負荷コ
ンデンサＣL から読み出しコンデンサＣT への電荷転送
効率αが８０％以上となるようにしたものである。
ブロック分接続され、かつ抵抗値ＲCOM の共通抵抗を通
して一定電位に接続され、前記第１の蓄積手段の容量値
ＣL と前記共通抵抗の抵抗値ＲCOM の積ＣL ・ＲCOM が
５．０×１０-9Ｆ・Ω以上となるようにすることで、ブ
ロック内クロストーク量ＸＣＴが０となる時に、負荷コ
ンデンサＣL から読み出しコンデンサＣT への電荷転送
効率αが８０％以上となるようにしたものである。
【００４６】
【実施例】以下、図面を参照して、本発明を詳細に説明
する。
する。
【００４７】図１は本発明による実施例であり、光電変
換装置の等価回路図を示す。本実施例では、同一基板上
に形成された光電変換素子部、蓄積コンデンサ部、ＴＦ
Ｔ部、マトリクス信号配線部、ゲート駆動配線部等光電
変換部の構成は、図７に示される従来の光電変換装置の
等価回路図と基本的に同様なので詳細な構成説明は省略
する。
換装置の等価回路図を示す。本実施例では、同一基板上
に形成された光電変換素子部、蓄積コンデンサ部、ＴＦ
Ｔ部、マトリクス信号配線部、ゲート駆動配線部等光電
変換部の構成は、図７に示される従来の光電変換装置の
等価回路図と基本的に同様なので詳細な構成説明は省略
する。
【００４８】本実施例の光電変換装置が従来の光電変換
装置と等価回路的に異なる点は、負荷コンデンサＣL1〜
ＣL48 の一方の共通一定電位電極（以下接地電極と称
す）が共通抵抗ＲCOM を通して接地されることである。
装置と等価回路的に異なる点は、負荷コンデンサＣL1〜
ＣL48 の一方の共通一定電位電極（以下接地電極と称
す）が共通抵抗ＲCOM を通して接地されることである。
【００４９】以下本実施例の光電変換装置の動作を説明
するが、従来例と同様の動作を行う素子及びタイミング
については説明を省く。
するが、従来例と同様の動作を行う素子及びタイミング
については説明を省く。
【００５０】第１ブロックの光電変換素子Ｓ1-1 〜Ｓ
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷コンデンサＣL1〜ＣL48 に転送され、各負荷コ
ンデンサの電位ＶL1〜ＶL48 は高くなる。
1-48に入射した光情報は光電流に変換され、蓄積コンデ
ンサＣS1-1〜ＣS1-48 に電荷として蓄えられる。一定時
間後、ゲート駆動線Ｇ1 に転送用の第１の電圧パルスを
ｔ1 時間加え、転送用ＴＦＴのＴ1-1 〜Ｔ1-48をオン状
態に切り替える。これで蓄積コンデンサＣS1-1〜Ｃ
S1-48 の電荷がマトリクス信号配線Ｌ1 〜Ｌ48を通っ
て、負荷コンデンサＣL1〜ＣL48 に転送され、各負荷コ
ンデンサの電位ＶL1〜ＶL48 は高くなる。
【００５１】この時、マトリクス信号配線Ｌ1 〜Ｌ48の
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
クロス部容量ＣＰにより、ブロック内クロストークがお
こる。
【００５２】続いてゲート駆動信号Ｇt の印加により、
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷コンデンサＣL1〜ＣL48 に蓄えられた信号電荷
は読み出し用コンデンサＣT1〜ＣT48 に同時に転送され
る。
転送用スイッチＵSW1 〜ＵSW48は同時にＯＮ状態とな
り、負荷コンデンサＣL1〜ＣL48 に蓄えられた信号電荷
は読み出し用コンデンサＣT1〜ＣT48 に同時に転送され
る。
【００５３】この時、負荷コンデンサＣL1〜ＣL48 の接
地電極がすべて接続されている為、入力電荷量が０であ
るビットの接地電極電位ＶCOM は、入力電荷量がＱ０の
ビットの接地電極電位と同じである。接地電極電位Ｖ
COM は、入力電荷量がゼロでないビットの総入力電荷が
転送用スイッチＵSWを通って読み出し用コンデンサＣT
へ転送される瞬間に大きくさがる。
地電極がすべて接続されている為、入力電荷量が０であ
るビットの接地電極電位ＶCOM は、入力電荷量がＱ０の
ビットの接地電極電位と同じである。接地電極電位Ｖ
COM は、入力電荷量がゼロでないビットの総入力電荷が
転送用スイッチＵSWを通って読み出し用コンデンサＣT
へ転送される瞬間に大きくさがる。
【００５４】同時に、入力電荷量がゼロのビットの負荷
コンデンサＣL の電位ＶL も大きく下降するが、共通抵
抗ＲCOM の為に接地電位へ戻るまでに時間がかかる。そ
の為、入力電荷量がゼロのビットの読み出しコンデンサ
ＣT から負荷コンデンサＣL へ電荷が転送され、入力電
荷量がゼロビットの読み出しコンデンサＣT の電位ＶCT
は低下し極小値をとる。接地電極電位ＶCOM が接地電位
にもどるにつれて、ＶCTは上昇しある値に飽和する。こ
の時の時定数は負荷コンデンサＣL と読み出し用コンデ
ンサＣT の容量値の小さい方の値と転送用スイッチＴSW
のＯＮ抵抗により決まる。
コンデンサＣL の電位ＶL も大きく下降するが、共通抵
抗ＲCOM の為に接地電位へ戻るまでに時間がかかる。そ
の為、入力電荷量がゼロのビットの読み出しコンデンサ
ＣT から負荷コンデンサＣL へ電荷が転送され、入力電
荷量がゼロビットの読み出しコンデンサＣT の電位ＶCT
は低下し極小値をとる。接地電極電位ＶCOM が接地電位
にもどるにつれて、ＶCTは上昇しある値に飽和する。こ
の時の時定数は負荷コンデンサＣL と読み出し用コンデ
ンサＣT の容量値の小さい方の値と転送用スイッチＴSW
のＯＮ抵抗により決まる。
【００５５】やがて、式のＶＷ０と、負荷コンデンサ
ＣL 及び読み出しコンデンサＣT によって決まる電位
ＣL 及び読み出しコンデンサＣT によって決まる電位
【００５６】
【数８】 になる。
【００５７】以上の動作を、図２を用いて説明する。図
２は、図１０と同様の図であり、読み出し用コンデンサ
ＣT は１０ｐＦ、負荷コンデンサＣL は２００ｐＦ、転
送用スイッチＵSWのＯＮ抵抗は４ｋΩであり、図１０と
同じである。又共通抵抗ＲCOM は２５Ωとしてシミュレ
ーションしている。
２は、図１０と同様の図であり、読み出し用コンデンサ
ＣT は１０ｐＦ、負荷コンデンサＣL は２００ｐＦ、転
送用スイッチＵSWのＯＮ抵抗は４ｋΩであり、図１０と
同じである。又共通抵抗ＲCOM は２５Ωとしてシミュレ
ーションしている。
【００５８】図２によると、入力電荷量ゼロである１ビ
ットの読み出しコンデンサＣT1の電位ＶCT1 が、ＶR か
ら減少し、やがて上昇し、ＶR となりさらに上昇してい
る。ここでＴ＝χ″（Ｔ≒１１０ｎｓｅｃ）はＸＣＴ＝
０となる時間であるが、このタイミングでは負荷コンデ
ンサＣL から読み出しコンデンサＣT への電荷転送効率
αは約８０％程度である事がわかる。χ″の値はＣL ・
ＲCOM に依存するので、電荷転送効率αを８０％以上と
するには、ＣL ・ＲCOM ≧２００ｐＦ×２５Ω＝５．０
×１０-9Ｆ・Ωとすればよい。
ットの読み出しコンデンサＣT1の電位ＶCT1 が、ＶR か
ら減少し、やがて上昇し、ＶR となりさらに上昇してい
る。ここでＴ＝χ″（Ｔ≒１１０ｎｓｅｃ）はＸＣＴ＝
０となる時間であるが、このタイミングでは負荷コンデ
ンサＣL から読み出しコンデンサＣT への電荷転送効率
αは約８０％程度である事がわかる。χ″の値はＣL ・
ＲCOM に依存するので、電荷転送効率αを８０％以上と
するには、ＣL ・ＲCOM ≧２００ｐＦ×２５Ω＝５．０
×１０-9Ｆ・Ωとすればよい。
【００５９】図２において、Ｔ＝０からＴ＝χ″までの
間、転送用スイッチＴSWをＯＮすることにより、黒信号
が白信号により増大されるブロック内クロストークをゼ
ロにすることができる。
間、転送用スイッチＴSWをＯＮすることにより、黒信号
が白信号により増大されるブロック内クロストークをゼ
ロにすることができる。
【００６０】他のシミュレーション結果を、図３を用い
て説明する。図３は、図１０と同様の図であり、各ビッ
トの入力電荷量及び、各素子の抵抗値、容量値は図１０
と同じである。又共通抵抗ＲCOM は７０Ωとしてシミュ
レーションしている。すなわち、ＣL ・ＲCOM ＝２００
ｐＦ×７０Ω＝１．４×１０-8Ｆ・Ωの場合である。ク
ロストーク量ＸＣＴ＝０となるＴ＝χのタイミングにお
いて図１０と同様の転送効率αは約８５％である。
て説明する。図３は、図１０と同様の図であり、各ビッ
トの入力電荷量及び、各素子の抵抗値、容量値は図１０
と同じである。又共通抵抗ＲCOM は７０Ωとしてシミュ
レーションしている。すなわち、ＣL ・ＲCOM ＝２００
ｐＦ×７０Ω＝１．４×１０-8Ｆ・Ωの場合である。ク
ロストーク量ＸＣＴ＝０となるＴ＝χのタイミングにお
いて図１０と同様の転送効率αは約８５％である。
【００６１】よって図３において、Ｔ＝０からＴ＝χま
での間、転送用スイッチＴSWをＯＮすることにより、黒
信号が白信号により増大されるブロック内クロストーク
をゼロにすることができる。
での間、転送用スイッチＴSWをＯＮすることにより、黒
信号が白信号により増大されるブロック内クロストーク
をゼロにすることができる。
【００６２】以上の説明で明らかなように、本発明によ
ると、黒信号が白信号により増大されるブロック内クロ
ストークの全くない本来の出力電圧を簡便な回路構成で
得ることができる。
ると、黒信号が白信号により増大されるブロック内クロ
ストークの全くない本来の出力電圧を簡便な回路構成で
得ることができる。
【００６３】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくするといった対策
方法は不要になる。よって、これらの対策方法にともな
う問題点、すなわちシールド層を別に設けなければなら
なかったり、配線幅を狭くしてクロス部容量ＣＰを低減
化するために作製上の歩留りが低下する、あるいは負荷
容量ＣＬを大きくしたために信号出力電圧が低下する、
などが生じることもない。
【００６４】さらに、本発明によると、負荷容量ＣＬを
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、式からも明らかなように、少ない入力電荷量で
も大きな出力電圧が得ることができるようになる。
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、式からも明らかなように、少ない入力電荷量で
も大きな出力電圧が得ることができるようになる。
【００６５】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサが使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
【００６６】図４および図５は、本実施例の光電変換装
置に係る光電変換部の模式的な断面図および平面図であ
る。
置に係る光電変換部の模式的な断面図および平面図であ
る。
【００６７】本実施例ではａ−Ｓｉ：Ｈを用いて、光電
変換素子部１、蓄積コンデンサ部２、ＴＦＴ部３および
４、マトリクス信号配線部５、ゲート駆動配線部６およ
び共通コンデンサ部７等が透光性絶縁基板１０上に同一
プロセスにより一体的に形成されている。
変換素子部１、蓄積コンデンサ部２、ＴＦＴ部３および
４、マトリクス信号配線部５、ゲート駆動配線部６およ
び共通コンデンサ部７等が透光性絶縁基板１０上に同一
プロセスにより一体的に形成されている。
【００６８】透光性絶縁基板１０上には、Ａｌ、Ｃｒ等
の第１の導電体層２４、ＳｉＮ等の第１の絶縁層２５、
ａ−Ｓｉ：Ｈからなる光導電性半導体層２６、ｎ+ 型ａ
−Ｓｉ：Ｈのオーミックコンタクト層２７、Ａｌ、Ｃｒ
等の第２の導電体層２８が形成されている。
の第１の導電体層２４、ＳｉＮ等の第１の絶縁層２５、
ａ−Ｓｉ：Ｈからなる光導電性半導体層２６、ｎ+ 型ａ
−Ｓｉ：Ｈのオーミックコンタクト層２７、Ａｌ、Ｃｒ
等の第２の導電体層２８が形成されている。
【００６９】光電変換素子部１において、３０および３
１は上層電極配線である。原稿Ｐで反射された信号光
Ｌ′はａ−Ｓｉ：Ｈからなる光導電性半導体層２６の導
電率を変化させ、くし状に対向する上層電極配線３０，
３１間に流れる電流を変化させる。なお、３２は金属の
遮光層であり、適宜の駆動源に接続して、主電極３０
（ソース電極あるいはドレイン電極）および３１（ドレ
イン電極あるいはソース電極）に対向する制御電極（ゲ
ート電極）となるようにしてもよい。
１は上層電極配線である。原稿Ｐで反射された信号光
Ｌ′はａ−Ｓｉ：Ｈからなる光導電性半導体層２６の導
電率を変化させ、くし状に対向する上層電極配線３０，
３１間に流れる電流を変化させる。なお、３２は金属の
遮光層であり、適宜の駆動源に接続して、主電極３０
（ソース電極あるいはドレイン電極）および３１（ドレ
イン電極あるいはソース電極）に対向する制御電極（ゲ
ート電極）となるようにしてもよい。
【００７０】蓄積コンデンサ部２は、下層電極配線３３
と、この下層電極配線３３上に形成された第１の絶縁層
２５と光導電性半導体層２６と、光導電性半導体層２６
上に形成された光電変換素子部１の上層電極配線３１に
連続した配線とから構成される。この蓄積コンデンサ部
２の構造はいわゆるＭＩＳコンデンサの構造である。バ
イアス条件は正負いずれも用いることができるが、下層
電極配線３３を常に負にバイアスする状態で用いること
により、安定な容量と周波数特性を得ることができる。
と、この下層電極配線３３上に形成された第１の絶縁層
２５と光導電性半導体層２６と、光導電性半導体層２６
上に形成された光電変換素子部１の上層電極配線３１に
連続した配線とから構成される。この蓄積コンデンサ部
２の構造はいわゆるＭＩＳコンデンサの構造である。バ
イアス条件は正負いずれも用いることができるが、下層
電極配線３３を常に負にバイアスする状態で用いること
により、安定な容量と周波数特性を得ることができる。
【００７１】ＴＦＴ部３および４は、ゲート電極たる下
層電極配線３４と、ゲート絶縁層をなす第２の絶縁層２
５と、半導体層２６と、ソース電極たる上層電極配線３
５と、ドレイン電極たる上層電極配線３６等とから構成
される。
層電極配線３４と、ゲート絶縁層をなす第２の絶縁層２
５と、半導体層２６と、ソース電極たる上層電極配線３
５と、ドレイン電極たる上層電極配線３６等とから構成
される。
【００７２】マトリクス信号配線部５においては、基板
１０上に第１の導電層からなる個別信号配線２２、個別
信号配線２２を被う絶縁層２５、半導体層２６、オーミ
ックコンタクト層２７、そして個別信号配線と交差して
第２の導電層からなる共通信号配線３７が順次積層され
ている。３８は、個別信号配線２２と共通信号配線３７
とオーミックコンタクトをとるためのコンタクトホー
ル、３９は蓄積コンデンサ部２の接地配線である。
１０上に第１の導電層からなる個別信号配線２２、個別
信号配線２２を被う絶縁層２５、半導体層２６、オーミ
ックコンタクト層２７、そして個別信号配線と交差して
第２の導電層からなる共通信号配線３７が順次積層され
ている。３８は、個別信号配線２２と共通信号配線３７
とオーミックコンタクトをとるためのコンタクトホー
ル、３９は蓄積コンデンサ部２の接地配線である。
【００７３】ＴＦＴ駆動用ゲート線の配線部６において
は、基板１０上に第１の導電層２４からなる個別ゲート
配線４０、個別ゲート配線４０を被う絶縁層２５、半導
体層２６、オーミックコンタクト層２７、そして個別ゲ
ート配線４０と交差して、第２の導電層２８からなる共
通ゲート配線４１が順次積層されている。４２は個別ゲ
ート配線４０と共通ゲート配線４１とのオーミックコン
タクトを取るためのコンタクトホールである。
は、基板１０上に第１の導電層２４からなる個別ゲート
配線４０、個別ゲート配線４０を被う絶縁層２５、半導
体層２６、オーミックコンタクト層２７、そして個別ゲ
ート配線４０と交差して、第２の導電層２８からなる共
通ゲート配線４１が順次積層されている。４２は個別ゲ
ート配線４０と共通ゲート配線４１とのオーミックコン
タクトを取るためのコンタクトホールである。
【００７４】共通コンデンサ部７は、個別信号配線たる
下層電極配線２２と、この下層電極配線２２上に形成さ
れた第１の絶縁層２５と光導電性半導体層２６と、光導
電性半導体層２６上に形成された第２導電層２８からな
る上層電極配線４３とから構成される。この共通コンデ
ンサ部７の構造は蓄積コンデンサ部２と同様のＭＩＳコ
ンデンサの構造である。バイアス条件は正負いずれでも
用いることができるが、上層電極配線４３を常に正にバ
イアスする状態で用いることにより、安定な容量と周波
数特性を得ることができる。
下層電極配線２２と、この下層電極配線２２上に形成さ
れた第１の絶縁層２５と光導電性半導体層２６と、光導
電性半導体層２６上に形成された第２導電層２８からな
る上層電極配線４３とから構成される。この共通コンデ
ンサ部７の構造は蓄積コンデンサ部２と同様のＭＩＳコ
ンデンサの構造である。バイアス条件は正負いずれでも
用いることができるが、上層電極配線４３を常に正にバ
イアスする状態で用いることにより、安定な容量と周波
数特性を得ることができる。
【００７５】以上のように本実施例の光電変換装置は、
光電変換素子部、蓄積コンデンサ部、ＴＦＴ部、マトリ
クス信号配線部、ゲート駆動配線部および共通コンデン
サ部のすべてが光導電性半導体層および絶縁層、導電体
層等の積層構造を有するので、各部が同一プロセスによ
り同時形成されている。
光電変換素子部、蓄積コンデンサ部、ＴＦＴ部、マトリ
クス信号配線部、ゲート駆動配線部および共通コンデン
サ部のすべてが光導電性半導体層および絶縁層、導電体
層等の積層構造を有するので、各部が同一プロセスによ
り同時形成されている。
【００７６】更に、第２の導電層２８上には、主として
光電変換素子部１およびＴＦＴ部３，４の半導体層表面
の保護安定化のためにＳｉＮ等からなるパッシベーショ
ン層１１、原稿Ｐとの摩擦から光電変換素子等を保護す
るためにマイクロシートガラス等からなる耐摩擦層８が
形成されている。
光電変換素子部１およびＴＦＴ部３，４の半導体層表面
の保護安定化のためにＳｉＮ等からなるパッシベーショ
ン層１１、原稿Ｐとの摩擦から光電変換素子等を保護す
るためにマイクロシートガラス等からなる耐摩擦層８が
形成されている。
【００７７】パッシベーション層１１と耐摩耗層８との
間には、透光性導電層からなる静電気対策層１５が形成
されている。
間には、透光性導電層からなる静電気対策層１５が形成
されている。
【００７８】静電気対策層１５は、原稿Ｐと耐摩耗層８
との摩擦により発生する静電気が光電変換素子等に悪影
響を及ぼさないようにするために配置されている。静電
気対策層１５の材料としては、照明光Ｌおよび信号光
Ｌ′を透過させる必要があるため、ＩＴＯ等の酸化物半
導体透明導電膜が用いられる。
との摩擦により発生する静電気が光電変換素子等に悪影
響を及ぼさないようにするために配置されている。静電
気対策層１５の材料としては、照明光Ｌおよび信号光
Ｌ′を透過させる必要があるため、ＩＴＯ等の酸化物半
導体透明導電膜が用いられる。
【００７９】本実施例では静電気対策層を形成した対摩
耗層を接着層によりパッシベーション層１１の上に接着
している。
耗層を接着層によりパッシベーション層１１の上に接着
している。
【００８０】本実施例では原稿からの反射光を等倍ファ
イバーレンズアレイ等を用いずに、直接検知する光電変
換装置、いわゆる完全密着型の構造をとることにより、
ファクシミリ等のシステムを非常にコンパクトすること
が可能となり、またシステムを構成する上での機構設計
の自由度が増している。
イバーレンズアレイ等を用いずに、直接検知する光電変
換装置、いわゆる完全密着型の構造をとることにより、
ファクシミリ等のシステムを非常にコンパクトすること
が可能となり、またシステムを構成する上での機構設計
の自由度が増している。
【００８１】なお、等倍ファイバーレンズ等を用いた密
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
着読み取り型画像読み取り装置にも使用できることは言
うまでもない。
【００８２】図６は、本実施例に係るセンサユニットを
用いて構成した画像情報処理装置として通信機能を有す
るファクシミリの一例を示す概略的構成図である。
用いて構成した画像情報処理装置として通信機能を有す
るファクシミリの一例を示す概略的構成図である。
【００８３】ここで、102 は原稿Ｐを読み取り位置に向
けて給送するための給送手段としての給送ローラ、104
は原稿Ｐを一枚ずつ確実に分離給送するための分離片で
ある。106 はセンサユニットに対して読み取り位置に設
けられて原稿Ｐの被読み取り面を規制するとともに原稿
Ｐを搬送する搬送手段としてのプラテンローラである。
けて給送するための給送手段としての給送ローラ、104
は原稿Ｐを一枚ずつ確実に分離給送するための分離片で
ある。106 はセンサユニットに対して読み取り位置に設
けられて原稿Ｐの被読み取り面を規制するとともに原稿
Ｐを搬送する搬送手段としてのプラテンローラである。
【００８４】ＰＰは図示の例ではロール紙形態をした記
録媒体であり、センサユニットにより読み取られた画像
情報あるいはファクシミリ装置等の場合には外部から送
信された画像情報がここに再生される。110 は当該画像
形成をおこなうための記録手段としての記録ヘッドで、
サーマルヘッド、インクジェット記録ヘッド等種々のも
のを用いることができる。また、この記録ヘッドは、シ
リアルタイプのものでも、ラインタイプのものでもよ
い。112 は記録ヘッド110 による記録位置に対して記録
媒体Ｐを搬送するとともにその被記録面を規制する搬送
手段としてのプラテンローラである。
録媒体であり、センサユニットにより読み取られた画像
情報あるいはファクシミリ装置等の場合には外部から送
信された画像情報がここに再生される。110 は当該画像
形成をおこなうための記録手段としての記録ヘッドで、
サーマルヘッド、インクジェット記録ヘッド等種々のも
のを用いることができる。また、この記録ヘッドは、シ
リアルタイプのものでも、ラインタイプのものでもよ
い。112 は記録ヘッド110 による記録位置に対して記録
媒体Ｐを搬送するとともにその被記録面を規制する搬送
手段としてのプラテンローラである。
【００８５】120 は、入力／出力手段としての操作入力
を受容するスイッチやメッセージその他、装置の状態を
報知するための表示部等を配したオペレーションパネル
である。
を受容するスイッチやメッセージその他、装置の状態を
報知するための表示部等を配したオペレーションパネル
である。
【００８６】130 は制御手段としてのシステムコントロ
ール基板であり、各部の制御を行なう制御部（コントロ
ーラー）や、光電変換素子の駆動回路（ドライバー）、
画像情報の処理部（プロセッサー）、送受信部等が設け
られる。140 は装置の電源である。
ール基板であり、各部の制御を行なう制御部（コントロ
ーラー）や、光電変換素子の駆動回路（ドライバー）、
画像情報の処理部（プロセッサー）、送受信部等が設け
られる。140 は装置の電源である。
【００８７】本発明の情報処理装置に用いられる記録手
段としては、例えば米国特許第4723129 号明細書、同第
4740796 号明細書にその代表的な構成や原理が開示され
ているものが好ましい。この方式は液体（インク）が保
持されているシートや液路に対応して配置されている電
気熱変換体に、記録情報に対応していて核沸騰を越える
急速な温度上昇を与える少なくとも一つの駆動信号を印
加することによって、電気熱変換体に熱エネルギーを発
生せしめ、記録ヘッドの熱作用面に膜沸騰させて、結果
的にこの駆動信号に一対一に対応した液体（インク）内
の気泡を形成出来るので有効である。この気泡の成長、
収縮により吐出用開口を介して液体（インク）を吐出さ
せて、少なくとも一つの滴を形成する。
段としては、例えば米国特許第4723129 号明細書、同第
4740796 号明細書にその代表的な構成や原理が開示され
ているものが好ましい。この方式は液体（インク）が保
持されているシートや液路に対応して配置されている電
気熱変換体に、記録情報に対応していて核沸騰を越える
急速な温度上昇を与える少なくとも一つの駆動信号を印
加することによって、電気熱変換体に熱エネルギーを発
生せしめ、記録ヘッドの熱作用面に膜沸騰させて、結果
的にこの駆動信号に一対一に対応した液体（インク）内
の気泡を形成出来るので有効である。この気泡の成長、
収縮により吐出用開口を介して液体（インク）を吐出さ
せて、少なくとも一つの滴を形成する。
【００８８】更に、記録装置が記録できる最大記録媒体
の幅に対応した長さを有するフルラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複数記録ヘッドの組み合わせによって、その長さを満た
す構成や一体的に形成された一個の記録ヘッドとしての
構成のいずれでも良い。
の幅に対応した長さを有するフルラインタイプの記録ヘ
ッドとしては、上述した明細書に開示されているような
複数記録ヘッドの組み合わせによって、その長さを満た
す構成や一体的に形成された一個の記録ヘッドとしての
構成のいずれでも良い。
【００８９】加えて、装置本体に装着されることで、装
置本体との電気的な接続や装置本体からのインクの供給
が可能になる交換自在のチップタイプの記録ヘッド、あ
るいは記録ヘッド自体にインクタンクを一体的に設けら
れたカートリッジタイプの記録ヘッドを用いた場合にも
本発明は有効である。
置本体との電気的な接続や装置本体からのインクの供給
が可能になる交換自在のチップタイプの記録ヘッド、あ
るいは記録ヘッド自体にインクタンクを一体的に設けら
れたカートリッジタイプの記録ヘッドを用いた場合にも
本発明は有効である。
【００９０】
【発明の効果】以上の説明で明らかなように、本発明に
よると、黒信号が白信号により増大されるブロック内ク
ロストークの全くない本来の出力電圧を簡便な回路構成
で得ることができる。
よると、黒信号が白信号により増大されるブロック内ク
ロストークの全くない本来の出力電圧を簡便な回路構成
で得ることができる。
【００９１】そのため、従来から行われてきたブロック
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
内クロストークをなくす、あるいは、小さくするため
に、クロス部容量ＣＰをなくす、あるいは、クロス部容
量ＣＰと負荷容量ＣＬとの比を大きくする、といった対
策方法は不要になる。よって、これらの対策方法にとも
なう問題点、すなわちシールド層を別に設けなければな
らなかったり、配線幅を狭くしてクロス部容量ＣＰを低
減化するために作製上の歩留りが低下する、あるいは負
荷容量ＣＬを大きくしたために信号出力電圧が低下す
る、などが生じることもない。
【００９２】さらに、本発明によると、負荷容量ＣＬを
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、式からも明らかなように、少ない入力電荷量で
も大きな出力電圧が得ることができるようになる。
小さくした場合でも本来の出力電圧を得ることができる
ため、回路形成上可能な限り負荷容量ＣＬを低減するこ
とで、式からも明らかなように、少ない入力電荷量で
も大きな出力電圧が得ることができるようになる。
【００９３】このことは、光センサにより生じる電荷量
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
を少なくすることが可能であることを示し、低感度の光
センサを使用できる、あるいは、入射光量の少ない状態
すなわち原稿照明用の光源が低輝度の状態でも使用でき
ることになり、光電変換装置の低廉価を図ることが可能
となる。
【図１】本発明の実施例による光電変換装置の等価回路
図である。
図である。
【図２】図１の光電変換装置のブロック内クロストーク
を説明するシミュレーションの図である。
を説明するシミュレーションの図である。
【図３】図１の光電変換装置のブロック内クロストーク
を説明するシミュレーションの図である。
を説明するシミュレーションの図である。
【図４】図１の光電変換装置に係る光電変換部の模式的
な断面図である。
な断面図である。
【図５】図１の光電変換装置に係る光電変換部の模式的
な平面図である。
な平面図である。
【図６】本実施例に係るセンサユニットを用いて構成し
た画像情報処理装置として通信機能を有するファクシミ
リの一例を示す概略的構成図である。
た画像情報処理装置として通信機能を有するファクシミ
リの一例を示す概略的構成図である。
【図７】従来の光電変換装置の等価回路図である。
【図８】図１及び図７の光電変換装置の動作を説明する
ためのタイミングチャート図である。
ためのタイミングチャート図である。
【図９】ブロック内クロストークを考察するための概念
図である。
図である。
【図１０】従来の光電変換装置のブロック内クロストー
クを説明するシミュレーションの図である。
クを説明するシミュレーションの図である。
Ｓ1-1 〜Ｓ36-48 光電変換素子 ＣS1-1〜ＣS36-48 蓄積コンデンサ Ｔ1-1 〜Ｔ36-48 転送用ＴＦＴ Ｌ1 〜Ｌ48 マトリクス信号配線 Ｒ1-1 〜Ｒ36-48 リセット用ＴＦＴ ＣL1〜ＣL48 負荷コンデンサ ＴSW1 〜ＴSW48 読み出し用スイッチ ＵSW1 〜ＵSW48 転送用スイッチ ＣT1〜ＣT48 読み出し用コンデンサ ＶSW リセットスイッチ ＳＲ１ シフトレジスタ ＳＲ２ シフトレジスタ ＲSW1 〜ＲSW48 リセット用スイッチ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 31/02 31/10 7210−4Ｍ Ｈ０１Ｌ 31/02 Ａ 8422−4Ｍ 31/10 Ｇ
Claims (1)
- 【請求項１】 少なくとも、複数の光センサと、該光セ
ンサの出力信号を一定数ずつ１ブロックとして順次とり
出す第１のスイッチ手段と、該第１のスイッチ手段によ
って取り出された１ブロックの信号を蓄積する容量値Ｃ
L である第１の蓄積手段と、該第１の蓄積手段と前記複
数の光センサとを接続するマトリクス接続部と、前記第
１の蓄積手段に蓄積された１ブロック分の信号を順次取
り出す第２のスイッチ手段と、該第２のスイッチ手段に
よって取り出された１ブロック分の信号を蓄積する第２
の蓄積手段と、を有する光電変換装置において、 少なくとも前記第１の蓄積手段の一方の電極が１ブロッ
ク分接続され、かつ抵抗値ＲCOM の共通抵抗を通して一
定電位に接続され、前記第１の蓄積手段の容量値ＣL と
前記共通抵抗の抵抗値ＲCOM の積ＣL ・ＲCOM が５．０
×１０-9Ｆ・Ω以上であることを特徴とする光電変換装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208805A JP2967953B2 (ja) | 1991-07-26 | 1991-07-26 | 光電変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3208805A JP2967953B2 (ja) | 1991-07-26 | 1991-07-26 | 光電変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0537714A true JPH0537714A (ja) | 1993-02-12 |
| JP2967953B2 JP2967953B2 (ja) | 1999-10-25 |
Family
ID=16562418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3208805A Expired - Fee Related JP2967953B2 (ja) | 1991-07-26 | 1991-07-26 | 光電変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2967953B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319370A (ja) * | 2006-08-11 | 2006-11-24 | Sharp Corp | Ｍｏｓ型容量素子および液晶表示装置の製造方法 |
-
1991
- 1991-07-26 JP JP3208805A patent/JP2967953B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319370A (ja) * | 2006-08-11 | 2006-11-24 | Sharp Corp | Ｍｏｓ型容量素子および液晶表示装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2967953B2 (ja) | 1999-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0441541B1 (en) | Photoelectric converting device | |
| JP2991354B2 (ja) | 画像読取装置およびそれを備えた画像情報処理装置 | |
| EP0260824B1 (en) | Circuit for a photosensitive pixel with exposed blocking element | |
| EP0267591B1 (en) | Photoelectric converter | |
| JP2967953B2 (ja) | 光電変換装置 | |
| EP0449588B1 (en) | A method of driving a thin film transistor type optical sensor and the drive unit | |
| WO1997021209A1 (en) | Multiplexer circuit | |
| JPH07118761B2 (ja) | 原稿読み取り装置 | |
| US5539458A (en) | TFT-drive image sensor capable of producing an offset-free image signal | |
| JPH022301B2 (ja) | ||
| JPS61189065A (ja) | イメ−ジセンサ | |
| JPH05183694A (ja) | 光電変換装置 | |
| JP2654167B2 (ja) | 光電変換装置 | |
| JPH0227821B2 (ja) | ||
| JPH0537715A (ja) | 光電変換装置 | |
| JPH04168870A (ja) | 画像読取装置 | |
| JPH0584971B2 (ja) | ||
| EP0964571B1 (en) | Electronic devices comprising an array | |
| JP3141698B2 (ja) | イメージセンサの駆動方法 | |
| JPS63161666A (ja) | 光電変換装置 | |
| JPH084128B2 (ja) | 画像読取装置 | |
| JPH04172758A (ja) | 画像読取装置の駆動方法 | |
| JPH06303379A (ja) | 画像読取素子 | |
| JPH04172759A (ja) | 画像読取装置 | |
| JPH04172760A (ja) | 画像読取装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |